JP3180740B2 - キャパシタの製造方法 - Google Patents
キャパシタの製造方法Info
- Publication number
- JP3180740B2 JP3180740B2 JP30878797A JP30878797A JP3180740B2 JP 3180740 B2 JP3180740 B2 JP 3180740B2 JP 30878797 A JP30878797 A JP 30878797A JP 30878797 A JP30878797 A JP 30878797A JP 3180740 B2 JP3180740 B2 JP 3180740B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- silicon layer
- hsg
- impurity concentration
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】本発明は、下部電極表面にＨＳＧが形成さ
れた高容量のキャパシタの製造方法に関する。
れた高容量のキャパシタの製造方法に関する。
【０００２】
【０００３】
【従来の技術】非晶質シリコン膜を電極として用いるス
タックトキャパシタは、１ＭＢ ＤＲＡＭから現在に至
るまでＤＲＡＭセルとして広く用いられてきたが、ＤＲ
ＡＭの高集積化に伴うセルサイズの縮小化により、従来
のような構造では容量を十分に確保することが困難とな
ってきた。そこで、下部電極の形状を円筒形状とした
り、電極表面に半球形状の微細なグレイン（ＨＳＧ；Ｈ
ｅｍｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅ）を形成す
る等、下部電極の表面積（上部電極との対向面積）を実
効的に増加させる手法が盛んに検討されている。
タックトキャパシタは、１ＭＢ ＤＲＡＭから現在に至
るまでＤＲＡＭセルとして広く用いられてきたが、ＤＲ
ＡＭの高集積化に伴うセルサイズの縮小化により、従来
のような構造では容量を十分に確保することが困難とな
ってきた。そこで、下部電極の形状を円筒形状とした
り、電極表面に半球形状の微細なグレイン（ＨＳＧ；Ｈ
ｅｍｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅ）を形成す
る等、下部電極の表面積（上部電極との対向面積）を実
効的に増加させる手法が盛んに検討されている。
【０００４】このようなキャパシタの製造方法の従来例
を図３、図４に示す。
を図３、図４に示す。
【０００５】図３は円筒形スタックの場合の例である。
まずノードコンタクト孔３７を介してドレイン領域（不
図示）と接続するようにリンドープモルファスシリコン
層３８を成長した後、これをエッチングにより円筒形状
とする（図３（ａ））。つづいてその表面にシリコン分
子線照射等によりＨＳＧ成長の核を形成後、超高真空中
で熱処理を施してＨＳＧ３９を成長し（図３（ｂ））、
下部電極を形成するものである。
まずノードコンタクト孔３７を介してドレイン領域（不
図示）と接続するようにリンドープモルファスシリコン
層３８を成長した後、これをエッチングにより円筒形状
とする（図３（ａ））。つづいてその表面にシリコン分
子線照射等によりＨＳＧ成長の核を形成後、超高真空中
で熱処理を施してＨＳＧ３９を成長し（図３（ｂ））、
下部電極を形成するものである。
【０００６】図４は、２層構造の成膜を行う方法であ
る。まずノードコンタクト孔４１を介してドレイン領域
（不図示）と接続するようにリンドープモルファスシリ
コン層４２を成長した後、これをエッチングにより円筒
形状とする（図４（ａ））。つづいてこの上にノンドー
プシリコン層４３を全面に成長する（図４（ｂ））。次
にこのノンドープシリコン層を母体としてシリコン分子
線照射等によりＨＳＧ成長の核を形成後、熱処理により
ＨＳＧ４４を形成する。その後、エッチバックによりス
タック電極を分離し、熱処理を施して下部電極を形成す
るものである（図４（ｃ））。
る。まずノードコンタクト孔４１を介してドレイン領域
（不図示）と接続するようにリンドープモルファスシリ
コン層４２を成長した後、これをエッチングにより円筒
形状とする（図４（ａ））。つづいてこの上にノンドー
プシリコン層４３を全面に成長する（図４（ｂ））。次
にこのノンドープシリコン層を母体としてシリコン分子
線照射等によりＨＳＧ成長の核を形成後、熱処理により
ＨＳＧ４４を形成する。その後、エッチバックによりス
タック電極を分離し、熱処理を施して下部電極を形成す
るものである（図４（ｃ））。
【０００７】
【発明が解決しようとする課題】まず第一の従来技術の
問題について説明する。この方法では、下部電極が円筒
形状を有しているため、不純物の絶対量が不足しやす
く、ＨＳＧ形成後、成長したＨＳＧ部分に十分な濃度の
不純物が拡散せず空乏化の問題が起こりやすい。この空
乏化の問題を回避するには、ＨＳＧ形成の母体となるド
ープトシリコン層の不純物濃度を高くする必要がある。
ところがこの場合、ＨＳＧの成長速度の低下が起こり、
特に不純物濃度を一定値以上とするとＨＳＧ化がほとん
ど進まなくなるという問題が生じる。これは、ドープト
シリコンの表面にリンが析出し、シリコンが表面マイグ
レーションを起こしにくくなることが原因であると考え
られる。また、ＨＳＧの密度、サイズを決定するために
選択すべきパラメータの自由度が少ないという点でも改
善の余地があった。
問題について説明する。この方法では、下部電極が円筒
形状を有しているため、不純物の絶対量が不足しやす
く、ＨＳＧ形成後、成長したＨＳＧ部分に十分な濃度の
不純物が拡散せず空乏化の問題が起こりやすい。この空
乏化の問題を回避するには、ＨＳＧ形成の母体となるド
ープトシリコン層の不純物濃度を高くする必要がある。
ところがこの場合、ＨＳＧの成長速度の低下が起こり、
特に不純物濃度を一定値以上とするとＨＳＧ化がほとん
ど進まなくなるという問題が生じる。これは、ドープト
シリコンの表面にリンが析出し、シリコンが表面マイグ
レーションを起こしにくくなることが原因であると考え
られる。また、ＨＳＧの密度、サイズを決定するために
選択すべきパラメータの自由度が少ないという点でも改
善の余地があった。
【０００８】次に第二の従来技術の問題点について説明
する。この方法では、ノンドープシリコン層を全面に成
膜するのでＨＳＧ成長後にエッチバックを行って電極間
を分離する必要があるが、この際、ＨＳＧや円筒形状部
そのものが損傷を受けるということが最大の問題とな
る。また、ノンドープトシリコン層を選択的に形成すれ
ばエッチバックは不要となるが、その際、ノンドープト
シリコン層の厚みに制約が加わるという問題がある。す
なわち、層厚を厚くした場合、ノンドープトシリコン層
成長時の選択性が損なわれ、電極間で短絡が発生する。
このため、層厚は、成長条件等にもよるが通常１５ｎｍ
以下とする必要がある。したがって、十分なサイズのＨ
ＳＧが得られない場合がある。
する。この方法では、ノンドープシリコン層を全面に成
膜するのでＨＳＧ成長後にエッチバックを行って電極間
を分離する必要があるが、この際、ＨＳＧや円筒形状部
そのものが損傷を受けるということが最大の問題とな
る。また、ノンドープトシリコン層を選択的に形成すれ
ばエッチバックは不要となるが、その際、ノンドープト
シリコン層の厚みに制約が加わるという問題がある。す
なわち、層厚を厚くした場合、ノンドープトシリコン層
成長時の選択性が損なわれ、電極間で短絡が発生する。
このため、層厚は、成長条件等にもよるが通常１５ｎｍ
以下とする必要がある。したがって、十分なサイズのＨ
ＳＧが得られない場合がある。
【０００９】本発明は、表面がＨＳＧ化された下部電極
の形成方法における上記課題を解決し、ＨＳＧのサイズ
を適正かつ均一に制御し、不純物の空乏化を防止するこ
とにより、高容量のキャパシタを実現することを目的と
する。
の形成方法における上記課題を解決し、ＨＳＧのサイズ
を適正かつ均一に制御し、不純物の空乏化を防止するこ
とにより、高容量のキャパシタを実現することを目的と
する。
【００１０】
【課題を解決するための手段】上記課題を解決する本発
明によれば、シリコン基板上の下部電極形成領域と接続
するように第一の非晶質シリコン層を形成し、その上に
第二のドープト非晶質シリコン層、第三の非晶質シリコ
ン層を、前記第一の非晶質シリコン層の不純物濃度およ
び前記第三の非晶質シリコン層の不純物濃度が前記第二
のドープト非晶質シリコン層の不純物濃度よりも低くな
るように設定して、順に形成する工程と、前記第一の非
晶質シリコン層の少なくとも一部と、前記第三の非晶質
シリコン層の少なくとも一部とをエッチングにより露出
させる工程と、前記第一の非晶質シリコン層および前記
第三の非晶質シリコン層の表面の少なくとも一部に、半
球形状の微細なグレイン（ＨＳＧ）を、前記第二の非晶
質シリコン層をＨＳＧ成長のストッパーとして用いて、
形成する工程と、アニール処理を行い前記ＨＳＧに不純
物を拡散させることにより下部電極を形成する工程とを
含むことを特徴とするキャパシタの製造方法が提供され
る。
明によれば、シリコン基板上の下部電極形成領域と接続
するように第一の非晶質シリコン層を形成し、その上に
第二のドープト非晶質シリコン層、第三の非晶質シリコ
ン層を、前記第一の非晶質シリコン層の不純物濃度およ
び前記第三の非晶質シリコン層の不純物濃度が前記第二
のドープト非晶質シリコン層の不純物濃度よりも低くな
るように設定して、順に形成する工程と、前記第一の非
晶質シリコン層の少なくとも一部と、前記第三の非晶質
シリコン層の少なくとも一部とをエッチングにより露出
させる工程と、前記第一の非晶質シリコン層および前記
第三の非晶質シリコン層の表面の少なくとも一部に、半
球形状の微細なグレイン（ＨＳＧ）を、前記第二の非晶
質シリコン層をＨＳＧ成長のストッパーとして用いて、
形成する工程と、アニール処理を行い前記ＨＳＧに不純
物を拡散させることにより下部電極を形成する工程とを
含むことを特徴とするキャパシタの製造方法が提供され
る。
【００１１】また本発明によれば、一導電型のシリコン
基板表面に選択的にフィールド酸化膜、ゲート酸化膜、
およびゲート電極を形成し、逆導電型のソース・ドレイ
ン領域を形成する工程と、全面に層間絶縁膜を形成した
後、前記ドレイン領域に達するノードコンタクト孔を形
成する工程と、前記ノードコンタクト孔を介して前記ド
レイン領域に接続する逆導電型のドープト非晶質シリコ
ン膜を形成する工程と、該ドープト非晶質シリコン膜の
少なくとも一部と接続するように第一の非晶質シリコン
層を形成し、その上に第二のドープト非晶質シリコン
層、第三の非晶質シリコン層を、前記第一の非晶質シリ
コン層の不純物濃度および前記第三の非晶質シリコン層
の不純物濃度が前記第二のドープト非晶質シリコン層の
不純物濃度よりも低くなるように設定して、順に形成す
る工程と、前記第一の非晶質シリコン層の少なくとも一
部と、前記第三の非晶質シリコン層の少なくとも一部と
をエッチングにより露出させる工程と、前記第一の非晶
質シリコン層および前記第三の非晶質シリコン層の表面
の少なくとも一部に、半球形状の微細なグレイン（ＨＳ
Ｇ）を、前記第二の非晶質シリコン層をＨＳＧ成長のス
トッパーとして用いて、形成する工程と、アニール処理
を行い前記ＨＳＧに不純物を拡散させることにより下部
電極を形成する工程とを含むことを特徴とするキャパシ
タの製造方法が提供される。
基板表面に選択的にフィールド酸化膜、ゲート酸化膜、
およびゲート電極を形成し、逆導電型のソース・ドレイ
ン領域を形成する工程と、全面に層間絶縁膜を形成した
後、前記ドレイン領域に達するノードコンタクト孔を形
成する工程と、前記ノードコンタクト孔を介して前記ド
レイン領域に接続する逆導電型のドープト非晶質シリコ
ン膜を形成する工程と、該ドープト非晶質シリコン膜の
少なくとも一部と接続するように第一の非晶質シリコン
層を形成し、その上に第二のドープト非晶質シリコン
層、第三の非晶質シリコン層を、前記第一の非晶質シリ
コン層の不純物濃度および前記第三の非晶質シリコン層
の不純物濃度が前記第二のドープト非晶質シリコン層の
不純物濃度よりも低くなるように設定して、順に形成す
る工程と、前記第一の非晶質シリコン層の少なくとも一
部と、前記第三の非晶質シリコン層の少なくとも一部と
をエッチングにより露出させる工程と、前記第一の非晶
質シリコン層および前記第三の非晶質シリコン層の表面
の少なくとも一部に、半球形状の微細なグレイン（ＨＳ
Ｇ）を、前記第二の非晶質シリコン層をＨＳＧ成長のス
トッパーとして用いて、形成する工程と、アニール処理
を行い前記ＨＳＧに不純物を拡散させることにより下部
電極を形成する工程とを含むことを特徴とするキャパシ
タの製造方法が提供される。
【００１２】本発明のキャパシタの製造方法において、
下部電極を、第一の非晶質シリコン層／第二の非晶質シ
リコン層／第三の非晶質シリコン層からなる３層構造と
している。このうち、第一の非晶質シリコン層および第
三の非晶質シリコン層は、ＨＳＧ成長のためのシリコン
の供給源としての役割を果たす。また、第二の非晶質シ
リコン層は、成長したＨＳＧに不純物を供給し、ＨＳＧ
に導電性を付与する役割を果たす。本発明は、このよう
に多層構造の各層に異なる役割を持たせることにより、
従来技術における問題を解決するものである。以下、本
発明の作用について説明する。
下部電極を、第一の非晶質シリコン層／第二の非晶質シ
リコン層／第三の非晶質シリコン層からなる３層構造と
している。このうち、第一の非晶質シリコン層および第
三の非晶質シリコン層は、ＨＳＧ成長のためのシリコン
の供給源としての役割を果たす。また、第二の非晶質シ
リコン層は、成長したＨＳＧに不純物を供給し、ＨＳＧ
に導電性を付与する役割を果たす。本発明は、このよう
に多層構造の各層に異なる役割を持たせることにより、
従来技術における問題を解決するものである。以下、本
発明の作用について説明する。
【００１３】円筒構造の下部電極の従来の製造方法にお
いては、不純物の絶対量の不足を補うべくドープトシリ
コン層の不純物濃度を高くする必要があり、この場合、
ＨＳＧの成長速度の低下が起こるという問題があった。
これに対し本発明においては、まず不純物濃度の低い第
一の非晶質シリコン層および第三の非晶質シリコン層を
シリコン供給源としてＨＳＧを成長させる。不純物濃度
が低いのでＨＳＧの成長速度の低下の問題が起こらず、
ＨＳＧ化処理を短時間で好適に行うことができる。この
第一および第三の非晶質シリコン層がＨＳＧ成長に消費
された後、今度は第二の非晶質シリコン層からＨＳＧへ
不純物の供給が行われる。この第二の非晶質シリコン層
の不純物濃度は、 ＨＳＧへの不純物拡散が好適に進行
するよう高い値に設定することができる。この点、ＨＳ
Ｇ成長を妨げないよう不純物濃度を一定値以下とする制
約があった従来技術と異なる（図３（ａ））。このよう
に不純物濃度が高く設定されているため、ＨＳＧへの不
純物のマイグレーションが容易に起こり、ＨＳＧの空乏
化を有効に防止できる。
いては、不純物の絶対量の不足を補うべくドープトシリ
コン層の不純物濃度を高くする必要があり、この場合、
ＨＳＧの成長速度の低下が起こるという問題があった。
これに対し本発明においては、まず不純物濃度の低い第
一の非晶質シリコン層および第三の非晶質シリコン層を
シリコン供給源としてＨＳＧを成長させる。不純物濃度
が低いのでＨＳＧの成長速度の低下の問題が起こらず、
ＨＳＧ化処理を短時間で好適に行うことができる。この
第一および第三の非晶質シリコン層がＨＳＧ成長に消費
された後、今度は第二の非晶質シリコン層からＨＳＧへ
不純物の供給が行われる。この第二の非晶質シリコン層
の不純物濃度は、 ＨＳＧへの不純物拡散が好適に進行
するよう高い値に設定することができる。この点、ＨＳ
Ｇ成長を妨げないよう不純物濃度を一定値以下とする制
約があった従来技術と異なる（図３（ａ））。このよう
に不純物濃度が高く設定されているため、ＨＳＧへの不
純物のマイグレーションが容易に起こり、ＨＳＧの空乏
化を有効に防止できる。
【００１４】また本発明において、上記の３層構造はス
タック形成前の段階、例えばトレンチ形成直後の段階で
形成される。したがって、前記第二の従来技術のように
スタック形成後にノンドープシリコンを成長し、エッチ
バックを行う方法と異なり、エッチングによるＨＳＧの
損傷の問題がない。したがって、良好な形状のＨＳＧを
形成することができる。
タック形成前の段階、例えばトレンチ形成直後の段階で
形成される。したがって、前記第二の従来技術のように
スタック形成後にノンドープシリコンを成長し、エッチ
バックを行う方法と異なり、エッチングによるＨＳＧの
損傷の問題がない。したがって、良好な形状のＨＳＧを
形成することができる。
【００１５】また本発明によれば、ＨＳＧのサイズを容
易に制御することができる。これは以下の理由による。
ＨＳＧの成長はノンドープシリコンまたは低濃度のドー
プトシリコンよりシリコンが表面マイグレーションによ
って供給されることにより進行する。ノンドープシリコ
ンが消費しつくされると、ＨＳＧ部分はドープトシリコ
ンと接する状態となる。ところが、このドープトシリコ
ンからのシリコンの供給は起こりにくく、上記状態に至
った以降はＨＳＧの成長は実質上ストップする。これ
は、ドープトシリコンの表面にリンが析出し、シリコン
のマイグレートを妨げることによるものと考えられる。
すなわち、ドープトシリコンはＨＳＧ成長のストッパー
として機能する。したがって、ＨＳＧの成長に用いられ
るノンドープシリコン層の厚みを適宜に設定すればＨＳ
Ｇのサイズを容易に制御することができるのである。
易に制御することができる。これは以下の理由による。
ＨＳＧの成長はノンドープシリコンまたは低濃度のドー
プトシリコンよりシリコンが表面マイグレーションによ
って供給されることにより進行する。ノンドープシリコ
ンが消費しつくされると、ＨＳＧ部分はドープトシリコ
ンと接する状態となる。ところが、このドープトシリコ
ンからのシリコンの供給は起こりにくく、上記状態に至
った以降はＨＳＧの成長は実質上ストップする。これ
は、ドープトシリコンの表面にリンが析出し、シリコン
のマイグレートを妨げることによるものと考えられる。
すなわち、ドープトシリコンはＨＳＧ成長のストッパー
として機能する。したがって、ＨＳＧの成長に用いられ
るノンドープシリコン層の厚みを適宜に設定すればＨＳ
Ｇのサイズを容易に制御することができるのである。
【００１６】さらに本発明によれば、電極の構造が脆弱
化することを防止できる。ＨＳＧの成長は、その体積分
のシリコンを下地のアモルファスシリコンより供給を受
けることにより進行する。このため、円筒の膜厚が減少
して円筒の壁に孔が開き、構造が脆弱となることがあ
る。洗浄工程等において電極部の欠損が起こり歩留まり
の低下をもたらす。このような問題を防ぐためにはグレ
インサイズの厳密な制御が必須となるが、本発明におい
ては前述のようにドープトシリコンがＨＳＧ成長のスト
ッパーとしての役割を果たすことによりこれを実現して
いる。すなわち、ドープトシリコンはＨＳＧ成長のため
に消費されることはないので、ＨＳＧ成長後もそのまま
残存することから、電極部においてこの部分の厚みは確
保され、上述の問題を回避できる。
化することを防止できる。ＨＳＧの成長は、その体積分
のシリコンを下地のアモルファスシリコンより供給を受
けることにより進行する。このため、円筒の膜厚が減少
して円筒の壁に孔が開き、構造が脆弱となることがあ
る。洗浄工程等において電極部の欠損が起こり歩留まり
の低下をもたらす。このような問題を防ぐためにはグレ
インサイズの厳密な制御が必須となるが、本発明におい
ては前述のようにドープトシリコンがＨＳＧ成長のスト
ッパーとしての役割を果たすことによりこれを実現して
いる。すなわち、ドープトシリコンはＨＳＧ成長のため
に消費されることはないので、ＨＳＧ成長後もそのまま
残存することから、電極部においてこの部分の厚みは確
保され、上述の問題を回避できる。
【００１７】
【００１８】
【発明の実施の形態】本発明のスタックトキャパシタの
下部電極は、その表面に半球形状の微細なグレインから
なる非晶質シリコン（ＨＳＧ）膜が形成されている。Ｈ
ＳＧの粒径は、好ましくは３０〜９０ｎｍであり、さら
に好ましくは５０〜７０ｎｍである。
下部電極は、その表面に半球形状の微細なグレインから
なる非晶質シリコン（ＨＳＧ）膜が形成されている。Ｈ
ＳＧの粒径は、好ましくは３０〜９０ｎｍであり、さら
に好ましくは５０〜７０ｎｍである。
【００１９】本発明において、第一の非晶質シリコン層
と第三の非晶質シリコン層とは、実質的に不純物濃度お
よび膜厚が等しい。このようにすることにより、電極表
面全体に均一にＨＳＧ膜が形成される。
と第三の非晶質シリコン層とは、実質的に不純物濃度お
よび膜厚が等しい。このようにすることにより、電極表
面全体に均一にＨＳＧ膜が形成される。
【００２０】本発明において、第一の非晶質シリコン層
と第三の非晶質シリコン層は、ＨＳＧ成長のためのシリ
コンの供給源としての役割を果たすものであり、少なく
とも第二の非晶質シリコン層よりも低い不純物濃度を有
する。不純物濃度は、結晶化によるＨＳＧの成長阻害を
防ぎＨＳＧの成長を短時間で効率的に行うという観点か
ら、好ましくは１．５×１０20ａｔｏｍｓ／ｃｍ3以
下、さらに好ましくは１．０×１０20ａｔｏｍｓ／ｃｍ
3以下とする。なお、ＨＳＧの成長阻害を防ぐ点だけか
らみればノンドープ（約０ａｔｏｍｓ／ｃｍ3）が最も
好ましいが、成長条件によってはＨＳＧ成長速度の制御
が困難な場合があるので、このような場合には上記範囲
で不純物を含有させることが好ましい。なお、不純物と
しては、リン、砒素、ボロン等が用いられる。
と第三の非晶質シリコン層は、ＨＳＧ成長のためのシリ
コンの供給源としての役割を果たすものであり、少なく
とも第二の非晶質シリコン層よりも低い不純物濃度を有
する。不純物濃度は、結晶化によるＨＳＧの成長阻害を
防ぎＨＳＧの成長を短時間で効率的に行うという観点か
ら、好ましくは１．５×１０20ａｔｏｍｓ／ｃｍ3以
下、さらに好ましくは１．０×１０20ａｔｏｍｓ／ｃｍ
3以下とする。なお、ＨＳＧの成長阻害を防ぐ点だけか
らみればノンドープ（約０ａｔｏｍｓ／ｃｍ3）が最も
好ましいが、成長条件によってはＨＳＧ成長速度の制御
が困難な場合があるので、このような場合には上記範囲
で不純物を含有させることが好ましい。なお、不純物と
しては、リン、砒素、ボロン等が用いられる。
【００２１】また、第一の非晶質シリコン層の厚みおよ
び第三の非晶質シリコン層の厚みは、ＨＳＧの設定粒径
等に応じて適宜な値とするが、好ましくは５ｎｍ以上２
５ｎｍ以下とする。このようにすることによって、ＨＳ
Ｇを十分なサイズにまで成長させることができ、また、
ＨＳＧシリコンと非晶質シリコン層との界面においてＨ
ＳＧのくびれが生じるといった問題を避けることができ
る。
び第三の非晶質シリコン層の厚みは、ＨＳＧの設定粒径
等に応じて適宜な値とするが、好ましくは５ｎｍ以上２
５ｎｍ以下とする。このようにすることによって、ＨＳ
Ｇを十分なサイズにまで成長させることができ、また、
ＨＳＧシリコンと非晶質シリコン層との界面においてＨ
ＳＧのくびれが生じるといった問題を避けることができ
る。
【００２２】本発明において、第二の非晶質シリコン層
の不純物濃度は、好ましくは２．０×１０20ａｔｏｍｓ
／ｃｍ3以上８．０×１０20以下とする。このような濃
度とすることにより、ＨＳＧの不純物の空乏化を有効に
防止することができ、またリンの偏析やアモルファスシ
リコンの結晶化によるＨＳＧの成長阻害を防止すること
ができる。
の不純物濃度は、好ましくは２．０×１０20ａｔｏｍｓ
／ｃｍ3以上８．０×１０20以下とする。このような濃
度とすることにより、ＨＳＧの不純物の空乏化を有効に
防止することができ、またリンの偏析やアモルファスシ
リコンの結晶化によるＨＳＧの成長阻害を防止すること
ができる。
【００２３】本発明におけるＨＳＧ化の方法として、ア
ニール法や選択ＨＳＧ法等を用いることができる。アニ
ール法とは、必要に応じてＨＦ処理等を行った後、例え
ば５００〜６００℃の温度で適当な時間アニールを行う
ことによりＨＳＧを成長させる方法である。また、選択
ＨＳＧ法とは、必要に応じてＨＦ処理等を行った後、シ
ランまたはジシラン等のシリコン分子線を照射してＨＳ
Ｇ成長の核となる微結晶を形成し、これを成長させるこ
とによりＨＳＧを形成する方法である。いずれの方法に
おいても、ＨＳＧ成長後ＨＳＧ内に不純物を拡散するた
めの熱処理が必要に応じて行われる。
ニール法や選択ＨＳＧ法等を用いることができる。アニ
ール法とは、必要に応じてＨＦ処理等を行った後、例え
ば５００〜６００℃の温度で適当な時間アニールを行う
ことによりＨＳＧを成長させる方法である。また、選択
ＨＳＧ法とは、必要に応じてＨＦ処理等を行った後、シ
ランまたはジシラン等のシリコン分子線を照射してＨＳ
Ｇ成長の核となる微結晶を形成し、これを成長させるこ
とによりＨＳＧを形成する方法である。いずれの方法に
おいても、ＨＳＧ成長後ＨＳＧ内に不純物を拡散するた
めの熱処理が必要に応じて行われる。
【００２４】上記のＨＳＧ化の方法のうち、ＨＳＧの密
度やグレインサイズを制御しやすい点で、選択ＨＳＧ法
が好ましい。すなわち、本発明のキャパシタの製造方法
において、第一の非晶質シリコン層の少なくとも一部お
よび第三の非晶質シリコン層の少なくとも一部に、ＨＳ
Ｇ成長の核となる微結晶を含むノンドープ非晶質シリコ
ン層を選択的に形成した後、高真空中または不活性雰囲
気中でアニールすることにより、ＨＳＧを形成する方法
とすることが好ましい。ここで、 ＨＳＧ成長の核とな
る微結晶を含むノンドープ非晶質シリコン層は、シラン
またはジシラン等を照射することにより行う。
度やグレインサイズを制御しやすい点で、選択ＨＳＧ法
が好ましい。すなわち、本発明のキャパシタの製造方法
において、第一の非晶質シリコン層の少なくとも一部お
よび第三の非晶質シリコン層の少なくとも一部に、ＨＳ
Ｇ成長の核となる微結晶を含むノンドープ非晶質シリコ
ン層を選択的に形成した後、高真空中または不活性雰囲
気中でアニールすることにより、ＨＳＧを形成する方法
とすることが好ましい。ここで、 ＨＳＧ成長の核とな
る微結晶を含むノンドープ非晶質シリコン層は、シラン
またはジシラン等を照射することにより行う。
【００２５】本発明のスタックトキャパシタは、例えば
図１（ｆ）に示すような円筒型スタックトキャパシタ
や、図６に示すようなフィン型スタックトキャパシタと
することができる。このような形状とすることにより、
キャパシタの高容量化を図ることができる。ここで、本
発明に係るフィン型スタックトキャパシタの下部電極の
製造方法の一例を図５に示す。まずシリコン基板６０上
に窒化シリコン膜６１を全面に被覆し、その上にＣＶＤ
法により通常の条件でＳｉＯ2膜６２を形成する。さら
にその上に第一の非晶質シリコン層６３、第二のドープ
ト非晶質シリコン層６４、第三の非晶質シリコン層６５
を順に形成する。第一および第三の非晶質シリコン層の
不純物濃度は第二のドープト非晶質シリコン層の不純物
濃度よりも低くなるように設定する。つづいて第三の非
晶質シリコン層６５の上にＣＶＤ法により通常の条件で
ＳｉＯ2膜６６を形成する（図５（ａ））。次にシリコ
ン基板６０上の下部電極形成領域が露出するように開口
部を形成する（図５（ｂ））。つづいて全面に第一の非
晶質シリコン層、第二のドープト非晶質シリコン層、第
三の非晶質シリコン層を順に形成する（図５（ｃ））。
ここで、前述したのと同様、第一および第三の非晶質シ
リコン層の不純物濃度は第二のドープト非晶質シリコン
層の不純物濃度よりも低くなるように設定する。次に、
所望の形状で第一、第二、第三の非晶質シリコン層、
ＳｉＯ2膜６２、６５をパターニングした後、ＳｉＯ2膜
６２、６５をエッチングにより除去する。最後に第一お
よび第三の非晶質シリコン層の表面にＨＳＧ６７を形成
し、キャパシタの下部電極を完成する（図５（ｄ））。
図１（ｆ）に示すような円筒型スタックトキャパシタ
や、図６に示すようなフィン型スタックトキャパシタと
することができる。このような形状とすることにより、
キャパシタの高容量化を図ることができる。ここで、本
発明に係るフィン型スタックトキャパシタの下部電極の
製造方法の一例を図５に示す。まずシリコン基板６０上
に窒化シリコン膜６１を全面に被覆し、その上にＣＶＤ
法により通常の条件でＳｉＯ2膜６２を形成する。さら
にその上に第一の非晶質シリコン層６３、第二のドープ
ト非晶質シリコン層６４、第三の非晶質シリコン層６５
を順に形成する。第一および第三の非晶質シリコン層の
不純物濃度は第二のドープト非晶質シリコン層の不純物
濃度よりも低くなるように設定する。つづいて第三の非
晶質シリコン層６５の上にＣＶＤ法により通常の条件で
ＳｉＯ2膜６６を形成する（図５（ａ））。次にシリコ
ン基板６０上の下部電極形成領域が露出するように開口
部を形成する（図５（ｂ））。つづいて全面に第一の非
晶質シリコン層、第二のドープト非晶質シリコン層、第
三の非晶質シリコン層を順に形成する（図５（ｃ））。
ここで、前述したのと同様、第一および第三の非晶質シ
リコン層の不純物濃度は第二のドープト非晶質シリコン
層の不純物濃度よりも低くなるように設定する。次に、
所望の形状で第一、第二、第三の非晶質シリコン層、
ＳｉＯ2膜６２、６５をパターニングした後、ＳｉＯ2膜
６２、６５をエッチングにより除去する。最後に第一お
よび第三の非晶質シリコン層の表面にＨＳＧ６７を形成
し、キャパシタの下部電極を完成する（図５（ｄ））。
【００２６】
【実施例】以下、本発明の実施例について、図１を参照
して説明する。
して説明する。
【００２７】まず、Ｐ型シリコン基板１の表面に選択的
に素子分離膜３およびゲート酸化膜形成し、ワード線を
兼ねる複数のゲート電極４を形成し、Ｎ型の複数の拡散
層領域２を形成する。次いで全面に層間絶縁膜を形成し
た。次にソース領域と接続するビットラインを形成し、
さらに全面に層間絶縁膜を形成した。つづいてドレイン
領域に達するノードコンタクト孔を形成し、このノード
コンタクト孔を介して拡散層領域２に接続するＮ型のド
ープト非晶質シリコンを成長させエッチバックを行って
容量コンタクトプラグ６を形成した。その後、全面に窒
化シリコン膜７を４０ｎｍ、ＢＰＳＧ８を８００ｎｍ、
ＮＳＧ９を５０ｎｍ成長した（図１（ａ））。
に素子分離膜３およびゲート酸化膜形成し、ワード線を
兼ねる複数のゲート電極４を形成し、Ｎ型の複数の拡散
層領域２を形成する。次いで全面に層間絶縁膜を形成し
た。次にソース領域と接続するビットラインを形成し、
さらに全面に層間絶縁膜を形成した。つづいてドレイン
領域に達するノードコンタクト孔を形成し、このノード
コンタクト孔を介して拡散層領域２に接続するＮ型のド
ープト非晶質シリコンを成長させエッチバックを行って
容量コンタクトプラグ６を形成した。その後、全面に窒
化シリコン膜７を４０ｎｍ、ＢＰＳＧ８を８００ｎｍ、
ＮＳＧ９を５０ｎｍ成長した（図１（ａ））。
【００２８】次に、窒化シリコン膜７、ＢＰＳＧ８、Ｎ
ＳＧ９の所定部分をエッチングし、ドープト非晶質シリ
コン６の一部を露出させた（図１（ｂ））。
ＳＧ９の所定部分をエッチングし、ドープト非晶質シリ
コン６の一部を露出させた（図１（ｂ））。
【００２９】次に、ドープト非晶質シリコン６の少なく
とも一部と接続するように第一の非晶質シリコン層１０
を形成し、その上に第二の非晶質シリコン層１１、第三
の非晶質シリコン層１２をこの順で形成した（図１
（ｃ））。ここで、第一の非晶質シリコン層および第三
の非晶質シリコン層はノンドープシリコン層とし、第二
の非晶質シリコン層はリン濃度４．０×１０20ａｔｏｍ
ｓ／ｃｍ3のドープトシリコン層とした。各層の厚み
は、第一の非晶質シリコン層および第三の非晶質シリコ
ン層を２０ｎｍ、第二の非晶質シリコン層を６０ｎｍと
した。各層はＬＰ−ＣＶＤ法により形成した。第一およ
び第三の非晶質シリコン層の形成ではＳｉＨ4を原料ガ
スとした。第二の非晶質シリコン層の形成ではさらにＰ
Ｈ3を加え、ＰＨ3の分圧によってリン濃度を制御した。
とも一部と接続するように第一の非晶質シリコン層１０
を形成し、その上に第二の非晶質シリコン層１１、第三
の非晶質シリコン層１２をこの順で形成した（図１
（ｃ））。ここで、第一の非晶質シリコン層および第三
の非晶質シリコン層はノンドープシリコン層とし、第二
の非晶質シリコン層はリン濃度４．０×１０20ａｔｏｍ
ｓ／ｃｍ3のドープトシリコン層とした。各層の厚み
は、第一の非晶質シリコン層および第三の非晶質シリコ
ン層を２０ｎｍ、第二の非晶質シリコン層を６０ｎｍと
した。各層はＬＰ−ＣＶＤ法により形成した。第一およ
び第三の非晶質シリコン層の形成ではＳｉＨ4を原料ガ
スとした。第二の非晶質シリコン層の形成ではさらにＰ
Ｈ3を加え、ＰＨ3の分圧によってリン濃度を制御した。
【００３０】つづいて、第三の非晶質シリコン層の上に
シリカ１３を塗布し、４００℃で熱処理した後（図１
（ｄ））、シリカおよび第一、第二および第三の非晶質
シリコン層の一部をエッチングにより除去した（図１
（ｅ））。
シリカ１３を塗布し、４００℃で熱処理した後（図１
（ｄ））、シリカおよび第一、第二および第三の非晶質
シリコン層の一部をエッチングにより除去した（図１
（ｅ））。
【００３１】次に酸化膜を除去し、窒化膜をウエットエ
ッチングまたはドライエッチングにより除去した。これ
により、第一の非晶質シリコン層１０の少なくとも一部
と、第三の非晶質シリコン層１２の少なくとも一部とを
表面に露出させた。
ッチングまたはドライエッチングにより除去した。これ
により、第一の非晶質シリコン層１０の少なくとも一部
と、第三の非晶質シリコン層１２の少なくとも一部とを
表面に露出させた。
【００３２】つづいて第一および第三の非晶質シリコン
層の一部を半球形状の微細なグレインからなるドープト
多結晶シリコン１４（ＨＳＧ）に変換した。すなわちＨ
ＳＧ化の処理を行った。
層の一部を半球形状の微細なグレインからなるドープト
多結晶シリコン１４（ＨＳＧ）に変換した。すなわちＨ
ＳＧ化の処理を行った。
【００３３】以上のようにして、スタックトキャパシタ
の下部電極が形成された。電子顕微鏡により下部電極表
面を観察したところ、グレインサイズ６０ｎｍ程度のＨ
ＳＧ１４が高密度に、かつ均一に形成されていることが
確認された。
の下部電極が形成された。電子顕微鏡により下部電極表
面を観察したところ、グレインサイズ６０ｎｍ程度のＨ
ＳＧ１４が高密度に、かつ均一に形成されていることが
確認された。
【００３４】上記のようにして下部電極形成後、既知の
ＬＰ−ＣＶＤ法により誘電体膜として窒化膜を６．５ｎ
ｍ成膜し、８００℃３５分のパイロジェニック酸化によ
り窒化膜の一部を酸化膜に変換した。このとき、ＨＳＧ
化した部分にリンが拡散する。
ＬＰ−ＣＶＤ法により誘電体膜として窒化膜を６．５ｎ
ｍ成膜し、８００℃３５分のパイロジェニック酸化によ
り窒化膜の一部を酸化膜に変換した。このとき、ＨＳＧ
化した部分にリンが拡散する。
【００３５】次に、上部電極として既知のＬＰ−ＣＶＤ
法によりリンを不純物として、３．０×１０20ａｔｏｍ
ｓ／ｃｍ3を含むドープトシリコン膜を成膜し、キャパ
シタを完成した。完成されたキャパシタは、不純物の空
乏化が抑制され十分な容量を有することが確認された。
なお、本実施例では下部電極が容量コンタクトプラグ２
７を介して拡散層領域と接続しているが、下部電極が直
接、基板上の下部電極形成領域と接続する構造のキャパ
シタとすることもできる。
法によりリンを不純物として、３．０×１０20ａｔｏｍ
ｓ／ｃｍ3を含むドープトシリコン膜を成膜し、キャパ
シタを完成した。完成されたキャパシタは、不純物の空
乏化が抑制され十分な容量を有することが確認された。
なお、本実施例では下部電極が容量コンタクトプラグ２
７を介して拡散層領域と接続しているが、下部電極が直
接、基板上の下部電極形成領域と接続する構造のキャパ
シタとすることもできる。
【００３６】次に、第二の実施例について説明する。
【００３７】まず、Ｐ型シリコン基板２１の表面に選択
的に素子分離膜２３およびゲート酸化膜を形成し、ワー
ド線を兼ねる複数のゲート電極２４を形成し、Ｎ型の複
数の拡散層領域２２を形成した。次いで全面に層間絶縁
膜を形成した。次にソース領域と接続するビットライン
を形成し、さらに全面に層間絶縁膜を形成した。つづい
てドレイン領域に達するノードコンタクト孔を形成し、
このノードコンタクト孔を介してドレイン領域に接続す
るＮ型のドープト非晶質シリコン２８を成長し容量コン
タクトプラグ２７を形成した。その後、全面にＢＰＳＧ
２９を８００ｎｍ、ＮＳＧ２０を５０ｎｍ成長した（図
２（ａ））。
的に素子分離膜２３およびゲート酸化膜を形成し、ワー
ド線を兼ねる複数のゲート電極２４を形成し、Ｎ型の複
数の拡散層領域２２を形成した。次いで全面に層間絶縁
膜を形成した。次にソース領域と接続するビットライン
を形成し、さらに全面に層間絶縁膜を形成した。つづい
てドレイン領域に達するノードコンタクト孔を形成し、
このノードコンタクト孔を介してドレイン領域に接続す
るＮ型のドープト非晶質シリコン２８を成長し容量コン
タクトプラグ２７を形成した。その後、全面にＢＰＳＧ
２９を８００ｎｍ、ＮＳＧ２０を５０ｎｍ成長した（図
２（ａ））。
【００３８】次に、ドープト非晶質シリコン２８、ＢＰ
ＳＧ２９、ＮＳＧ２０の所定部分をエッチングし、ドー
プト非晶質シリコンの側面２８の一部を露出させた（図
２（ｂ））。
ＳＧ２９、ＮＳＧ２０の所定部分をエッチングし、ドー
プト非晶質シリコンの側面２８の一部を露出させた（図
２（ｂ））。
【００３９】次に、ドープト非晶質シリコンの側面２８
と接続するように第一の非晶質シリコン層３０を形成
し、その上に第二の非晶質シリコン層３１、第三の非晶
質シリコン層３２をこの順で形成した（図２（ｃ））。
ここで、第一の非晶質シリコン層および第三の非晶質シ
リコン層はノンドープシリコン層とし、第二の非晶質シ
リコン層はドープシリコン層とした。各層の厚みは、第
一の非晶質シリコン層および第三の非晶質シリコン層を
２０ｎｍ、第二の非晶質シリコン層を６０ｎｍとした。
各層はＬＰ−ＣＶＤ法により形成した。第一および第三
の非晶質シリコン層の形成ではＳｉＨ4を原料ガスとし
た。第二の非晶質シリコン層の形成ではさらにＰＨ3を
加え、ＰＨ3の分圧によってリン濃度を制御した。な
お、本実施例では第一の非晶質シリコン層および第三の
非晶質シリコン層をノンドープシリコンとしたが、ＨＳ
Ｇ成長速度が遅すぎて制御しにくいときは、例えば１．
０×１０ 20ａｔｏｍｓ／ｃｍ3程度の不純物を含ませて
もよい。
と接続するように第一の非晶質シリコン層３０を形成
し、その上に第二の非晶質シリコン層３１、第三の非晶
質シリコン層３２をこの順で形成した（図２（ｃ））。
ここで、第一の非晶質シリコン層および第三の非晶質シ
リコン層はノンドープシリコン層とし、第二の非晶質シ
リコン層はドープシリコン層とした。各層の厚みは、第
一の非晶質シリコン層および第三の非晶質シリコン層を
２０ｎｍ、第二の非晶質シリコン層を６０ｎｍとした。
各層はＬＰ−ＣＶＤ法により形成した。第一および第三
の非晶質シリコン層の形成ではＳｉＨ4を原料ガスとし
た。第二の非晶質シリコン層の形成ではさらにＰＨ3を
加え、ＰＨ3の分圧によってリン濃度を制御した。な
お、本実施例では第一の非晶質シリコン層および第三の
非晶質シリコン層をノンドープシリコンとしたが、ＨＳ
Ｇ成長速度が遅すぎて制御しにくいときは、例えば１．
０×１０ 20ａｔｏｍｓ／ｃｍ3程度の不純物を含ませて
もよい。
【００４０】つづいて、第一、第二および第三の非晶質
シリコン層の一部をエッチングにより除去した（図２
（ｄ））。
シリコン層の一部をエッチングにより除去した（図２
（ｄ））。
【００４１】次にＢＰＳＧ２９とＮＳＧ２６のエッチレ
ートの差を利用してＢＰＳＧ２９を除去した。これによ
り、第一の非晶質シリコン層３０の少なくとも一部と、
第三の非晶質シリコン層３２の少なくとも一部とが表面
に露出した（図２（ｅ））。
ートの差を利用してＢＰＳＧ２９を除去した。これによ
り、第一の非晶質シリコン層３０の少なくとも一部と、
第三の非晶質シリコン層３２の少なくとも一部とが表面
に露出した（図２（ｅ））。
【００４２】つづいて第一および第二の非晶質シリコン
層の一部を半球形状の微細なグレインからなるドープト
非晶質シリコン３４（ＨＳＧ）に変換した。すなわちＨ
ＳＧ化の処理を行った（図２（ｆ））。
層の一部を半球形状の微細なグレインからなるドープト
非晶質シリコン３４（ＨＳＧ）に変換した。すなわちＨ
ＳＧ化の処理を行った（図２（ｆ））。
【００４３】以上のようにして、スタックトキャパシタ
の下部電極が形成された。電子顕微鏡により下部電極表
面を観察したところ、グレインサイズ６０ｎｍ程度のＨ
ＳＧが高密度に、かつ均一に形成されていることが確認
された。
の下部電極が形成された。電子顕微鏡により下部電極表
面を観察したところ、グレインサイズ６０ｎｍ程度のＨ
ＳＧが高密度に、かつ均一に形成されていることが確認
された。
【００４４】上記のようにして下部電極形成後、既知の
ＬＰ−ＣＶＤ法により誘電体膜として窒化膜を６．５ｎ
ｍ成膜し、８００℃３５分のパイロジェニック酸化によ
り窒化膜の一部を酸化膜に変換した。このとき、ＨＳＧ
化した部分にリンが拡散する。
ＬＰ−ＣＶＤ法により誘電体膜として窒化膜を６．５ｎ
ｍ成膜し、８００℃３５分のパイロジェニック酸化によ
り窒化膜の一部を酸化膜に変換した。このとき、ＨＳＧ
化した部分にリンが拡散する。
【００４５】次に、上部電極として既知のＬＰ−ＣＶＤ
法によりリンを不純物として、３．０×１０20ａｔｏｍ
ｓ／ｃｍ3を含むドープトシリコン膜を成膜し、キャパ
シタを完成した。完成されたキャパシタは、不純物の空
乏化が抑制され十分な容量を有することが確認された。
法によりリンを不純物として、３．０×１０20ａｔｏｍ
ｓ／ｃｍ3を含むドープトシリコン膜を成膜し、キャパ
シタを完成した。完成されたキャパシタは、不純物の空
乏化が抑制され十分な容量を有することが確認された。
【００４６】
【発明の効果】以上説明したように、本発明のキャパシ
タの製造方法は、下部電極を第一の非晶質シリコン層／
第二の非晶質シリコン層／第三の非晶質シリコン層から
なる３層構造とし、第一および第三の非晶質シリコン層
の不純物濃度が第二のドープト非晶質シリコン層の不純
物濃度よりも低くなるように設定されているため、ＨＳ
Ｇを十分なサイズに、均一に成長させることができ、結
晶化によるＨＳＧの成長阻害を防止することができる。
また第二の非晶質シリコン層がＨＳＧ成長のストッパー
として機能するため、ＨＳＧのサイズ、密度を高精度に
制御することができる。さらに、第一および第三の非晶
質シリコン層がＨＳＧ成長に消費された際の構造の脆弱
化の問題を解消することができる。
タの製造方法は、下部電極を第一の非晶質シリコン層／
第二の非晶質シリコン層／第三の非晶質シリコン層から
なる３層構造とし、第一および第三の非晶質シリコン層
の不純物濃度が第二のドープト非晶質シリコン層の不純
物濃度よりも低くなるように設定されているため、ＨＳ
Ｇを十分なサイズに、均一に成長させることができ、結
晶化によるＨＳＧの成長阻害を防止することができる。
また第二の非晶質シリコン層がＨＳＧ成長のストッパー
として機能するため、ＨＳＧのサイズ、密度を高精度に
制御することができる。さらに、第一および第三の非晶
質シリコン層がＨＳＧ成長に消費された際の構造の脆弱
化の問題を解消することができる。
【００４７】また、上記の３層構造はスタック形成前の
段階、例えばトレンチ形成直後の段階で形成されるた
め、従来技術において問題となっていたエッチバック時
にＨＳＧの損傷が生じるという問題を回避できる。
段階、例えばトレンチ形成直後の段階で形成されるた
め、従来技術において問題となっていたエッチバック時
にＨＳＧの損傷が生じるという問題を回避できる。
【００４８】
【図１】本発明のキャパシタの製造方法を示す模式的工
程断面図である。
程断面図である。
【図２】本発明のキャパシタの製造方法を示す模式的工
程断面図である。
程断面図である。
【図３】従来のキャパシタの製造方法を示す模式的工程
断面図である。
断面図である。
【図４】従来のキャパシタの製造方法を示す模式的工程
断面図である。
断面図である。
【図５】本発明に係るフィン構造下部電極の製造方法を
説明するための模式的工程断面図である。
説明するための模式的工程断面図である。
【図６】フィン構造の下部電極の模式的断面図である。
１ 基板 ２ 拡散層領域 ３ 素子分離膜 ４ ゲート電極及びワードライン ５ ビットライン ６ 容量コンタクトプラグ ７ 窒化シリコン膜 ８ ＢＰＳＧ ９ ＮＳＧ １０ 第一の非晶質シリコン膜 １１ 第二の非晶質シリコン膜 １２ 第三の非晶質シリコン膜 １３ シリカ １４ ＨＳＧ ２０ ＮＳＧ ２１ 基板 ２２ 拡散層領域 ２３ 素子分離膜 ２４ ゲート電極及びワードライン ２５ ビットライン ２６ ＮＳＧ ２７ 容量コンタクトプラグ ２８ ＤＯＰＯＳ ２９ ＢＰＳＧ ３０ 第一の非晶質シリコン膜 ３１ 第二の非晶質シリコン膜 ３２ 第三の非晶質シリコン膜 ３４ ＨＳＧ ３５ レジスト ３７ ノードコンタクト孔 ３８ リンドープアモルファスシリコン層 ３９ ＨＳＧ ４１ ノードコンタクト孔 ４２ リンドープアモルファスシリコン層 ４３ ノンープシリコン層 ４４ ＨＳＧ ６０ シリコン基板上 ６１ 窒化シリコン膜 ６２ ＳｉＯ2膜 ６３ 第一の非晶質シリコン層 ６４ 第二のドープト非晶質シリコン層 ６５ 第三の非晶質シリコン層 ６６ ＳｉＯ2膜 ６７ ＨＳＧ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−335842（ＪＰ，Ａ) 特開 平７−14993（ＪＰ，Ａ) 特開 平８−306646（ＪＰ，Ａ) 特開 平６−204426（ＪＰ，Ａ) 特開 平８−298312（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822 H01L 21/8242 H01L 27/108
Claims (10)
- 【請求項１】 シリコン基板上の下部電極形成領域と接
続するように第一の非晶質シリコン層を形成し、その上
に第二のドープト非晶質シリコン層、第三の非晶質シリ
コン層を、前記第一の非晶質シリコン層の不純物濃度お
よび前記第三の非晶質シリコン層の不純物濃度が前記第
二のドープト非晶質シリコン層の不純物濃度よりも低く
なるように設定して、順に形成する工程と、 前記第一の非晶質シリコン層の少なくとも一部と、前記
第三の非晶質シリコン層の少なくとも一部とをエッチン
グにより露出させる工程と、 前記第一の非晶質シリコン層および前記第三の非晶質シ
リコン層の表面の少なくとも一部に、半球形状の微細な
グレイン（ＨＳＧ）を、前記第二の非晶質シリコン層を
ＨＳＧ成長のストッパーとして用いて、形成する工程
と、 アニール処理を行い前記ＨＳＧに不純物を拡散させるこ
とにより下部電極を形成する工程とを含むことを特徴と
するキャパシタの製造方法。 - 【請求項２】 一導電型のシリコン基板表面に選択的に
フィールド酸化膜、ゲート酸化膜、およびゲート電極を
形成し、逆導電型のソース・ドレイン領域を形成する工
程と、 全面に層間絶縁膜を形成した後、前記ドレイン領域に達
するノードコンタクト孔を形成する工程と、 前記ノードコンタクト孔を介して前記ドレイン領域に接
続する逆導電型のドープト非晶質シリコン膜を形成する
工程と、 該ドープト非晶質シリコン膜の少なくとも一部と接続す
るように第一の非晶質シリコン層を形成し、その上に第
二のドープト非晶質シリコン層、第三の非晶質シリコン
層を、前記第一の非晶質シリコン層の不純物濃度および
前記第三の非晶質シリコン層の不純物濃度が前記第二の
ドープト非晶質シリコン層の不純物濃度よりも低くなる
ように設定して、順に形成する工程と、 前記第一の非晶質シリコン層の少なくとも一部と、前記
第三の非晶質シリコン層の少なくとも一部とをエッチン
グにより露出させる工程と、 前記第一の非晶質シリコン層および前記第三の非晶質シ
リコン層の表面の少なくとも一部に、半球形状の微細な
グレイン（ＨＳＧ）を、前記第二の非晶質シリコン層を
ＨＳＧ成長のストッパーとして用いて、形成する工程
と、 アニール処理を行い前記ＨＳＧに不純物を拡散させるこ
とにより下部電極を形成する工程とを含むことを特徴と
するキャパシタの製造方法。 - 【請求項３】 前記第一の非晶質シリコン層と、前記第
三の非晶質シリコン層とは、膜厚および不純物濃度が実
質的に等しい請求項１または２に記載のキャパシタの製
造方法。 - 【請求項４】 前記第一の非晶質シリコン層の不純物濃
度および前記第三の非晶質シリコン層の不純物濃度が、
いずれも１．５×１０20ａｔｏｍｓ／ｃｍ3以下である
請求項１乃至３いずれかに記載のキャパシタの製造方
法。 - 【請求項５】 前記第二の非晶質シリコン層の不純物濃
度が、２．０×１０20ａｔｏｍｓ／ｃｍ3以上８．０×
１０20ａｔｏｍｓ／ｃｍ3以下である請求項１乃至４い
ずれかに記載のキャパシタの製造方法。 - 【請求項６】 前記第一の非晶質シリコン層の厚みおよ
び前記第三の非晶質シリコン層の厚みが、いずれも５ｎ
ｍ以上２５ｎｍ以下である請求項１乃至５いずれかに記
載のキャパシタの製造方法。 - 【請求項７】 前記第一の非晶質シリコン層および前記
第三の非晶質シリコン層の表面の少なくとも一部に、Ｈ
ＳＧ成長の核となる微結晶を含むノンドープ非晶質シリ
コン層を形成した後、高真空中または不活性雰囲気中で
アニールすることにより、前記ＨＳＧを形成する請求項
１乃至６いずれかに記載のキャパシタの製造方法。 - 【請求項８】 前記第一の非晶質シリコン層および前記
第三の非晶質シリコン層の表面の少なくとも一部に、シ
リコン分子線を照射した後、高真空中または不活性雰囲
気中でアニールすることにより、前記ＨＳＧを形成する
請求項１乃至７いずれかに記載のキャパシタの製造方
法。 - 【請求項９】 前記下部電極が円筒形状を有する請求項
１乃至８いずれかに記載のキャパシタの製造方法。 - 【請求項１０】 前記下部電極がフィン構造を有する請
求項１乃至８いずれかに記載のキャパシタの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30878797A JP3180740B2 (ja) | 1997-11-11 | 1997-11-11 | キャパシタの製造方法 |
| TW087118536A TW408480B (en) | 1997-11-11 | 1998-11-06 | The manufacture method of capacitor with semi-sphere shaped grain |
| JP10318536A JPH11214661A (ja) | 1997-11-11 | 1998-11-10 | Ｈｓｇを含むキャパシタの製造方法 |
| KR1019980048108A KR100281262B1 (ko) | 1997-11-11 | 1998-11-11 | 반구 그레인을 구비한 캐패시터의 제조 방법 |
| CNB981244823A CN1151545C (zh) | 1997-11-11 | 1998-11-11 | 带半球形晶粒的电容器下电极的制造方法 |
| US09/190,023 US6218230B1 (en) | 1997-11-11 | 1998-11-12 | Method for producing capacitor having hemispherical grain |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30878797A JP3180740B2 (ja) | 1997-11-11 | 1997-11-11 | キャパシタの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10318536A Division JPH11214661A (ja) | 1997-11-11 | 1998-11-10 | Ｈｓｇを含むキャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145389A JPH11145389A (ja) | 1999-05-28 |
| JP3180740B2 true JP3180740B2 (ja) | 2001-06-25 |
Family
ID=17985309
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30878797A Expired - Fee Related JP3180740B2 (ja) | 1997-11-11 | 1997-11-11 | キャパシタの製造方法 |
| JP10318536A Pending JPH11214661A (ja) | 1997-11-11 | 1998-11-10 | Ｈｓｇを含むキャパシタの製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10318536A Pending JPH11214661A (ja) | 1997-11-11 | 1998-11-10 | Ｈｓｇを含むキャパシタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6218230B1 (ja) |
| JP (2) | JP3180740B2 (ja) |
| KR (1) | KR100281262B1 (ja) |
| CN (1) | CN1151545C (ja) |
| TW (1) | TW408480B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363083B1 (ko) * | 1999-01-20 | 2002-11-30 | 삼성전자 주식회사 | 반구형 그레인 커패시터 및 그 형성방법 |
| JP3466102B2 (ja) * | 1999-03-12 | 2003-11-10 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP3246476B2 (ja) * | 1999-06-01 | 2002-01-15 | 日本電気株式会社 | 容量素子の製造方法、及び、容量素子 |
| US6420190B1 (en) | 1999-06-04 | 2002-07-16 | Seiko Epson Corporation | Method of manufacturing ferroelectric memory device |
| KR20010005040A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체 메모리소자의 커패시터 전하저장전극 형성방법 |
| JP2001203334A (ja) | 1999-11-10 | 2001-07-27 | Mitsubishi Electric Corp | キャパシタを有する半導体装置およびその製造方法 |
| TW423153B (en) * | 1999-11-18 | 2001-02-21 | Taiwan Semiconductor Mfg | Manufacturing method of the bottom electrode of DRAM capacitor |
| KR100606382B1 (ko) * | 1999-12-28 | 2006-07-31 | 주식회사 하이닉스반도체 | 엠피에스를 이용한 실린더형 캐패시터 형성 방법 및 그를구비하는 반도체 소자 |
| KR100338822B1 (ko) * | 1999-12-30 | 2002-05-31 | 박종섭 | 반도체장치의 스토리지노드 전극 제조방법 |
| KR100319170B1 (ko) * | 1999-12-30 | 2001-12-29 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| KR100345675B1 (ko) * | 1999-12-30 | 2002-07-24 | 주식회사 하이닉스반도체 | 선택적 반구형 실리콘 그레인을 사용한 반도체 소자의전하저장 전극 형성방법 |
| KR20010059998A (ko) * | 1999-12-31 | 2001-07-06 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| KR100351455B1 (ko) * | 1999-12-31 | 2002-09-09 | 주식회사 하이닉스반도체 | 반도체장치의 스토리지노드 전극 형성방법 |
| KR100379331B1 (ko) * | 2000-01-25 | 2003-04-10 | 주식회사 하이닉스반도체 | 커패시터 하부 전극 및 그 제조 방법 |
| KR100587046B1 (ko) * | 2000-05-31 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 전하저장 전극 제조 방법 |
| DE10034005A1 (de) * | 2000-07-07 | 2002-01-24 | Infineon Technologies Ag | Verfahren zum Erzeugen von Mikro-Rauhigkeiten auf einer Oberfläche |
| TW475207B (en) * | 2000-07-24 | 2002-02-01 | United Microelectronics Corp | Method to improve hump phenomenon on surface of doped polysilicon layer |
| JP2002043547A (ja) * | 2000-07-28 | 2002-02-08 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
| KR100407987B1 (ko) * | 2000-12-21 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR20020061064A (ko) * | 2001-01-12 | 2002-07-22 | 동부전자 주식회사 | 반도체장치의 스토리지노드 전극 제조방법 |
| KR20020082544A (ko) * | 2001-04-24 | 2002-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 하부 전극 형성방법 |
| JP2003282733A (ja) | 2002-03-26 | 2003-10-03 | Oki Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| KR100429373B1 (ko) * | 2002-04-24 | 2004-04-29 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 형성방법 |
| KR100940112B1 (ko) * | 2002-12-03 | 2010-02-02 | 매그나칩 반도체 유한회사 | 반도체소자의 아날로그 커패시터 제조방법 |
| CN100414686C (zh) * | 2003-12-03 | 2008-08-27 | 茂德科技股份有限公司 | 去除深沟槽结构中半球形晶粒硅层的方法 |
| KR100620660B1 (ko) * | 2004-06-17 | 2006-09-14 | 주식회사 하이닉스반도체 | 반도체 소자의 저장전극 제조 방법 |
| US7538006B1 (en) * | 2008-05-24 | 2009-05-26 | International Business Machines Corporation | Annular damascene vertical natural capacitor |
| US20100271962A1 (en) * | 2009-04-22 | 2010-10-28 | Motorola, Inc. | Available backhaul bandwidth estimation in a femto-cell communication network |
| KR100992800B1 (ko) | 2010-05-14 | 2010-11-08 | 주식회사 지씨에이치앤피 | 미량의 진세노사이드 성분이 증가된 신규한 가공인삼 또는 가공인삼추출물의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3039173B2 (ja) | 1993-01-06 | 2000-05-08 | 日本電気株式会社 | スタックト型ｄｒａｍのストレージノード電極の形成方法 |
| JPH0714993A (ja) | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR0131744B1 (ko) * | 1993-12-28 | 1998-04-15 | 김주용 | 반도체 소자의 캐패시터 제조방법 |
| US5418180A (en) | 1994-06-14 | 1995-05-23 | Micron Semiconductor, Inc. | Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon |
| JP2833545B2 (ja) | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2827958B2 (ja) | 1995-04-27 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
| JPH09298284A (ja) * | 1996-05-09 | 1997-11-18 | Nec Corp | 半導体容量素子の形成方法 |
| TW420871B (en) * | 1999-01-08 | 2001-02-01 | Taiwan Semiconductor Mfg | Process for improving the characteristics of stack capacitors |
-
1997
- 1997-11-11 JP JP30878797A patent/JP3180740B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-06 TW TW087118536A patent/TW408480B/zh not_active IP Right Cessation
- 1998-11-10 JP JP10318536A patent/JPH11214661A/ja active Pending
- 1998-11-11 CN CNB981244823A patent/CN1151545C/zh not_active Expired - Fee Related
- 1998-11-11 KR KR1019980048108A patent/KR100281262B1/ko not_active IP Right Cessation
- 1998-11-12 US US09/190,023 patent/US6218230B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100281262B1 (ko) | 2001-02-01 |
| CN1217568A (zh) | 1999-05-26 |
| US6218230B1 (en) | 2001-04-17 |
| TW408480B (en) | 2000-10-11 |
| CN1151545C (zh) | 2004-05-26 |
| JPH11214661A (ja) | 1999-08-06 |
| KR19990045180A (ko) | 1999-06-25 |
| JPH11145389A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3180740B2 (ja) | キャパシタの製造方法 | |
| US6717202B2 (en) | HSG semiconductor capacitor with migration inhibition layer | |
| US5464791A (en) | Method of fabricating a micro-trench storage capacitor | |
| JP3434488B2 (ja) | Ｄｒａｍセルの製造方法 | |
| KR100267415B1 (ko) | 실리콘 산화 에칭 방지막을 사용하는 dram 스택 캐패시터의 형성 방법 | |
| US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
| JP2817645B2 (ja) | 半導体装置の製造方法 | |
| JPH05315543A (ja) | 半導体装置およびその製造方法 | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| JP3149910B2 (ja) | 半導体装置の製造方法 | |
| JP2894361B2 (ja) | 半導体装置およびその製造方法 | |
| US5681774A (en) | Method of fabricating a toothed-shape capacitor node using a thin oxide as a mask | |
| JP3230663B2 (ja) | 円筒型スタック電極の製造方法 | |
| JP3156590B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1050964A (ja) | 半導体基板に水素を拡散させるプラグを有する半導体装置およびその製造方法 | |
| US5670407A (en) | Method of fabricating a toothed-shape capacitor node in a semiconductor DRAM circuit | |
| JP3244049B2 (ja) | 半導体装置の製造方法 | |
| JP2001053250A (ja) | 半導体装置およびその製造方法 | |
| KR100350588B1 (ko) | Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법 | |
| JP3082691B2 (ja) | 半導体装置及びその製造方法 | |
| US20050112818A1 (en) | Capacitor structure having hemispherical grains | |
| JP3019803B2 (ja) | 半導体装置の製造方法 | |
| JP3317736B2 (ja) | 半導体装置およびその製造方法 | |
| JP3439381B2 (ja) | 半導体装置の製造方法 | |
| JP2003078028A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |