TW408480B - The manufacture method of capacitor with semi-sphere shaped grain - Google Patents

The manufacture method of capacitor with semi-sphere shaped grain Download PDF

Info

Publication number
TW408480B
TW408480B TW087118536A TW87118536A TW408480B TW 408480 B TW408480 B TW 408480B TW 087118536 A TW087118536 A TW 087118536A TW 87118536 A TW87118536 A TW 87118536A TW 408480 B TW408480 B TW 408480B
Authority
TW
Taiwan
Prior art keywords
silicon layer
amorphous silicon
layer
amorphous
hsg
Prior art date
Application number
TW087118536A
Other languages
English (en)
Inventor
Hideji Fujiwara
Toshiyuki Hirota
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW408480B publication Critical patent/TW408480B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

五、發明說明（1) 細4 80 本發明係關於一種電容器的製造方法，特別是一種在 下電極之表面上形成半球形晶粒（hemiSpherical grain, HSG)之電容器的製造方法。 從1 MB之動態隨機存取記憶體的世代至今，廣泛地 杳堆疊之電容器使用。 一種非晶系矽層當作電極。然而，隨著積集度的增 加，傳統結構中要維持足夠電容量的困難度也隨之增加。 因此’各種可有效地提高下電極之表面區域（對應於上電 極之區域）的方法也被提出。例如將下電極做成一圓筒形 狀（cylindrical form)或在電極表面上形成HSG之方法。 第3圖和第4圖顯示製造習知電容器之方法。 第3(a)圖和第3(b)圖顯示一圓筒形狀堆疊之電.容器之 製造方法。首先’成長一摻雜磷之非晶系矽層38，其經過 一節點接觸窗37而連接至一源極區域（未顯示），然後對其 蝕刻圖案以形成如第3(a)圖所示之圓筒形狀。之後以一石夕 分子束或類似物照射之，形成HSG成長所需之核（nucleic) 後，再回火之，以成長HSG 39(第3(b)圖）。這樣便形成一 下電極。 第4(a)圖和第4(c)圖顯示一電容器之製造方法，其包 括一沈積雙膜之層（double-layer f i lm)的步驟。首先， 一 成長一掺雜磷之非晶系矽層42，其經由一節點接觸窗4! 而連接至一源極區域（未顯示），接著並對其蝕刻圖案以形 成圓筒形狀（第4(a)圖）。接著，在圓筒形狀非晶系矽層“ 表面上全面地成長一未摻雜之矽層43 (第4(b)圖）。然後以
___4Q848Q____ 五、發明說明（2) 矽層43做基礎（base)，用一矽分子束照射碎層43 ’形成 HSG成長所需之核（nucleic) ’接著回火之，而形成HSG 44。接著，回蝕所形成之構造以分隔出各個電容’然後再 回火之以形成一下電極。 因在第一習知技藝中，下電極為圓筒形狀。所以雜質 (impurity)之絕對量容易不夠，以及形成HSG後’充分濃 度之雜質不會擴散至HSG部分，而容易造成空乏 (depletion)之問題 ° 為了避免空乏之問題，必須增加摻雜之矽層中之雜質 濃度’因為它是形成HSG之基礎（base)。然而在這種情形 下’ HSG之生長速率會減缓。特別是，若雜質濃度高於一 預定值（given level)’會引起HSG很難形成之問題。這可 能是因為磷沈積在摻雜矽之表面上而使得矽不能進行表面 遷移。除此之外’從決定USG之大小和密度之參數不能自 由選擇的立場來看’仍然有改善之空間。 在第二習知技藝中’由於將一未摻雜之矽層沈積在一 磷之矽層之全部表面上，所以必須在HSG成長後’施 蝕處理，使各個電極得以分離。同時，上述回蝕步 crsG△圓雜筒形狀的部分遭受損害而引起嚴重之問 上述回ϋ ，乂之矽層可以選擇性的成長，便可不需要 也會引it問Ϊ此：中：未摻雜之石夕層的厚度之限制， 則未摻雜之;δ夕戶$ I吐別疋，其厚度變得太大的情況下， -間短-色的」晴形。由於這個原因，害」-而造成電拯 〜-- 囚未摻雜之石夕層的厚度通常
第5頁
必須在1 5 nm以下。因此，並不能得到足夠大小之HSG。 為了克服以上所述在具有半球形晶粒之電容器的製造 方法上所遭遇到的問題’本發明之目的之一為適當且均勻 地控制HSG之大小’並避免雜質之空乏（depleti〇n)來完成 一具高電容量之電容器。 本發明所提出之電容器的製，造方法包括下列步驟：形 成一第一非晶系層、在第一非晶系層上形成第二非晶系 '罾；以及使用第一非晶系層當HSG成長之阻止物（st〇pper) 來在第二非晶系層上形成半球形晶粒（HSG)。 因為第一非晶系矽層有防止HSG長成到過大之尺寸之 λ) 功用，所以HSG之形狀可以保持令人滿意。 再者’令第一非晶系矽層之摻質濃度低於第二非晶系 石夕層’則第二非晶系矽層將變成提供HSG成長所需之矽來 源’以及第一非晶系矽層將變成提供HSG傳導性所需之摻 質來源，來改善HSG之成長速率。此外，形成之HSg具有好 的性質，因為雜質可輕易地擴散至Μ。。 圖式之簡單說明： 第1(a)至1(f)圖係本發明所提出之電容器之第一實施 例之製造步驟之概要的剖面圖。 第2(a)至2(f)圖係本發明所提出之電容器之第二實施一 例之製造步驟之概要的剖面圖。 第3(a)至3(b)圖係一習知電容器之製造步驟之概要的 刹面圖11 第4(a)至4(c)圖係一習知電容器之製造步驟之概要的
五、發明說明（4) 剖面圖。 第5(a)至5(d)圖係本發明 例之製造步驟之概要的剖面圖。 之第一只施 第6圖係具有鰭片（fin)結構之下電極之概要的剖面 圖。 符號說明： 卜基板，2〜擴散區域；3〜第一元件隔離層；閘極電 極，6〜電谷器接觸插塞；7〜氮化矽層；8~硼鱗矽璩璃芦； I〜未摻雜之矽玻璃層；1〇〜第一非晶系矽層；第二非晶 系矽層；12〜第三非晶系矽層；13〜矽土（siUca) ; 14半 球形晶粒（HSG) ; 20〜矽玻璃層；2卜矽基底；23〜元件隔離 層；24〜閘極電極；28〜非晶系矽；29〜硼磷矽玻璃層；30〜 第一非晶系矽層；31〜第二非晶系矽層；32〜第三非晶系 梦層；34〜半球形晶粒；37~節點接觸窗；38〜非晶系矽 層；39〜HSG ; 41〜節點接觸窗；42〜圓筒形狀非晶系矽 層；43〜非晶系矽層；44〜HSG ; 60〜矽基底；6卜氮化矽 層；62~Si02 層；67〜HSG 。 實施例： 接下來將本發明之實施例並配合所附圖式，做詳細說 明如下： 請參見第1(a)至1(f)圖，在一 Ρ型之矽基底表面上選 擇性的沈積一第一元件隔離層3和一閘極氧化層，並且形 成複數個閘極電極4做字元線用。然後形成複數個Ν型之擴 散區域2。之後在上述基底上全面地形成一層間介電層，
第7頁 發明說明 ^〇&4S〇- ι形成連接至源極區域之位元線。之後在上述基底上全 31 也形成一層間介電層。接著，形成可連接至汲極區域之 ^點接觸開口（node contact ho 1 es)，並長成藉由節點接 _開口而連接至擴散區域2之N型之摻雜之非晶系矽。以一 口麵處理便形成電容器接觸插塞（capacitor contact Plugs)6。然後在上述基底上全面地形成一40 nm厚之氮化 你層7、一800 nm厚之硼磷石夕玻璃層8、和一 50 nm厚之未 摻雜之矽玻璃層9(第1(a)圖）。 之後，對氮化矽層7、硼鱗矽玻璃層8和未摻雜之矽玻 螭層9蝕刻圖案，暴露一部分摻雜之非晶系矽6。 之後形成一第一非晶系梦層10而其至少連4 一部分摻 雜之非晶系矽6，然後在其上依序形成一第二非晶系矽層 11和一第三非晶系矽層12 (第1 ( C )圖）β這裡，第一非晶系 矽層和第三非晶系矽層為未摻雜之矽層，而第二非晶系矽 層為一含磷濃度為4. 0 X 102() atoms/cm3之摻雜之矽層》至 於各層之厚度，第一非晶系矽層和第三非晶系矽層皆為2 0 ，而第二非晶系石夕層為60 nm。每一層皆由LP-CVD法沈 積。在第一非晶系矽層和第三非晶系矽層之製造上，S i H4 為成份氣體（ingredient gas)。在第二非晶系矽層之製造 上，更進一步在SiH4中添加PH3，而以PH3之分壓來控制含 磷之濃度。 接著，在第三石夕層上形成一梦土（silica)13，並在 400 °c下回火（第1(d)圖）。然後回蝕及移除部分矽土、第 -、第二和第三非晶系矽層（第1 (e )圖）。
五、發明說明（6) ^〇S^8〇 之後，以濕或乾蝕刻移除氧化層和氮化層，因此至 少暴露一部份第一非晶系矽層1 0和第三非晶系矽層1 2。 因此’第一和第三非晶系矽層12會轉變成一摻雜之複 晶矽14CHSG)，其具有微細（fine)之半球形晶粒。至此， 完成HSG。 如上所述，同時形成一堆疊之電容器之下電極。可用 一電子顯微鏡觀察上述下電極之表面來確定均勻且高密度 地形成H S G，而其具有約6 0 n m大小之晶粒。 在以上述方法形成下電極後，以LP-CVD法沈積一6. 5 nm厚之氮化層做介電層用。然後在800 °C下行火成之氧化 法（pyrogenic ox i dat i on)約35分鐘，來將一部份氮化層 轉變成氧化層。此時，磷將擴散至將轉變成HSG之區域。 之後’以1>?-01^法沈積一含有3.0父102()31:〇1115/(21113之 磷的摻質之摻雜之矽層做上電極用，便完成一電容器。這 已完成之電容器可避免摻質之空乏，並具有足夠之電容 量。在上述實施例中，經由電容器接觸插塞27，下電極可 連接至擴散區域。然而，電容器可是一結構，在上述結構 中下電極直接連接至在基底上之形成下電極之區域。 接下來將敘述一第二實施例。 在一 P型之石夕基底21表面上選擇性的沈積一元件隔離 層2 3和一閘極氧化層，並且形成複數個閘極電極2 4做字元 線用。然後形成複數個N型之擴散區域22。之後在上述基 底上全面地形成一層間介電層，並且形成連接至源極區域 之位元線。之後在上述基底上全面地形成一層間介電層。 瞧
第9頁 408480 五、發明說明（7) 接著’形成可連接至汲極區域之節點接觸開口，並長成N 型之摻雜之非晶系矽28，其藉由節點接觸開口而連接至擴 散區域2。然後在上述基底上全面地形成一 800 nm厚之鄉 鱗梦玻璃層29和一 50 nm厚之未摻雜之矽玻璃層20(第2(a) 圖）。 之後’對摻雜之非晶系矽2 8、硼磷矽玻璃層2 9和未摻 雜之矽玻璃層20蝕刻圖案，暴露一部份摻雜之非晶系矽28 之侧邊。 之後形成一第一非晶系矽層3 0連接至摻雜之非晶系 矽28之側邊，然後在其上再依序形成一第二非晶系矽層31 和一第三非晶系矽層32(第2(c)圖）。這裡，第一非晶系矽、 層和第三非晶系石夕層為未摻雜之石夕層，而第二非晶系矽層 為摻雜之矽層。至於各層之厚度，第一非晶系矽層和第三 非晶系梦層皆為20 nm，而第二朴晶系碎層為60 nm。每一 層皆由L P - C V D法沈積。在第一非晶系石夕層和第三非晶系石夕 層之製造上’Si H4為成份氣體。在第一非晶系珍層之製造 上’更進一步在SiH4中添加PH3，並以PH32分壓來控制含 磷之濃度。 在本實施例中，第一非晶系矽層和第三非晶系矽層為 未摻雜之石夕層。但在此例中，HSG之成長速率會太快而不 月包控制時，亦可在這些層中例如約含濃度如1. 〇 X 1 〇2〇 atoms/cm3 之摻質。 之後’回钱及移除部分第一、第二和第三非晶系石夕層 (第 2(d)圖）。
第10頁 408480 五、發明說明（8) 之後，利用BPSG 29和NSG 26在蝕刻速率上之差里， 移除BPSG 29 ,因此至少暴露一部份第一非晶系層3〇 ^至 少一部份第三非晶系層（第2 ( e )圖）。 因此，第一和第三非晶系矽層〗2會轉變成一摻雜之複 晶矽34(HSG)，其具有微細之半球形晶粒。至此，形成 HSG(第 2(f)圖）。 如上所述而形成一堆疊之電容器的下電極。可以一電 子顯微鏡觀察上述下電極之表面來確定均勻且高密度地形 成HSG ’其具有約60 nm大小之晶粒。 在以上述方法形成下電極後’以Lp — CVD法沈積一 6. 5 nm厚之氮化層做介電層用。然後在t下行火成之氧化 法約35分鐘’來將一部份氮化層轉變成氧化層。此時，磷 將擴散至將轉變成HSG之區域。 之後，以1^-(：\^法沈積一含有3,0\102。&1：〇1113/(：1113之 磷的摻質之摻雜之矽層做上電極用，便完成一電容器。這 已完成之電容器可避免摻質之空乏，並具有足夠之電容 量。 接下來，請參照第5至6圖，將說明一第三實施例， 其係將一堆疊的電容器做成鰭片狀（fin type)。
一氮化矽層61完全覆蓋一矽基底60之表面，之後，在 氮化矽層61上再以一習知之CVD法沈積一Si 02層62。之後 在Si〇2層62上依序形成一第一非晶系矽層63、第二摻雜之 非晶系矽層6 4和一第三非晶系矽層6 5。將在第一和第三非 晶系矽層中之雜質濃度調整至低於第二非晶系矽層。接
第11頁 :、發明說明（9) 著，在第三非晶系矽層上以一習知 RRi ^ c： r WL* 凌开> 成一 SlO?層 66(第5⑷圖）。之後，在上述層中形成—開口，暴露出 在矽基底60上預定形成下電極之區域 序在其上連續地形成-第一石夕層」(„)。之後依 層和-弟二非晶系矽層（第5(c)圖） 糸矽層中之雜質濃度調整至低於第 第：：： 情形相同。 非日日系矽層，與上述 之後，對第.一、第二、第三非晶系石夕層、si〇層 6 6依照預定形式蝕刻圖案，缺後# 2 rr县铋如雄. …、俊蝕刻亚移除3丨02層62和 非晶系石夕層之表面上形娜 心成電谷器之下電極（第5(d)圖）。 屉勺之堆叠之電容器之下電極中。非晶“夕 ϋ微細的半球形晶粒(hsg)。聊的晶粒 大小在30〜90 nm較佳，在50〜7〇 nm則更佳。 第非日曰系石夕層和第二非晶彡石夕層之雜質濃度和厚度 大致上是相同的。在這樣的情況下’ HSG層是均勻地形 在全部的電極表面上。
第一和第三非晶系矽層提供HSG生長所需的矽。它們 雜質濃度至少需低於第二非晶系矽。從避免HSG之生長被 結晶化阻礙的立場來看，需要以短時間有效率地成長 HSG ’而雜質濃度在1. 5 X i〇2〇 atoms/cm3以下較佳，在i. 〇 X102» atoms/cm3以下更佳。從避免旧^之生長被阻礙的立 場來看’ 一未摻雜之層（雜質濃度··約〇 atoms/cm3)是最 佳的。然而有例子顯示’很難完全從生長條件來控制HSG
第12頁 __408480 五、發明說明〇〇) 之生長’而這些例子中之雜質的含量在上述濃度範圍之間 較佳。而雜質可以用碟、砷或類似物。 適當之第一非晶系矽層和第三非晶系矽層的厚度視 HSG之晶粒大小而定，但以在5nm以上及25 nm以下較佳。 在這種情形下’比較可能將HSG生長至足夠大小，並避免 一些問題’如在HSG矽和非晶系層之接面上所發生之Hsg 壓縮（constrict ion)的問題。
第二非晶系矽層之雜質濃度在2.0 xl02〇 at〇ms/cm3以 上及8. 0 X 1 02G atoms/cm3以下較佳。以這樣之濃度，較能 夠避免HSG之摻質之空乏。並且避免因非晶系矽所造成之 磷之不均勻的沈澱和HSG 生長之停滞。 以本發明所提出之HSG的製造方法來看，也可以使用 一回火法或一選擇性的HSG法或類似方法。上述回火法例 如自由選擇地（optional)以HF處理後，接著在500~600 °C 回火一適當時間來成長HSG。上述選擇性的HSG法為包括下 列步驟之一方法：自由選擇地（opt ional )的以HF處理後； 接著以一矽分子束照射’如矽甲烷、二矽甲烷或類似物， 因此形成當作HSG生長所需之核種之微晶粒 (microcrystals);接著生長微晶粒而長出HSG。在上述兩 種方法中，在長成HSG後’可以視情況施以一熱處理來將 雜質擴散至HSG。 在上述形成HSG之方法中’從比較容易控制HSG之密度 和晶粒大小之立場來看，選擇性的HSG法是較佳的。換句 話說’依據本發明之電容器之製造方法，較佳之情形為在
第13頁 --448480------ 五'發明說明（π) Ί 至少一部份第一非晶系矽層和至少一部份第三非晶系矽層 上成長一含有微晶粒之未摻雜之非晶系矽層，而上述微晶 粒是HSG生長所需之核，接著將產物（resultant)置於高真 空之氣室（chamber)或惰性之氣體（inactive atmosphere) 中進行回火反應，因此形成HSG。未摻雜之非晶系矽層之 微晶粒是HSG生長所需之核，而以矽甲烷、二矽曱烷或相 似物照射而製成。 如上所述’根據本發明所提出之電容器之製造方法， 因為將下電極作成三層結構，其包括第―、第二和第三非 晶系梦層’而第一和第三非晶系矽層之雜質濃度低於第二 非晶系矽層，因此可均勻地生長HSG至一適當大小並避免 HSG之生長會被結晶化阻礙。此外，因為第二非晶系矽層 有當HSG之生長阻止物（stopper)的功效，還可精確地控制 HSG之大小和密度。本方法還可更進一步地克服在HSG成長 時由於消耗第一和第三非晶系矽層，造成結構脆弱之問 題。 另外，因上述之三層結構形成在—堆疊物前，例如立 即形成一凹槽後，所以可以避免在習知技術中HSG會因回 姓處理而損害之問題’更進在本發明之形成一石夕表 方法中，可在形成含有一雜質之第一非晶系矽層後， 在弟一層上形成含有第二非晶系矽層，然後在第二層上形 JHSG，而其雜質濃度低於第一層。這樣第一非晶系石夕層 之生長阻止物的功效，所以可精確地控之大 小和密度。

Claims (1)

  1. 408480
    I ·種電容器之製造方法，包括下列步驟： 形、一第一非晶系矽層’其連 一半導體基底上 將形成一下電極之區域； # 在上述第一非晶系矽層上形成一第二非晶系矽層； 在上述第二非晶系矽層上形成一第三非晶系矽層； /蝕刻一部份上述第一非晶系矽層和一部份上述第三非 晶系矽層，以暴露上述第一非晶系矽層和上述第三非晶系 在上述第一非晶系石夕層和上述第三非晶系石夕層之表面 上形成微細（fine)的半球形晶粒而形成hsg ;以及 以回火將一雜質擴散至HSG，因此形成一下電極。 2. 如申頊專利範圍第丨項所述之電容器之製造方法， 其中上述第-非晶系妙層和上述第三非晶系珍層之雜質濃 度低於上述第二非晶系石夕層β 3. 如申睛專利範圍第1項所述之電容器之製造方法， 其中上述第一非晶系矽層之厚度和雜質濃度大致上 (substantially)和上述第三非晶系矽層相同。 4. 如申請專利範圍第1項所述之電容器之製造方法， 其中上述形成HSG之步驟包括下列步驟：在第一非晶系矽 層和第三非晶系矽層表面上成長一含有微晶粒之未摻雜之 非晶系矽層，而上述微晶粒是HSG生長所需之核，以及回 火之 申請專利範圍第1項所述之電容器之製造方法， 其中上述形成HSG之步驟包括以一矽分子束照射上迷第〜
    第15頁 六、申請專利範圍 -------- 非晶系矽層和上述第三非晶系矽層，以及回火之； 6.種電谷器之製造方法，包括下列步驟： ，V電型基底表面上選擇性地形成一場氧化層、一 閘極氧化層和閛極電極，而形成一逆導電型 (reverse-conductive-type)擴散區域； 在上述基底;上全面地形成—介電層，並接著形成一速 接至上述擴散區域之一節點接觸開口； 形成一第一非晶系矽層，其經由上述節點接觸開口而 連接至上述擴散區域； 形成連接至上述第一非晶系矽層之一第二非晶 層； ’、 在上述第二非晶系矽層上形成一第三非晶系矽層； 在上述第三非晶系矽層上形成一第四非晶系矽層； 蝕刻一部份上述第二非晶系矽層和一部份上述第四 晶系矽層，以暴露上述第二非晶系矽層和上述戶 矽層； 外日日系 在上述第二非晶系矽層和上述第四非晶系 微細之半球形晶粒（HSG);以及 仏成 以回火將一摻質擴散至HSG之步驟，因此形成—下電 極。 7. 如申請專利範圍第6項所述之電容器之製违方 其中上述第二非晶系矽層和上述第四非晶系矽層之雜 度低於上述第三非晶系矽層。 敗 8. 如申請專利範圍第6項所述之電容器之製造方法，
    408480 六、申請專利範園 其:在上述形成HSG之步驟包括在第二非晶系矽層和第四 曰曰系f層表面本成長一含有微晶粒之未搀雜之非晶系矽 ’而上述微晶粒是HSG生長所需之核’以及回火
    種電容器之製造方法，包括下列步驟：形成一含 質之 第一非晶糸石夕層，並接著在上述第一非晶系 ^成 第一非晶系石夕層，其含上述雜質濃度低於上 Γ视一非晶系石夕層；在上述第二非晶系石夕層之表面上形成 細微之丰姑a , 及形Ba粒；以及採用回火將一摻質擴散至hsg 。 it —種電容器之製造方法，包括下列步驟： 形成一第一非晶系矽層； 在上迷第一非晶系石夕層上形成一第 及 非晶系矽層；以 第二以:層成長…物，在上述 u.如申請專利範圍所述之電容器之製造方 述第一非晶系矽層之雜質濃度高於上述第— 層。 步〜非晶系矽 法，其中
    第17頁
TW087118536A 1997-11-11 1998-11-06 The manufacture method of capacitor with semi-sphere shaped grain TW408480B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30878797A JP3180740B2 (ja) 1997-11-11 1997-11-11 キャパシタの製造方法

Publications (1)

Publication Number Publication Date
TW408480B true TW408480B (en) 2000-10-11

Family

ID=17985309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087118536A TW408480B (en) 1997-11-11 1998-11-06 The manufacture method of capacitor with semi-sphere shaped grain

Country Status (5)

Country Link
US (1) US6218230B1 (zh)
JP (2) JP3180740B2 (zh)
KR (1) KR100281262B1 (zh)
CN (1) CN1151545C (zh)
TW (1) TW408480B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363083B1 (ko) * 1999-01-20 2002-11-30 삼성전자 주식회사 반구형 그레인 커패시터 및 그 형성방법
JP3466102B2 (ja) * 1999-03-12 2003-11-10 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
JP3246476B2 (ja) * 1999-06-01 2002-01-15 日本電気株式会社 容量素子の製造方法、及び、容量素子
US6420190B1 (en) 1999-06-04 2002-07-16 Seiko Epson Corporation Method of manufacturing ferroelectric memory device
KR20010005040A (ko) * 1999-06-30 2001-01-15 김영환 반도체 메모리소자의 커패시터 전하저장전극 형성방법
JP2001203334A (ja) 1999-11-10 2001-07-27 Mitsubishi Electric Corp キャパシタを有する半導体装置およびその製造方法
TW423153B (en) * 1999-11-18 2001-02-21 Taiwan Semiconductor Mfg Manufacturing method of the bottom electrode of DRAM capacitor
KR100606382B1 (ko) * 1999-12-28 2006-07-31 주식회사 하이닉스반도체 엠피에스를 이용한 실린더형 캐패시터 형성 방법 및 그를구비하는 반도체 소자
KR100338822B1 (ko) * 1999-12-30 2002-05-31 박종섭 반도체장치의 스토리지노드 전극 제조방법
KR100319170B1 (ko) * 1999-12-30 2001-12-29 박종섭 반도체소자의 캐패시터 형성방법
KR100345675B1 (ko) * 1999-12-30 2002-07-24 주식회사 하이닉스반도체 선택적 반구형 실리콘 그레인을 사용한 반도체 소자의전하저장 전극 형성방법
KR20010059998A (ko) * 1999-12-31 2001-07-06 박종섭 반도체소자의 캐패시터 형성방법
KR100351455B1 (ko) * 1999-12-31 2002-09-09 주식회사 하이닉스반도체 반도체장치의 스토리지노드 전극 형성방법
KR100379331B1 (ko) * 2000-01-25 2003-04-10 주식회사 하이닉스반도체 커패시터 하부 전극 및 그 제조 방법
KR100587046B1 (ko) * 2000-05-31 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 전하저장 전극 제조 방법
DE10034005A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Verfahren zum Erzeugen von Mikro-Rauhigkeiten auf einer Oberfläche
TW475207B (en) * 2000-07-24 2002-02-01 United Microelectronics Corp Method to improve hump phenomenon on surface of doped polysilicon layer
JP2002043547A (ja) * 2000-07-28 2002-02-08 Nec Kyushu Ltd 半導体装置およびその製造方法
KR100407987B1 (ko) * 2000-12-21 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20020061064A (ko) * 2001-01-12 2002-07-22 동부전자 주식회사 반도체장치의 스토리지노드 전극 제조방법
KR20020082544A (ko) * 2001-04-24 2002-10-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 하부 전극 형성방법
JP2003282733A (ja) 2002-03-26 2003-10-03 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
KR100429373B1 (ko) * 2002-04-24 2004-04-29 주식회사 하이닉스반도체 반도체소자의 커패시터 형성방법
KR100940112B1 (ko) * 2002-12-03 2010-02-02 매그나칩 반도체 유한회사 반도체소자의 아날로그 커패시터 제조방법
CN100414686C (zh) * 2003-12-03 2008-08-27 茂德科技股份有限公司 去除深沟槽结构中半球形晶粒硅层的方法
KR100620660B1 (ko) * 2004-06-17 2006-09-14 주식회사 하이닉스반도체 반도체 소자의 저장전극 제조 방법
US7538006B1 (en) * 2008-05-24 2009-05-26 International Business Machines Corporation Annular damascene vertical natural capacitor
US20100271962A1 (en) * 2009-04-22 2010-10-28 Motorola, Inc. Available backhaul bandwidth estimation in a femto-cell communication network
KR100992800B1 (ko) 2010-05-14 2010-11-08 주식회사 지씨에이치앤피 미량의 진세노사이드 성분이 증가된 신규한 가공인삼 또는 가공인삼추출물의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039173B2 (ja) 1993-01-06 2000-05-08 日本電気株式会社 スタックト型ｄｒａｍのストレージノード電極の形成方法
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR0131744B1 (ko) * 1993-12-28 1998-04-15 김주용 반도체 소자의 캐패시터 제조방법
US5418180A (en) 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
JP2833545B2 (ja) 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
JP2827958B2 (ja) 1995-04-27 1998-11-25 日本電気株式会社 半導体記憶装置の容量素子の製造方法
JPH09298284A (ja) * 1996-05-09 1997-11-18 Nec Corp 半導体容量素子の形成方法
TW420871B (en) * 1999-01-08 2001-02-01 Taiwan Semiconductor Mfg Process for improving the characteristics of stack capacitors

Also Published As

Publication number Publication date
KR100281262B1 (ko) 2001-02-01
CN1217568A (zh) 1999-05-26
US6218230B1 (en) 2001-04-17
JP3180740B2 (ja) 2001-06-25
CN1151545C (zh) 2004-05-26
JPH11214661A (ja) 1999-08-06
KR19990045180A (ko) 1999-06-25
JPH11145389A (ja) 1999-05-28

Similar Documents

Publication Publication Date Title
TW408480B (en) The manufacture method of capacitor with semi-sphere shaped grain
US6015743A (en) Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon and a hemispherical grain polysilicon layer produced according to the method
JP2930016B2 (ja) 半導体装置の製造方法
KR19980042278A (ko) 반도체 기억장치의 제조방법
JP2000216346A (ja) 半球形グレ―ンキャパシタ及びその形成方法
KR20000022801A (ko) 반도체 장치 및 그 제조 방법
KR100323832B1 (ko) 고용량을 갖는 캐패시터의 제조방법 및 이를 이용한 반도체 소자의 제조방법
KR0131743B1 (ko) 디램셀의 저장전극 형성방법
JPH07240390A (ja) 半導体装置の製造方法
JP3149910B2 (ja) 半導体装置の製造方法
JPH1117120A (ja) 半球形グレーンのシリコン膜を持つ半導体装置の製造方法
TW388126B (en) Method for fabricating capacitors with hemispherical grains
KR100505441B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100447976B1 (ko) 반도체 장치의 커패시터 제조방법
KR20010059517A (ko) 고집적 반도체 메모리장치의 실린더형 하부전극 제조방법
KR100474538B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20010008604A (ko) 고집적 반도체장치의 하부전극 형성방법
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
KR100384843B1 (ko) 캐패시터의 제조 방법
CN112670408B (zh) 电容器的制备方法及电容器
KR100531461B1 (ko) 엠피에스 공정을 이용한 캐패시터의 제조 방법
JP2000269452A (ja) 半導体装置及びその製造方法、並びに半導体記憶装置
KR100818074B1 (ko) 반도체 소자의 캐패시터 형성방법
TW508804B (en) Integrated circuit capacitors having improved electrode and dielectric layer characteristics
KR100620660B1 (ko) 반도체 소자의 저장전극 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees