JPH11214661A - Ｈｓｇを含むキャパシタの製造方法 - Google Patents
Ｈｓｇを含むキャパシタの製造方法Info
- Publication number
- JPH11214661A JPH11214661A JP10318536A JP31853698A JPH11214661A JP H11214661 A JPH11214661 A JP H11214661A JP 10318536 A JP10318536 A JP 10318536A JP 31853698 A JP31853698 A JP 31853698A JP H11214661 A JPH11214661 A JP H11214661A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- forming
- hsg
- amorphous silicon
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】キャパシタの製造方法において、ＨＳＧのサイ
ズを適正かつ均一に制御すると共に、ＨＳＧの空乏化を
防止する。 【解決手段】容量コンタクトプラグ６の一部と接続する
ように第１の非晶質シリコン層１０を形成し、その上に
第２の非晶質シリコン層１１、第３の非晶質シリコン層
１２を形成する。第1及び第３の非晶質シリコン層は、
第２の非晶質シリコン層よりも低い不純物濃度をもって
形成され、これら第1及び第３の非晶質シリコン層の表
面にＨＳＧ１４が成長させられる。その後、ＨＳＧ１４
には第２の非晶質シリコン層から不純物を拡散する。
ズを適正かつ均一に制御すると共に、ＨＳＧの空乏化を
防止する。 【解決手段】容量コンタクトプラグ６の一部と接続する
ように第１の非晶質シリコン層１０を形成し、その上に
第２の非晶質シリコン層１１、第３の非晶質シリコン層
１２を形成する。第1及び第３の非晶質シリコン層は、
第２の非晶質シリコン層よりも低い不純物濃度をもって
形成され、これら第1及び第３の非晶質シリコン層の表
面にＨＳＧ１４が成長させられる。その後、ＨＳＧ１４
には第２の非晶質シリコン層から不純物を拡散する。
Description
【０００１】本発明は、キャパシタの製造方法に関し、
特に下部電極表面にＨＳＧが形成されたキャパシタの製
造方法に関する。
特に下部電極表面にＨＳＧが形成されたキャパシタの製
造方法に関する。
【０００２】
【従来の技術】非晶質シリコン膜を電極として用いるス
タックトキャパシタは、１ＭＢ ＤＲＡＭから現在に至
るまでＤＲＡＭセルとして広く用いられてきたが、ＤＲ
ＡＭの高集積化に伴うセルサイズの縮小化により、従来
のような構造では容量を十分に確保することが困難とな
ってきた。そこで、下部電極の形状を円筒形状とした
り、電極表面に半球形状の微細なグレイン（ＨＳＧ；Ｈ
ｅｍｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅ）を形成す
る等、下部電極の表面積（上部電極との対向面積）を実
効的に増加させる手法が盛んに検討されている。
タックトキャパシタは、１ＭＢ ＤＲＡＭから現在に至
るまでＤＲＡＭセルとして広く用いられてきたが、ＤＲ
ＡＭの高集積化に伴うセルサイズの縮小化により、従来
のような構造では容量を十分に確保することが困難とな
ってきた。そこで、下部電極の形状を円筒形状とした
り、電極表面に半球形状の微細なグレイン（ＨＳＧ；Ｈ
ｅｍｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅ）を形成す
る等、下部電極の表面積（上部電極との対向面積）を実
効的に増加させる手法が盛んに検討されている。
【０００３】このようなキャパシタの製造方法の従来例
を図３、図４に示す。
を図３、図４に示す。
【０００４】図３は円筒形スタックの場合の例である。
まずノードコンタクト孔３７を介してドレイン領域（不
図示）と接続するようにリンドープモルファスシリコン
層３８を成長した後、これをエッチングにより円筒形状
とする（図３（ａ））。つづいてその表面にシリコン分
子線照射等によりＨＳＧ成長の核を形成後、超高真空中
で熱処理を施してＨＳＧ３９を成長し（図３（ｂ））、
下部電極を形成するものである。
まずノードコンタクト孔３７を介してドレイン領域（不
図示）と接続するようにリンドープモルファスシリコン
層３８を成長した後、これをエッチングにより円筒形状
とする（図３（ａ））。つづいてその表面にシリコン分
子線照射等によりＨＳＧ成長の核を形成後、超高真空中
で熱処理を施してＨＳＧ３９を成長し（図３（ｂ））、
下部電極を形成するものである。
【０００５】図４は、２層構造の成膜を行う方法であ
る。まずノードコンタクト孔４１を介してドレイン領域
（不図示）と接続するようにリンドープモルファスシリ
コン層４２を成長した後、これをエッチングにより円筒
形状とする（図４（ａ））。つづいてこの上にノンドー
プシリコン層４３を全面に成長する（図４（ｂ））。次
にこのノンドープシリコン層を母体としてシリコン分子
線照射等によりＨＳＧ成長の核を形成後、熱処理により
ＨＳＧ４４を形成する。その後、エッチバックによりス
タック電極を分離し、熱処理を施して下部電極を形成す
るものである（図４（ｃ））。
る。まずノードコンタクト孔４１を介してドレイン領域
（不図示）と接続するようにリンドープモルファスシリ
コン層４２を成長した後、これをエッチングにより円筒
形状とする（図４（ａ））。つづいてこの上にノンドー
プシリコン層４３を全面に成長する（図４（ｂ））。次
にこのノンドープシリコン層を母体としてシリコン分子
線照射等によりＨＳＧ成長の核を形成後、熱処理により
ＨＳＧ４４を形成する。その後、エッチバックによりス
タック電極を分離し、熱処理を施して下部電極を形成す
るものである（図４（ｃ））。
【０００６】
【発明が解決しようとする課題】第一の従来技術では、
下部電極が円筒形状を有しているため、不純物の絶対量
が不足しやすく、ＨＳＧ形成後、成長したＨＳＧ部分に
十分な濃度の不純物が拡散せず空乏化の問題が起こりや
すい。この空乏化の問題を回避するには、ＨＳＧ形成の
母体となるドープトシリコン層の不純物濃度を高くする
必要がある。ところがこの場合、ＨＳＧの成長速度の低
下が起こり、特に不純物濃度を一定値以上とするとＨＳ
Ｇ化がほとんど進まなくなるという問題が生じる。これ
は、ドープトシリコンの表面にリンが析出し、シリコン
が表面マイグレーションを起こしにくくなることが原因
であると考えられる。また、ＨＳＧの密度、サイズを決
定するために選択すべきパラメータの自由度が少ないと
いう点でも改善の余地があった。
下部電極が円筒形状を有しているため、不純物の絶対量
が不足しやすく、ＨＳＧ形成後、成長したＨＳＧ部分に
十分な濃度の不純物が拡散せず空乏化の問題が起こりや
すい。この空乏化の問題を回避するには、ＨＳＧ形成の
母体となるドープトシリコン層の不純物濃度を高くする
必要がある。ところがこの場合、ＨＳＧの成長速度の低
下が起こり、特に不純物濃度を一定値以上とするとＨＳ
Ｇ化がほとんど進まなくなるという問題が生じる。これ
は、ドープトシリコンの表面にリンが析出し、シリコン
が表面マイグレーションを起こしにくくなることが原因
であると考えられる。また、ＨＳＧの密度、サイズを決
定するために選択すべきパラメータの自由度が少ないと
いう点でも改善の余地があった。
【０００７】次に第二の従来技術では、ノンドープシリ
コン層を全面に成膜するのでＨＳＧ成長後にエッチバッ
クを行って電極間を分離する必要があるが、この際、Ｈ
ＳＧや円筒形状部そのものが損傷を受けるということが
最大の問題となる。また、ノンドープトシリコン層を選
択的に形成すればエッチバックは不要となるが、その
際、ノンドープトシリコン層の厚みに制約が加わるとい
う問題がある。すなわち、層厚を厚くした場合、ノンド
ープトシリコン層成長時の選択性が損なわれ、電極間で
短絡が発生するという問題が起こる。このため、層厚
は、成長条件等にもよるが通常１５ｎｍ以下とする必要
がある。したがって、このような膜厚では、十分なサイ
ズのＨＳＧが得られなくなる。
コン層を全面に成膜するのでＨＳＧ成長後にエッチバッ
クを行って電極間を分離する必要があるが、この際、Ｈ
ＳＧや円筒形状部そのものが損傷を受けるということが
最大の問題となる。また、ノンドープトシリコン層を選
択的に形成すればエッチバックは不要となるが、その
際、ノンドープトシリコン層の厚みに制約が加わるとい
う問題がある。すなわち、層厚を厚くした場合、ノンド
ープトシリコン層成長時の選択性が損なわれ、電極間で
短絡が発生するという問題が起こる。このため、層厚
は、成長条件等にもよるが通常１５ｎｍ以下とする必要
がある。したがって、このような膜厚では、十分なサイ
ズのＨＳＧが得られなくなる。
【０００８】本発明は、表面がＨＳＧ化された下部電極
の形成方法における上記課題を解決し、ＨＳＧのサイズ
を適正かつ均一に制御し、不純物の空乏化を防止するこ
とにより、高容量のキャパシタを実現することを目的と
する。
の形成方法における上記課題を解決し、ＨＳＧのサイズ
を適正かつ均一に制御し、不純物の空乏化を防止するこ
とにより、高容量のキャパシタを実現することを目的と
する。
【０００９】
【課題を解決するための手段】本発明のキャパシタの製
造方法は、第１のシリコン層を形成する工程と、前記第
１のシリコン層の上に第２のシリコン層を形成する工程
と、前記第２のシリコン層の表面に前記第１の非晶質シ
リコン層を成長のストッパとして半球形状の微細なグレ
イン（ＨＳＧ）を成長させる工程とを備えることを特徴
とする。
造方法は、第１のシリコン層を形成する工程と、前記第
１のシリコン層の上に第２のシリコン層を形成する工程
と、前記第２のシリコン層の表面に前記第１の非晶質シ
リコン層を成長のストッパとして半球形状の微細なグレ
イン（ＨＳＧ）を成長させる工程とを備えることを特徴
とする。
【００１０】この第１のシリコン層はＨＳＧが不所望に
大きく成長することを防止するストッパとして作用する
ため、ＨＳＧの形状を良好に保つことができる。
大きく成長することを防止するストッパとして作用する
ため、ＨＳＧの形状を良好に保つことができる。
【００１１】さらに、第１の非晶質シリコンの不純物濃
度を、前記第２の非晶質シリコンの不純物濃度よりも高
くすることによって、第２の非晶質シリコン層は、ＨＳ
Ｇ形成のためのシリコンの供給源となり、第１の非晶質
シリコン層はＨＳＧに導電性を付与するための不純物供
給源となり、ＨＳＧの成長速度を向上させることができ
ると共に、ＨＳＧへの不純物拡散が容易に起こるため良
好な特性のＨＳＧを形成することができる。
度を、前記第２の非晶質シリコンの不純物濃度よりも高
くすることによって、第２の非晶質シリコン層は、ＨＳ
Ｇ形成のためのシリコンの供給源となり、第１の非晶質
シリコン層はＨＳＧに導電性を付与するための不純物供
給源となり、ＨＳＧの成長速度を向上させることができ
ると共に、ＨＳＧへの不純物拡散が容易に起こるため良
好な特性のＨＳＧを形成することができる。
【００１２】
【発明の実施の形態】以下、本発明の第１の実施例につ
いて、図７及び図８を参照して説明する。
いて、図７及び図８を参照して説明する。
【００１３】まず、Ｐ型シリコン基板１の表面に選択的
に素子分離膜３およびゲート酸化膜形成し、ワード線を
兼ねる複数のゲート電極４を形成し、Ｎ型の複数の拡散
層領域２を形成する。次いで全面に層間絶縁膜を形成す
る。次に拡散領域２の一方であるソース領域と接続する
ビットライン５を形成し、さらに全面にＢＰＳＧを用い
て層間絶縁膜を形成する。このＢＰＳＧの上面には、さ
らに全面に酸化シリコン膜を形成する。この酸化シリコ
ン膜は、容量コンタクトプラグの上面に生成された自然
酸化膜を除去する弗酸系の前処理において、ＢＰＳＧの
層間絶縁膜では高速にエッチングされてしまうため、選
択比を改善するためにＢＰＳＧの上面に設けたものであ
る。また、最近のプロセスでは、ＫｒＦに反応するレジ
ストを一般的に使用しているが、当該レジストはＢＰＳ
Ｇの上ではすそを引いてしまい、精度の高いパターンを
形成することができないという問題をも解決するために
ＢＰＳＧの層間絶縁膜上に酸化シリコン膜を形成してい
る。つづいて拡散領域２のうちの他方であるドレイン領
域に達するノードコンタクト孔を形成し、全面に窒化シ
リコン膜を形成した後、選択的にエッチバックしてコン
タクト孔の内壁に窒化シリコン膜を形成する。さらに、
全面にＮ型のドープト非晶質シリコンを成長させ、エッ
チバックを行ってノードコンタクト孔にのみＮ型のドー
プト非晶質シリコンを残存させ、拡散層領域２に接続す
る容量コンタクトプラグ６を形成する。その後、全面に
ＢＰＳＧ８を８００ｎｍ及びＮＳＧ９を５０ｎｍ成長す
る（図７（ａ））。
に素子分離膜３およびゲート酸化膜形成し、ワード線を
兼ねる複数のゲート電極４を形成し、Ｎ型の複数の拡散
層領域２を形成する。次いで全面に層間絶縁膜を形成す
る。次に拡散領域２の一方であるソース領域と接続する
ビットライン５を形成し、さらに全面にＢＰＳＧを用い
て層間絶縁膜を形成する。このＢＰＳＧの上面には、さ
らに全面に酸化シリコン膜を形成する。この酸化シリコ
ン膜は、容量コンタクトプラグの上面に生成された自然
酸化膜を除去する弗酸系の前処理において、ＢＰＳＧの
層間絶縁膜では高速にエッチングされてしまうため、選
択比を改善するためにＢＰＳＧの上面に設けたものであ
る。また、最近のプロセスでは、ＫｒＦに反応するレジ
ストを一般的に使用しているが、当該レジストはＢＰＳ
Ｇの上ではすそを引いてしまい、精度の高いパターンを
形成することができないという問題をも解決するために
ＢＰＳＧの層間絶縁膜上に酸化シリコン膜を形成してい
る。つづいて拡散領域２のうちの他方であるドレイン領
域に達するノードコンタクト孔を形成し、全面に窒化シ
リコン膜を形成した後、選択的にエッチバックしてコン
タクト孔の内壁に窒化シリコン膜を形成する。さらに、
全面にＮ型のドープト非晶質シリコンを成長させ、エッ
チバックを行ってノードコンタクト孔にのみＮ型のドー
プト非晶質シリコンを残存させ、拡散層領域２に接続す
る容量コンタクトプラグ６を形成する。その後、全面に
ＢＰＳＧ８を８００ｎｍ及びＮＳＧ９を５０ｎｍ成長す
る（図７（ａ））。
【００１４】その後、容量コンタクトプラグ６の上部及
びその近傍のＮＳＧ９、ＢＰＳＧ８及び窒化シリコン膜
７をエッチバックして容量を形成すべき領域を形成する
(図７（ｂ））。
びその近傍のＮＳＧ９、ＢＰＳＧ８及び窒化シリコン膜
７をエッチバックして容量を形成すべき領域を形成する
(図７（ｂ））。
【００１５】次に、ドープト非晶質シリコン６の少なく
とも一部と接続するように第一の非晶質シリコン層１０
を形成し、その上に第二の非晶質シリコン層１１、第三
の非晶質シリコン層１２をこの順で形成する（図７
（ｃ））。ここで、第一の非晶質シリコン層および第三
の非晶質シリコン層はノンドープシリコン層とし、第二
の非晶質シリコン層はリン濃度４．０×１０20ａｔｏｍ
ｓ／ｃｍ3のドープトシリコン層とする。各層の厚み
は、第一の非晶質シリコン層および第三の非晶質シリコ
ン層を２０ｎｍ、第二の非晶質シリコン層を６０ｎｍと
する。各層はＬＰ−ＣＶＤ法により形成する。第一およ
び第三の非晶質シリコン層の形成ではＳｉＨ4を原料ガ
スとして使用し、第二の非晶質シリコン層の形成では、
当該原料ガスにさらにＰＨ3を加え、ＰＨ3の分圧によっ
てリン濃度を制御した。この第一の非晶質シリコン層
は、ＢＰＳＧ８との界面からのシリコン結晶核の成長を
遅らせるために設けられている。このシリコン結晶核が
成長して第三の非晶質シリコン層の表面に達するとＨＳ
Ｇの形成が阻害されてしまうため、シリコン結晶核の成
長速度が遅い低濃度もしくはノンドープの第一の非晶質
シリコン層によってシリコン結晶核の成長速度を低下さ
せている。
とも一部と接続するように第一の非晶質シリコン層１０
を形成し、その上に第二の非晶質シリコン層１１、第三
の非晶質シリコン層１２をこの順で形成する（図７
（ｃ））。ここで、第一の非晶質シリコン層および第三
の非晶質シリコン層はノンドープシリコン層とし、第二
の非晶質シリコン層はリン濃度４．０×１０20ａｔｏｍ
ｓ／ｃｍ3のドープトシリコン層とする。各層の厚み
は、第一の非晶質シリコン層および第三の非晶質シリコ
ン層を２０ｎｍ、第二の非晶質シリコン層を６０ｎｍと
する。各層はＬＰ−ＣＶＤ法により形成する。第一およ
び第三の非晶質シリコン層の形成ではＳｉＨ4を原料ガ
スとして使用し、第二の非晶質シリコン層の形成では、
当該原料ガスにさらにＰＨ3を加え、ＰＨ3の分圧によっ
てリン濃度を制御した。この第一の非晶質シリコン層
は、ＢＰＳＧ８との界面からのシリコン結晶核の成長を
遅らせるために設けられている。このシリコン結晶核が
成長して第三の非晶質シリコン層の表面に達するとＨＳ
Ｇの形成が阻害されてしまうため、シリコン結晶核の成
長速度が遅い低濃度もしくはノンドープの第一の非晶質
シリコン層によってシリコン結晶核の成長速度を低下さ
せている。
【００１６】つづいて、第三の非晶質シリコン層の上に
フォトレジスト７３を形成し、全面露光をする。このと
き、容量を形成すべき領域は、深く形成されているため
に露光光が十分に内部に達せず、その領域内に未感光の
フォトレジスト７３が残存することになる。（図７
（ｄ）） その後、フォトレジストおよび第一、第二および第三の
非晶質シリコン層の一部をエッチングにより除去する
（図８（ａ））。次に、残ったフォトレジスト７３を除
去して第三の非晶質シリコン層１２の表面を露出させる
（図８（ｂ））。続いて、第三の非晶質シリコン層１２
の表面にマイグレーションを発生させ、半球形状の微細
なグレインからなる多結晶シリコン１４（ＨＳＧ）を形
成し、熱を印可してドープトシリコン層である第二の非
晶質シリコン層からＨＳＧ１４に拡散させて下部電極を
形成する（図８（ｃ））。
フォトレジスト７３を形成し、全面露光をする。このと
き、容量を形成すべき領域は、深く形成されているため
に露光光が十分に内部に達せず、その領域内に未感光の
フォトレジスト７３が残存することになる。（図７
（ｄ）） その後、フォトレジストおよび第一、第二および第三の
非晶質シリコン層の一部をエッチングにより除去する
（図８（ａ））。次に、残ったフォトレジスト７３を除
去して第三の非晶質シリコン層１２の表面を露出させる
（図８（ｂ））。続いて、第三の非晶質シリコン層１２
の表面にマイグレーションを発生させ、半球形状の微細
なグレインからなる多結晶シリコン１４（ＨＳＧ）を形
成し、熱を印可してドープトシリコン層である第二の非
晶質シリコン層からＨＳＧ１４に拡散させて下部電極を
形成する（図８（ｃ））。
【００１７】図８（ｃ）では、キャパシタの両側、すな
わち、第一の非晶質シリコン層に接するＢＰＳＧを残し
たままで、キャパシタを構成しているが、更に大きな容
量を必要とする場合には、図８（ｄ）に示すように、Ｂ
ＰＳＧを除去し、第一の非晶質シリコン層をも電極とし
て使用することによって、容量の増大を図ることができ
る。
わち、第一の非晶質シリコン層に接するＢＰＳＧを残し
たままで、キャパシタを構成しているが、更に大きな容
量を必要とする場合には、図８（ｄ）に示すように、Ｂ
ＰＳＧを除去し、第一の非晶質シリコン層をも電極とし
て使用することによって、容量の増大を図ることができ
る。
【００１８】また、ＨＳＧ１４に対する不純物の拡散が
十分でない場合には、リンを含む不純物雰囲気中でＨＳ
Ｇ１４に対する不純物拡散を行って、不純物濃度を高め
てもよい。
十分でない場合には、リンを含む不純物雰囲気中でＨＳ
Ｇ１４に対する不純物拡散を行って、不純物濃度を高め
てもよい。
【００１９】また、図８（ｃ）に示されるＨＳＧ１４を
形成した後、ＬＰ−ＣＶＤ法によって誘電体膜としての
窒化膜を６．５ｎｍ成膜し、８００℃、３５分のパイロ
ジェニック酸化により窒化膜の一部を酸化膜に変換する
と共に、ＨＳＧ１４に不純物であるリンを拡散させても
よい。次に、上部電極として既知のＬＰ−ＣＶＤ法によ
りリンを不純物として、３．０×１０20ａｔｏｍｓ／ｃ
ｍ3を含むドープトシリコン膜を成膜し、キャパシタが
完成する。
形成した後、ＬＰ−ＣＶＤ法によって誘電体膜としての
窒化膜を６．５ｎｍ成膜し、８００℃、３５分のパイロ
ジェニック酸化により窒化膜の一部を酸化膜に変換する
と共に、ＨＳＧ１４に不純物であるリンを拡散させても
よい。次に、上部電極として既知のＬＰ−ＣＶＤ法によ
りリンを不純物として、３．０×１０20ａｔｏｍｓ／ｃ
ｍ3を含むドープトシリコン膜を成膜し、キャパシタが
完成する。
【００２０】このようにして形成されたキャパシタは、
不純物の空乏化が抑制され十分な容量を有する。なお、
本実施例では下部電極が容量コンタクトプラグ２７を介
して拡散層領域と接続しているが、下部電極が直接、基
板上の下部電極形成領域と接続する構造のキャパシタと
することもできる。
不純物の空乏化が抑制され十分な容量を有する。なお、
本実施例では下部電極が容量コンタクトプラグ２７を介
して拡散層領域と接続しているが、下部電極が直接、基
板上の下部電極形成領域と接続する構造のキャパシタと
することもできる。
【００２１】このように、図８（ｃ）に示される第１の
実施例では、第一の非晶質シリコン層１０の外側にＢＰ
ＳＧ８が残った状態で第三の非晶質シリコン層１２の表
面にのみＨＳＧ１４を形成しているため、第一、第二及
び第三の非晶質シリコン膜によって形成される下部電極
が壊れることによって発生する不良率を低くすることが
できるものの、大きな容量値を稼ぐことができない。そ
して、図８（ｄ）に示される第１の実施例では、容量を
稼ぐために第一の非晶質シリコンも露出させて電極の表
面積を大きくしているが、やはり第一の非晶質シリコン
の表面には、ＨＳＧが形成されていないため、十分な容
量値を得ることができない場合がある。
実施例では、第一の非晶質シリコン層１０の外側にＢＰ
ＳＧ８が残った状態で第三の非晶質シリコン層１２の表
面にのみＨＳＧ１４を形成しているため、第一、第二及
び第三の非晶質シリコン膜によって形成される下部電極
が壊れることによって発生する不良率を低くすることが
できるものの、大きな容量値を稼ぐことができない。そ
して、図８（ｄ）に示される第１の実施例では、容量を
稼ぐために第一の非晶質シリコンも露出させて電極の表
面積を大きくしているが、やはり第一の非晶質シリコン
の表面には、ＨＳＧが形成されていないため、十分な容
量値を得ることができない場合がある。
【００２２】このような容量値の問題を解決するための
第２の実施例について、図１を参照して説明する。
第２の実施例について、図１を参照して説明する。
【００２３】まず、Ｐ型シリコン基板１の表面に選択的
に素子分離膜３およびゲート酸化膜形成し、ワード線を
兼ねる複数のゲート電極４を形成し、Ｎ型の複数の拡散
層領域２を形成する。次いで全面に層間絶縁膜を形成す
る。次にソース領域と接続するビットラインを形成し、
さらに全面に層間絶縁膜を形成する。つづいてドレイン
領域に達するノードコンタクト孔を形成し、このノード
コンタクト孔を介して拡散層領域２に接続するＮ型のド
ープト非晶質シリコン６を成長させエッチバックを行っ
て容量コンタクトプラグ６を形成する。その後、全面に
窒化シリコン膜７を４０ｎｍ、ＢＰＳＧ８を８００ｎ
ｍ、ＮＳＧ９を５０ｎｍ成長する（図１（ａ））。
に素子分離膜３およびゲート酸化膜形成し、ワード線を
兼ねる複数のゲート電極４を形成し、Ｎ型の複数の拡散
層領域２を形成する。次いで全面に層間絶縁膜を形成す
る。次にソース領域と接続するビットラインを形成し、
さらに全面に層間絶縁膜を形成する。つづいてドレイン
領域に達するノードコンタクト孔を形成し、このノード
コンタクト孔を介して拡散層領域２に接続するＮ型のド
ープト非晶質シリコン６を成長させエッチバックを行っ
て容量コンタクトプラグ６を形成する。その後、全面に
窒化シリコン膜７を４０ｎｍ、ＢＰＳＧ８を８００ｎ
ｍ、ＮＳＧ９を５０ｎｍ成長する（図１（ａ））。
【００２４】次に、窒化シリコン膜７、ＢＰＳＧ８、Ｎ
ＳＧ９の所定部分をエッチングし、ドープト非晶質シリ
コン６の一部を露出させる（図１（ｂ））。
ＳＧ９の所定部分をエッチングし、ドープト非晶質シリ
コン６の一部を露出させる（図１（ｂ））。
【００２５】次に、ドープト非晶質シリコン６の少なく
とも一部と接続するように第一の非晶質シリコン層１０
を形成し、その上に第二の非晶質シリコン層１１、第三
の非晶質シリコン層１２をこの順で形成する（図１
（ｃ））。ここで、第一の非晶質シリコン層および第三
の非晶質シリコン層はノンドープシリコン層とし、第二
の非晶質シリコン層はリン濃度４．０×１０20ａｔｏｍ
ｓ／ｃｍ3のドープトシリコン層とする。各層の厚み
は、第一の非晶質シリコン層および第三の非晶質シリコ
ン層を２０ｎｍ、第二の非晶質シリコン層を６０ｎｍと
する。各層はＬＰ−ＣＶＤ法により形成した。第一およ
び第三の非晶質シリコン層の形成ではＳｉＨ4を原料ガ
スとする。第二の非晶質シリコン層の形成ではさらにＰ
Ｈ3を加え、ＰＨ3の分圧によってリン濃度を制御した。
とも一部と接続するように第一の非晶質シリコン層１０
を形成し、その上に第二の非晶質シリコン層１１、第三
の非晶質シリコン層１２をこの順で形成する（図１
（ｃ））。ここで、第一の非晶質シリコン層および第三
の非晶質シリコン層はノンドープシリコン層とし、第二
の非晶質シリコン層はリン濃度４．０×１０20ａｔｏｍ
ｓ／ｃｍ3のドープトシリコン層とする。各層の厚み
は、第一の非晶質シリコン層および第三の非晶質シリコ
ン層を２０ｎｍ、第二の非晶質シリコン層を６０ｎｍと
する。各層はＬＰ−ＣＶＤ法により形成した。第一およ
び第三の非晶質シリコン層の形成ではＳｉＨ4を原料ガ
スとする。第二の非晶質シリコン層の形成ではさらにＰ
Ｈ3を加え、ＰＨ3の分圧によってリン濃度を制御した。
【００２６】つづいて、第三の非晶質シリコン層の上に
シリカ１３を塗布し、４００℃で熱処理した後（図１
（ｄ））、シリカおよび第一、第二および第三の非晶質
シリコン層の一部をエッチングにより除去する（図１
（ｅ））。ここで、実施例１に記載したように、シリカ
１３の代わりにフォトレジストも利用することができ
る。
シリカ１３を塗布し、４００℃で熱処理した後（図１
（ｄ））、シリカおよび第一、第二および第三の非晶質
シリコン層の一部をエッチングにより除去する（図１
（ｅ））。ここで、実施例１に記載したように、シリカ
１３の代わりにフォトレジストも利用することができ
る。
【００２７】次に酸化膜を除去し、窒化膜をウエットエ
ッチングまたはドライエッチングにより除去する。これ
は、ＨＳＧ形成時のシラン照射において、窒化膜上にＨ
ＳＧが形成されてしまい、隣に形成された素子とショー
トする恐れがあるためであり、このような問題を解決す
るために、窒化膜を除去している。また、非晶質シリコ
ン表面と除去された窒化膜の下に形成されているＮＳＧ
との間の選択比が高く、ＮＳＧの表面にはＨＳＧが形成
されにくいためである。このようにして、第一の非晶質
シリコン層１０の少なくとも一部と、第三の非晶質シリ
コン層１２の少なくとも一部とを表面に露出させる。
ッチングまたはドライエッチングにより除去する。これ
は、ＨＳＧ形成時のシラン照射において、窒化膜上にＨ
ＳＧが形成されてしまい、隣に形成された素子とショー
トする恐れがあるためであり、このような問題を解決す
るために、窒化膜を除去している。また、非晶質シリコ
ン表面と除去された窒化膜の下に形成されているＮＳＧ
との間の選択比が高く、ＮＳＧの表面にはＨＳＧが形成
されにくいためである。このようにして、第一の非晶質
シリコン層１０の少なくとも一部と、第三の非晶質シリ
コン層１２の少なくとも一部とを表面に露出させる。
【００２８】つづいて第一および第二の非晶質シリコン
層の一部を半球形状の微細なグレインからなるドープト
多結晶シリコン１４（ＨＳＧ）に変換して、ＨＳＧ化の
処理を行った。
層の一部を半球形状の微細なグレインからなるドープト
多結晶シリコン１４（ＨＳＧ）に変換して、ＨＳＧ化の
処理を行った。
【００２９】以上のようにして、スタックトキャパシタ
の下部電極が形成された。電子顕微鏡により下部電極表
面を観察したところ、グレインサイズ６０ｎｍ程度のＨ
ＳＧ１４が高密度に、かつ均一に形成されていることが
確認された。
の下部電極が形成された。電子顕微鏡により下部電極表
面を観察したところ、グレインサイズ６０ｎｍ程度のＨ
ＳＧ１４が高密度に、かつ均一に形成されていることが
確認された。
【００３０】上記のようにして下部電極形成後、既知の
ＬＰ−ＣＶＤ法により誘電体膜として窒化膜を６．５ｎ
ｍ成膜し、８００℃３５分のパイロジェニック酸化によ
り窒化膜の一部を酸化膜に変換する。このとき、ＨＳＧ
化した部分にリンが拡散する。
ＬＰ−ＣＶＤ法により誘電体膜として窒化膜を６．５ｎ
ｍ成膜し、８００℃３５分のパイロジェニック酸化によ
り窒化膜の一部を酸化膜に変換する。このとき、ＨＳＧ
化した部分にリンが拡散する。
【００３１】なお、ＨＳＧ１４に対する不純物の拡散が
不十分である場合には、リンを含む雰囲気中でＨＳＧ１
４にリンを注入する工程を加えてもよい。
不十分である場合には、リンを含む雰囲気中でＨＳＧ１
４にリンを注入する工程を加えてもよい。
【００３２】次に、上部電極として既知のＬＰ−ＣＶＤ
法によりリンを不純物として、３．０×１０20ａｔｏｍ
ｓ／ｃｍ3を含むドープトシリコン膜を成膜し、キャパ
シタを完成した。完成されたキャパシタは、不純物の空
乏化が抑制され十分な容量を有することが確認された。
なお、本実施例では下部電極が容量コンタクトプラグ２
７を介して拡散層領域と接続しているが、下部電極が直
接、基板上の下部電極形成領域と接続する構造のキャパ
シタとすることもできる。
法によりリンを不純物として、３．０×１０20ａｔｏｍ
ｓ／ｃｍ3を含むドープトシリコン膜を成膜し、キャパ
シタを完成した。完成されたキャパシタは、不純物の空
乏化が抑制され十分な容量を有することが確認された。
なお、本実施例では下部電極が容量コンタクトプラグ２
７を介して拡散層領域と接続しているが、下部電極が直
接、基板上の下部電極形成領域と接続する構造のキャパ
シタとすることもできる。
【００３３】このように、第一の非晶質シリコン層１０
及び第三の非晶質シリコン層１２の両表面上にＨＳＧを
形成することによって、上述した第１の実施例よりも高
い容量値のキャパシタを構成することができる。
及び第三の非晶質シリコン層１２の両表面上にＨＳＧを
形成することによって、上述した第１の実施例よりも高
い容量値のキャパシタを構成することができる。
【００３４】次に、第３の実施例について説明する。
【００３５】まず、Ｐ型シリコン基板２１の表面に選択
的に素子分離膜２３およびゲート酸化膜を形成し、ワー
ド線を兼ねる複数のゲート電極２４を形成し、Ｎ型の複
数の拡散層領域２２を形成する。次いで全面に層間絶縁
膜を形成する。次にソース領域と接続するビットライン
を形成し、さらに全面に層間絶縁膜を形成した。つづい
てドレイン領域に達するノードコンタクト孔を形成し、
このノードコンタクト孔を介してドレイン領域に接続す
るＮ型のドープト非晶質シリコン２８を成長し容量コン
タクトプラグ２７を形成する。その後、全面にＢＰＳＧ
２９を８００ｎｍ、ノンドープトシリケートガラス（Ｎ
ＳＧ）２０を５０ｎｍ成長する（図２（ａ））。
的に素子分離膜２３およびゲート酸化膜を形成し、ワー
ド線を兼ねる複数のゲート電極２４を形成し、Ｎ型の複
数の拡散層領域２２を形成する。次いで全面に層間絶縁
膜を形成する。次にソース領域と接続するビットライン
を形成し、さらに全面に層間絶縁膜を形成した。つづい
てドレイン領域に達するノードコンタクト孔を形成し、
このノードコンタクト孔を介してドレイン領域に接続す
るＮ型のドープト非晶質シリコン２８を成長し容量コン
タクトプラグ２７を形成する。その後、全面にＢＰＳＧ
２９を８００ｎｍ、ノンドープトシリケートガラス（Ｎ
ＳＧ）２０を５０ｎｍ成長する（図２（ａ））。
【００３６】次に、ドープト非晶質シリコン２８、ＢＰ
ＳＧ２９、ＮＳＧ２０の所定部分をエッチングし、ドー
プト非晶質シリコンの側面２８の一部を露出させる（図
２（ｂ））。
ＳＧ２９、ＮＳＧ２０の所定部分をエッチングし、ドー
プト非晶質シリコンの側面２８の一部を露出させる（図
２（ｂ））。
【００３７】次に、ドープト非晶質シリコンの側面２８
と接続するように第一の非晶質シリコン層３０を形成
し、その上に第二の非晶質シリコン層３１、第三の非晶
質シリコン層３２をこの順で形成する（図２（ｃ））。
ここで、第一の非晶質シリコン層および第三の非晶質シ
リコン層はノンドープシリコン層とし、第二の非晶質シ
リコン層はドープシリコン層とした。各層の厚みは、第
一の非晶質シリコン層および第三の非晶質シリコン層を
２０ｎｍ、第二の非晶質シリコン層を６０ｎｍとした。
各層はＬＰ−ＣＶＤ法により形成する。第一および第三
の非晶質シリコン層の形成ではＳｉＨ4を原料ガスとし
た。第二の非晶質シリコン層の形成ではさらにＰＨ3を
加え、ＰＨ3の分圧によってリン濃度を制御した。な
お、本実施例では第一の非晶質シリコン層および第三の
非晶質シリコン層をノンドープシリコンとしたが、ＨＳ
Ｇ成長速度が遅すぎて制御しにくいときは、例えば１．
０×１０20ａｔｏｍｓ／ｃｍ3程度の不純物を含ませて
もよい。
と接続するように第一の非晶質シリコン層３０を形成
し、その上に第二の非晶質シリコン層３１、第三の非晶
質シリコン層３２をこの順で形成する（図２（ｃ））。
ここで、第一の非晶質シリコン層および第三の非晶質シ
リコン層はノンドープシリコン層とし、第二の非晶質シ
リコン層はドープシリコン層とした。各層の厚みは、第
一の非晶質シリコン層および第三の非晶質シリコン層を
２０ｎｍ、第二の非晶質シリコン層を６０ｎｍとした。
各層はＬＰ−ＣＶＤ法により形成する。第一および第三
の非晶質シリコン層の形成ではＳｉＨ4を原料ガスとし
た。第二の非晶質シリコン層の形成ではさらにＰＨ3を
加え、ＰＨ3の分圧によってリン濃度を制御した。な
お、本実施例では第一の非晶質シリコン層および第三の
非晶質シリコン層をノンドープシリコンとしたが、ＨＳ
Ｇ成長速度が遅すぎて制御しにくいときは、例えば１．
０×１０20ａｔｏｍｓ／ｃｍ3程度の不純物を含ませて
もよい。
【００３８】つづいて、第一、第二および第三の非晶質
シリコン層の一部をエッチングにより除去した（図２
（ｄ））。
シリコン層の一部をエッチングにより除去した（図２
（ｄ））。
【００３９】次にＢＰＳＧ２９とＮＳＧ２６のエッチレ
ートの差を利用してＢＰＳＧ２９を除去した。これによ
り、第一の非晶質シリコン層３０の少なくとも一部と、
第三の非晶質シリコン層３２の少なくとも一部とが表面
に露出した（図２（ｅ））。
ートの差を利用してＢＰＳＧ２９を除去した。これによ
り、第一の非晶質シリコン層３０の少なくとも一部と、
第三の非晶質シリコン層３２の少なくとも一部とが表面
に露出した（図２（ｅ））。
【００４０】つづいて第一および第二の非晶質シリコン
層の一部を半球形状の微細なグレインからなるドープト
非晶質シリコン３４（ＨＳＧ）に変換した。すなわちＨ
ＳＧ化の処理を行った（図２（ｆ））。
層の一部を半球形状の微細なグレインからなるドープト
非晶質シリコン３４（ＨＳＧ）に変換した。すなわちＨ
ＳＧ化の処理を行った（図２（ｆ））。
【００４１】以上のようにして、スタックトキャパシタ
の下部電極が形成された。電子顕微鏡により下部電極表
面を観察したところ、グレインサイズ６０ｎｍ程度のＨ
ＳＧが高密度に、かつ均一に形成されていることが確認
された。
の下部電極が形成された。電子顕微鏡により下部電極表
面を観察したところ、グレインサイズ６０ｎｍ程度のＨ
ＳＧが高密度に、かつ均一に形成されていることが確認
された。
【００４２】上記のようにして下部電極形成後、既知の
ＬＰ−ＣＶＤ法により誘電体膜として窒化膜を６．５ｎ
ｍ成膜し、８００℃３５分のパイロジェニック酸化によ
り窒化膜の一部を酸化膜に変換した。このとき、ＨＳＧ
化した部分にリンが拡散する。
ＬＰ−ＣＶＤ法により誘電体膜として窒化膜を６．５ｎ
ｍ成膜し、８００℃３５分のパイロジェニック酸化によ
り窒化膜の一部を酸化膜に変換した。このとき、ＨＳＧ
化した部分にリンが拡散する。
【００４３】次に、上部電極として既知のＬＰ−ＣＶＤ
法によりリンを不純物として、３．０×１０20ａｔｏｍ
ｓ／ｃｍ3を含むドープトシリコン膜を成膜し、キャパ
シタを完成した。完成されたキャパシタは、不純物の空
乏化が抑制され十分な容量を有することが確認された。
法によりリンを不純物として、３．０×１０20ａｔｏｍ
ｓ／ｃｍ3を含むドープトシリコン膜を成膜し、キャパ
シタを完成した。完成されたキャパシタは、不純物の空
乏化が抑制され十分な容量を有することが確認された。
【００４４】次に、本発明のキャパシタの製造方法をフ
ィン型のスタックトキャパシタに適用したものを図５及
び図６に示す。
ィン型のスタックトキャパシタに適用したものを図５及
び図６に示す。
【００４５】まずシリコン基板６０上に窒化シリコン膜
６１を全面に被覆し、その上にＣＶＤ法により通常の条
件でＳｉＯ2膜６２を形成する。さらにその上に第一の
非晶質シリコン層６３、第二のドープト非晶質シリコン
層６４、第三の非晶質シリコン層６５を順に形成する。
第一および第三の非晶質シリコン層の不純物濃度は第二
のドープト非晶質シリコン層の不純物濃度よりも低くな
るように設定する。つづいて第三の非晶質シリコン層６
５の上にＣＶＤ法により通常の条件でＳｉＯ2膜６６を
形成する（図５（ａ））。次にシリコン基板６０上の下
部電極形成領域が露出するように開口部を形成する（図
５（ｂ））。つづいて全面に第一の非晶質シリコン層、
第二のドープト非晶質シリコン層、第三の非晶質シリコ
ン層を順に形成する（図５（ｃ））。ここで、前述した
のと同様、第一および第三の非晶質シリコン層の不純物
濃度は第二のドープト非晶質シリコン層の不純物濃度よ
りも低くなるように設定する。次に、所望の形状で第
一、第二、第三の非晶質シリコン層、 ＳｉＯ2膜６２、
６５をパターニングした後、ＳｉＯ2膜６２、６５をエ
ッチングにより除去する。最後に第一および第三の非晶
質シリコン層の表面にＨＳＧ６７を形成し、キャパシタ
の下部電極を完成する（図５（ｄ））。
６１を全面に被覆し、その上にＣＶＤ法により通常の条
件でＳｉＯ2膜６２を形成する。さらにその上に第一の
非晶質シリコン層６３、第二のドープト非晶質シリコン
層６４、第三の非晶質シリコン層６５を順に形成する。
第一および第三の非晶質シリコン層の不純物濃度は第二
のドープト非晶質シリコン層の不純物濃度よりも低くな
るように設定する。つづいて第三の非晶質シリコン層６
５の上にＣＶＤ法により通常の条件でＳｉＯ2膜６６を
形成する（図５（ａ））。次にシリコン基板６０上の下
部電極形成領域が露出するように開口部を形成する（図
５（ｂ））。つづいて全面に第一の非晶質シリコン層、
第二のドープト非晶質シリコン層、第三の非晶質シリコ
ン層を順に形成する（図５（ｃ））。ここで、前述した
のと同様、第一および第三の非晶質シリコン層の不純物
濃度は第二のドープト非晶質シリコン層の不純物濃度よ
りも低くなるように設定する。次に、所望の形状で第
一、第二、第三の非晶質シリコン層、 ＳｉＯ2膜６２、
６５をパターニングした後、ＳｉＯ2膜６２、６５をエ
ッチングにより除去する。最後に第一および第三の非晶
質シリコン層の表面にＨＳＧ６７を形成し、キャパシタ
の下部電極を完成する（図５（ｄ））。
【００４６】これら実施例におけるスタックトキャパシ
タの下部電極は、その表面に半球形状の微細なグレイン
からなる非晶質シリコン（ＨＳＧ）膜が形成されてい
る。ＨＳＧの粒径は、好ましくは３０〜９０ｎｍであ
り、さらに好ましくは５０〜７０ｎｍである。
タの下部電極は、その表面に半球形状の微細なグレイン
からなる非晶質シリコン（ＨＳＧ）膜が形成されてい
る。ＨＳＧの粒径は、好ましくは３０〜９０ｎｍであ
り、さらに好ましくは５０〜７０ｎｍである。
【００４７】また、第一の非晶質シリコン層と第三の非
晶質シリコン層とは、実質的に不純物濃度および膜厚が
等しい。このようにすることにより、電極表面全体に均
一にＨＳＧ膜が形成される。
晶質シリコン層とは、実質的に不純物濃度および膜厚が
等しい。このようにすることにより、電極表面全体に均
一にＨＳＧ膜が形成される。
【００４８】この第一の非晶質シリコン層と第三の非晶
質シリコン層は、ＨＳＧ成長のためのシリコンの供給源
としての役割を果たすものであり、少なくとも第二の非
晶質シリコン層よりも低い不純物濃度を有する。不純物
濃度は、結晶化によるＨＳＧの成長阻害を防ぎＨＳＧの
成長を短時間で効率的に行うという観点から、好ましく
は１．５×１０20ａｔｏｍｓ／ｃｍ3以下、さらに好ま
しくは１．０×１０20ａｔｏｍｓ／ｃｍ3以下とする。
なお、ＨＳＧの成長阻害を防ぐ点だけからみればノンド
ープ（約０ａｔｏｍｓ／ｃｍ3）が最も好ましいが、成
長条件によってはＨＳＧ成長速度の制御が困難な場合が
あるので、このような場合には上記範囲で不純物を含有
させることが好ましい。なお、不純物としては、リン、
砒素、ボロン等が用いられる。
質シリコン層は、ＨＳＧ成長のためのシリコンの供給源
としての役割を果たすものであり、少なくとも第二の非
晶質シリコン層よりも低い不純物濃度を有する。不純物
濃度は、結晶化によるＨＳＧの成長阻害を防ぎＨＳＧの
成長を短時間で効率的に行うという観点から、好ましく
は１．５×１０20ａｔｏｍｓ／ｃｍ3以下、さらに好ま
しくは１．０×１０20ａｔｏｍｓ／ｃｍ3以下とする。
なお、ＨＳＧの成長阻害を防ぐ点だけからみればノンド
ープ（約０ａｔｏｍｓ／ｃｍ3）が最も好ましいが、成
長条件によってはＨＳＧ成長速度の制御が困難な場合が
あるので、このような場合には上記範囲で不純物を含有
させることが好ましい。なお、不純物としては、リン、
砒素、ボロン等が用いられる。
【００４９】また、第一の非晶質シリコン層の厚みおよ
び第三の非晶質シリコン層の厚みは、ＨＳＧの設定粒径
等に応じて適宜な値とするが、好ましくは５ｎｍ以上２
５ｎｍ以下とする。このようにすることによって、ＨＳ
Ｇを十分なサイズにまで成長させることができ、また、
ＨＳＧシリコンと非晶質シリコン層との界面においてＨ
ＳＧのくびれが細くなりすぎＨＳＧの欠落が生じるとい
った問題を避けることができる。
び第三の非晶質シリコン層の厚みは、ＨＳＧの設定粒径
等に応じて適宜な値とするが、好ましくは５ｎｍ以上２
５ｎｍ以下とする。このようにすることによって、ＨＳ
Ｇを十分なサイズにまで成長させることができ、また、
ＨＳＧシリコンと非晶質シリコン層との界面においてＨ
ＳＧのくびれが細くなりすぎＨＳＧの欠落が生じるとい
った問題を避けることができる。
【００５０】第二の非晶質シリコン層の不純物濃度は、
好ましくは２．０×１０20ａｔｏｍｓ／ｃｍ3以上８．
０×１０20ａｔｏｍｓ／ｃｍ3以下とする。このような
濃度とすることにより、ＨＳＧの不純物の空乏化を有効
に防止することができ、またリンの偏析やアモルファス
シリコンの結晶化によるＨＳＧの成長阻害を防止するこ
とができる。
好ましくは２．０×１０20ａｔｏｍｓ／ｃｍ3以上８．
０×１０20ａｔｏｍｓ／ｃｍ3以下とする。このような
濃度とすることにより、ＨＳＧの不純物の空乏化を有効
に防止することができ、またリンの偏析やアモルファス
シリコンの結晶化によるＨＳＧの成長阻害を防止するこ
とができる。
【００５１】本発明におけるＨＳＧ化の方法として、ア
ニール法や選択ＨＳＧ法等を用いることができる。アニ
ール法とは、必要に応じてＨＦ処理等を行った後、例え
ば５００〜６００℃の温度で適当な時間アニールを行う
ことによりＨＳＧを成長させる方法である。また、選択
ＨＳＧ法とは、必要に応じてＨＦ処理等を行った後、シ
ランまたはジシラン等のシリコン分子線を照射してＨＳ
Ｇ成長の核となる微結晶を形成し、これを成長させるこ
とによりＨＳＧを形成する方法である。いずれの方法に
おいても、ＨＳＧ成長後ＨＳＧ内に不純物を拡散するた
めの熱処理が必要に応じて行われる。
ニール法や選択ＨＳＧ法等を用いることができる。アニ
ール法とは、必要に応じてＨＦ処理等を行った後、例え
ば５００〜６００℃の温度で適当な時間アニールを行う
ことによりＨＳＧを成長させる方法である。また、選択
ＨＳＧ法とは、必要に応じてＨＦ処理等を行った後、シ
ランまたはジシラン等のシリコン分子線を照射してＨＳ
Ｇ成長の核となる微結晶を形成し、これを成長させるこ
とによりＨＳＧを形成する方法である。いずれの方法に
おいても、ＨＳＧ成長後ＨＳＧ内に不純物を拡散するた
めの熱処理が必要に応じて行われる。
【００５２】上記のＨＳＧ化の方法のうち、ＨＳＧの密
度やグレインサイズを制御しやすい点で、選択ＨＳＧ法
が好ましい。すなわち、本発明のキャパシタの製造方法
において、第一の非晶質シリコン層の少なくとも一部お
よび第三の非晶質シリコン層の少なくとも一部に、ＨＳ
Ｇ成長の核となる微結晶を含むノンドープ非晶質シリコ
ン層を選択的に形成した後、高真空中または不活性雰囲
気中でアニールすることにより、ＨＳＧを形成する方法
とすることが好ましい。ここで、 ＨＳＧ成長の核とな
る微結晶を含むノンドープ非晶質シリコン層は、シラン
またはジシラン等を照射することにより行うことができ
る。
度やグレインサイズを制御しやすい点で、選択ＨＳＧ法
が好ましい。すなわち、本発明のキャパシタの製造方法
において、第一の非晶質シリコン層の少なくとも一部お
よび第三の非晶質シリコン層の少なくとも一部に、ＨＳ
Ｇ成長の核となる微結晶を含むノンドープ非晶質シリコ
ン層を選択的に形成した後、高真空中または不活性雰囲
気中でアニールすることにより、ＨＳＧを形成する方法
とすることが好ましい。ここで、 ＨＳＧ成長の核とな
る微結晶を含むノンドープ非晶質シリコン層は、シラン
またはジシラン等を照射することにより行うことができ
る。
【００５３】
【発明の効果】以上説明したように、本発明のキャパシ
タの製造方法は、下部電極を第一の非晶質シリコン層／
第二の非晶質シリコン層／第三の非晶質シリコン層から
なる３層構造とし、第一および第三の非晶質シリコン層
の不純物濃度が第二のドープト非晶質シリコン層の不純
物濃度よりも低くなるように設定されているため、ＨＳ
Ｇを十分なサイズに、均一に成長させることができ、結
晶化によるＨＳＧの成長阻害を防止することができる。
また第二の非晶質シリコン層がＨＳＧ成長のストッパー
として機能するため、ＨＳＧのサイズ、密度を高精度に
制御することができる。さらに、第一および第三の非晶
質シリコン層がＨＳＧ成長に消費された際の構造の脆弱
化の問題を解消することができる。
タの製造方法は、下部電極を第一の非晶質シリコン層／
第二の非晶質シリコン層／第三の非晶質シリコン層から
なる３層構造とし、第一および第三の非晶質シリコン層
の不純物濃度が第二のドープト非晶質シリコン層の不純
物濃度よりも低くなるように設定されているため、ＨＳ
Ｇを十分なサイズに、均一に成長させることができ、結
晶化によるＨＳＧの成長阻害を防止することができる。
また第二の非晶質シリコン層がＨＳＧ成長のストッパー
として機能するため、ＨＳＧのサイズ、密度を高精度に
制御することができる。さらに、第一および第三の非晶
質シリコン層がＨＳＧ成長に消費された際の構造の脆弱
化の問題を解消することができる。
【００５４】また、上記の３層構造はスタック形成前の
段階、例えばトレンチ形成直後の段階で形成されるた
め、従来技術において問題となっていたエッチバック時
にＨＳＧの損傷が生じるという問題を回避できる。
段階、例えばトレンチ形成直後の段階で形成されるた
め、従来技術において問題となっていたエッチバック時
にＨＳＧの損傷が生じるという問題を回避できる。
【００５５】また、本発明のシリコン表面形成方法は、
不純物を含む第一の非晶質シリコン層を形成した後、こ
れよりも不純物濃度の低い第二の非晶質シリコン層をそ
の上に形成し、その表面にＨＳＧを形成するため、第一
の非晶質シリコン層がＨＳＧ成長のストッパーとして機
能し、ＨＳＧのサイズ、密度を高精度に制御することが
できる。
不純物を含む第一の非晶質シリコン層を形成した後、こ
れよりも不純物濃度の低い第二の非晶質シリコン層をそ
の上に形成し、その表面にＨＳＧを形成するため、第一
の非晶質シリコン層がＨＳＧ成長のストッパーとして機
能し、ＨＳＧのサイズ、密度を高精度に制御することが
できる。
【図面の簡単な説明】
【図１】本発明のキャパシタの製造方法を示す模式的工
程断面図である。
程断面図である。
【図２】本発明のキャパシタの製造方法を示す模式的工
程断面図である。
程断面図である。
【図３】従来のキャパシタの製造方法を示す模式的工程
断面図である。
断面図である。
【図４】従来のキャパシタの製造方法を示す模式的工程
断面図である。
断面図である。
【図５】本発明に係るフィン構造下部電極の製造方法を
説明するための模式的工程断面図である。
説明するための模式的工程断面図である。
【図６】フィン構造の下部電極の模式的断面図である。
【図７】本発明のキャパシタの製造方法を示す模式的工
程断面図である。
程断面図である。
【図８】本発明のキャパシタの製造方法を示す模式的工
程断面図である。
程断面図である。
１ 基板 ２ 拡散層領域 ３ 素子分離膜 ４ ゲート電極及びワードライン ５ ビットライン ６ 容量コンタクトプラグ ７ 窒化シリコン膜 ８ ＢＰＳＧ ９ ＮＳＧ １０ 第一の非晶質シリコン膜 １１ 第二の非晶質シリコン膜 １２ 第三の非晶質シリコン膜 １３ シリカ １４ ＨＳＧ ２０ ＮＳＧ ２１ 基板 ２２ 拡散層領域 ２３ 素子分離膜 ２４ ゲート電極及びワードライン ２５ ビットライン ２６ ＮＳＧ ２７ 容量コンタクトプラグ ２８ ＤＯＰＯＳ ２９ ＢＰＳＧ ３０ 第一の非晶質シリコン膜 ３１ 第二の非晶質シリコン膜 ３２ 第三の非晶質シリコン膜 ３４ ＨＳＧ ３５ レジスト ３７ ノードコンタクト孔 ３８ リンドープアモルファスシリコン層 ３９ ＨＳＧ ４１ ノードコンタクト孔 ４２ リンドープアモルファスシリコン層 ４３ ノンープシリコン層 ４４ ＨＳＧ ６０ シリコン基板 ６１ 窒化シリコン膜 ６２ ＳｉＯ2膜 ６３ 第一の非晶質シリコン層 ６４ 第二のドープト非晶質シリコン層 ６５ 第三の非晶質シリコン層 ６６ ＳｉＯ2膜
Claims (13)
- 【請求項１】半導体基板上の下部電極形成領域と接続す
るように第１のシリコン層を形成する工程と、 前記第１のシリコン層の上に第２のシリコン層を形成す
る工程と、 前記第２のシリコン層の上に第３のシリコン層を形成す
る工程と、 前記第１のシリコン層の一部と、前記第３のシリコン層
の一部とをエッチングにより露出させる工程と、 前記第１のシリコン層および前記第３のシリコン層の表
面に、半球形状の微細なグレイン（ＨＳＧ）を形成する
ＨＳＧ形成工程と、 アニール処理を行い前記ＨＳＧに不純物を拡散させるこ
とにより下部電極を形成する工程とを含むことを特徴と
するキャパシタの製造方法。 - 【請求項２】前記第１のシリコン層の不純物濃度および
前記第３のシリコン層の不純物濃度が前記第２のシリコ
ン層の不純物濃度よりも低くなるように形成されている
ことを特徴とする請求項１に記載のキャパシタの製造方
法。 - 【請求項３】 前記第１のシリコン層と、前記第３のシ
リコン層とは、膜厚および不純物濃度が実質的に等しい
ことを特徴とする請求項２に記載のキャパシタの製造方
法。 - 【請求項４】 前記ＨＳＧ形成工程は、前記第１のシリ
コン層および前記第３のシリコン層の表面に、ＨＳＧ成
長の核となる微結晶を含むノンドープシリコン層を形成
する工程と、アニール工程とを含むことを特徴とする請
求項１に記載のキャパシタの製造方法。 - 【請求項５】 前記ＨＳＧ形成工程は、前記第１のシリ
コン層および前記第３のシリコン層の表面に、シリコン
分子線を照射する工程と、アニール工程とを含むことを
特徴とする請求項１に記載のキャパシタの製造方法。 - 【請求項６】一導電型の半導体基板表面に選択的にフィ
ールド酸化膜、ゲート酸化膜、およびゲート電極を形成
し、逆導電型の拡散領域を形成する工程と、 全面に層間絶縁膜を形成した後、前記拡散領域に達する
ノードコンタクト孔を形成する工程と、 前記ノードコンタクト孔を介して前記拡散領域と接続す
る第１のシリコン膜を形成する工程と、 前記第1のシリコン膜と接続するように第２のシリコン
層を形成する工程と、 前記第２のシリコン層の上に第３のシリコン層を形成す
る工程と、 前記第３のシリコン層の上に第４のシリコン層を形成す
る工程と、 前記第２のシリコン層の一部と、前記第４のシリコン層
の一部とをエッチングにより露出させる工程と、 前記第２のシリコン層および前記第４のシリコン層の表
面に、半球形状の微細なグレイン（ＨＳＧ）を形成する
工程と、 アニール処理を行い前記ＨＳＧに不純物を拡散させるこ
とにより下部電極を形成する工程とを含むことを特徴と
するキャパシタの製造方法。 - 【請求項７】前記第２のシリコン層の不純物濃度および
前記第４のシリコン層の不純物濃度が前記第３のシリコ
ン層の不純物濃度よりも低くなるように形成されている
ことを特徴とする請求項６に記載のキャパシタの製造方
法。 - 【請求項８】 前記ＨＳＧ形成工程は、前記第２のシリ
コン層および前記第４のシリコン層の表面に、ＨＳＧ成
長の核となる微結晶を含むノンドープシリコン層を形成
する工程と、アニール工程とを含むことを特徴とする請
求項６に記載のキャパシタの製造方法。 - 【請求項９】 不純物を含む第一のシリコン層を形成し
た後、該第一のシリコン層よりも不純物濃度の低い第二
のシリコン層をその上に形成する工程と、前記第二のシ
リコン層の表面に、半球形状の微細なグレイン（ＨＳ
Ｇ）を形成する工程と、アニール処理により前記ＨＳＧ
に不純物を拡散させる工程とを含むキャパシタの製造方
法。 - 【請求項１０】第１のシリコン層を形成する工程と、 前記第１のシリコン層の上に第２のシリコン層を形成す
る工程と、 前記第２のシリコン層の表面に前記第１のシリコン層を
成長のストッパとして半球形状の微細なグレイン（ＨＳ
Ｇ）を成長させる工程とを備えることを特徴とするキャ
パシタの製造方法。 - 【請求項１１】前記第１のシリコン層の不純物濃度は、
前記第２のシリコン層の不純物濃度よりも高いことを特
徴とする請求項１０に記載のキャパシタの製造方法。 - 【請求項１２】半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜に開口部を形成する工程と、 前記開口部の側面及び底面に第１のシリコン層を形成す
る工程と、 前記第１のシリコン層の上面に第２のシリコン層を形成
する工程と、 前記第２のシリコン層の上面に第３のシリコン層を形成
する工程と、 前記第３のシリコン層の表面に前記第２のシリコン層を
ストッパとして半球状の微細なグレイン（ＨＳＧ）を成
長させる工程とを備えることを特徴とするキャパシタの
製造方法。 - 【請求項１３】前記第１及び第３のシリコン層の不純物
濃度は、前記第２のシリコン層の不純物濃度よりも低い
ことを特徴とする請求項１２に記載のキャパシタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10318536A JPH11214661A (ja) | 1997-11-11 | 1998-11-10 | Ｈｓｇを含むキャパシタの製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30878797A JP3180740B2 (ja) | 1997-11-11 | 1997-11-11 | キャパシタの製造方法 |
| JP10318536A JPH11214661A (ja) | 1997-11-11 | 1998-11-10 | Ｈｓｇを含むキャパシタの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30878797A Division JP3180740B2 (ja) | 1997-11-11 | 1997-11-11 | キャパシタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214661A true JPH11214661A (ja) | 1999-08-06 |
Family
ID=17985309
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30878797A Expired - Fee Related JP3180740B2 (ja) | 1997-11-11 | 1997-11-11 | キャパシタの製造方法 |
| JP10318536A Pending JPH11214661A (ja) | 1997-11-11 | 1998-11-10 | Ｈｓｇを含むキャパシタの製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30878797A Expired - Fee Related JP3180740B2 (ja) | 1997-11-11 | 1997-11-11 | キャパシタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6218230B1 (ja) |
| JP (2) | JP3180740B2 (ja) |
| KR (1) | KR100281262B1 (ja) |
| CN (1) | CN1151545C (ja) |
| TW (1) | TW408480B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059998A (ko) * | 1999-12-31 | 2001-07-06 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| KR100319170B1 (ko) * | 1999-12-30 | 2001-12-29 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| KR100338822B1 (ko) * | 1999-12-30 | 2002-05-31 | 박종섭 | 반도체장치의 스토리지노드 전극 제조방법 |
| KR20020061064A (ko) * | 2001-01-12 | 2002-07-22 | 동부전자 주식회사 | 반도체장치의 스토리지노드 전극 제조방법 |
| KR100345675B1 (ko) * | 1999-12-30 | 2002-07-24 | 주식회사 하이닉스반도체 | 선택적 반구형 실리콘 그레인을 사용한 반도체 소자의전하저장 전극 형성방법 |
| KR100351455B1 (ko) * | 1999-12-31 | 2002-09-09 | 주식회사 하이닉스반도체 | 반도체장치의 스토리지노드 전극 형성방법 |
| KR20020082544A (ko) * | 2001-04-24 | 2002-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 하부 전극 형성방법 |
| KR100379331B1 (ko) * | 2000-01-25 | 2003-04-10 | 주식회사 하이닉스반도체 | 커패시터 하부 전극 및 그 제조 방법 |
| KR100407987B1 (ko) * | 2000-12-21 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US7052955B2 (en) * | 1999-03-12 | 2006-05-30 | Oki Electric Industry Co., Ltd. | Semiconductor memory device and manufacturing method thereof |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363083B1 (ko) * | 1999-01-20 | 2002-11-30 | 삼성전자 주식회사 | 반구형 그레인 커패시터 및 그 형성방법 |
| JP3246476B2 (ja) * | 1999-06-01 | 2002-01-15 | 日本電気株式会社 | 容量素子の製造方法、及び、容量素子 |
| EP1115156B1 (en) * | 1999-06-04 | 2009-08-26 | Seiko Epson Corporation | Method of manufacturing a ferroelectric memory device |
| KR20010005040A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체 메모리소자의 커패시터 전하저장전극 형성방법 |
| JP2001203334A (ja) * | 1999-11-10 | 2001-07-27 | Mitsubishi Electric Corp | キャパシタを有する半導体装置およびその製造方法 |
| TW423153B (en) * | 1999-11-18 | 2001-02-21 | Taiwan Semiconductor Mfg | Manufacturing method of the bottom electrode of DRAM capacitor |
| KR100606382B1 (ko) * | 1999-12-28 | 2006-07-31 | 주식회사 하이닉스반도체 | 엠피에스를 이용한 실린더형 캐패시터 형성 방법 및 그를구비하는 반도체 소자 |
| KR100587046B1 (ko) * | 2000-05-31 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 전하저장 전극 제조 방법 |
| DE10034005A1 (de) * | 2000-07-07 | 2002-01-24 | Infineon Technologies Ag | Verfahren zum Erzeugen von Mikro-Rauhigkeiten auf einer Oberfläche |
| TW475207B (en) * | 2000-07-24 | 2002-02-01 | United Microelectronics Corp | Method to improve hump phenomenon on surface of doped polysilicon layer |
| JP2002043547A (ja) * | 2000-07-28 | 2002-02-08 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
| JP2003282733A (ja) | 2002-03-26 | 2003-10-03 | Oki Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| KR100429373B1 (ko) * | 2002-04-24 | 2004-04-29 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 형성방법 |
| KR100940112B1 (ko) * | 2002-12-03 | 2010-02-02 | 매그나칩 반도체 유한회사 | 반도체소자의 아날로그 커패시터 제조방법 |
| CN100414686C (zh) * | 2003-12-03 | 2008-08-27 | 茂德科技股份有限公司 | 去除深沟槽结构中半球形晶粒硅层的方法 |
| KR100620660B1 (ko) * | 2004-06-17 | 2006-09-14 | 주식회사 하이닉스반도체 | 반도체 소자의 저장전극 제조 방법 |
| US7538006B1 (en) * | 2008-05-24 | 2009-05-26 | International Business Machines Corporation | Annular damascene vertical natural capacitor |
| US20100271962A1 (en) * | 2009-04-22 | 2010-10-28 | Motorola, Inc. | Available backhaul bandwidth estimation in a femto-cell communication network |
| KR100992800B1 (ko) | 2010-05-14 | 2010-11-08 | 주식회사 지씨에이치앤피 | 미량의 진세노사이드 성분이 증가된 신규한 가공인삼 또는 가공인삼추출물의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3039173B2 (ja) | 1993-01-06 | 2000-05-08 | 日本電気株式会社 | スタックト型ｄｒａｍのストレージノード電極の形成方法 |
| JPH0714993A (ja) | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR0131744B1 (ko) * | 1993-12-28 | 1998-04-15 | 김주용 | 반도체 소자의 캐패시터 제조방법 |
| US5418180A (en) | 1994-06-14 | 1995-05-23 | Micron Semiconductor, Inc. | Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon |
| JP2833545B2 (ja) | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2827958B2 (ja) | 1995-04-27 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
| JPH09298284A (ja) * | 1996-05-09 | 1997-11-18 | Nec Corp | 半導体容量素子の形成方法 |
| TW420871B (en) * | 1999-01-08 | 2001-02-01 | Taiwan Semiconductor Mfg | Process for improving the characteristics of stack capacitors |
-
1997
- 1997-11-11 JP JP30878797A patent/JP3180740B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-06 TW TW087118536A patent/TW408480B/zh not_active IP Right Cessation
- 1998-11-10 JP JP10318536A patent/JPH11214661A/ja active Pending
- 1998-11-11 KR KR1019980048108A patent/KR100281262B1/ko not_active IP Right Cessation
- 1998-11-11 CN CNB981244823A patent/CN1151545C/zh not_active Expired - Fee Related
- 1998-11-12 US US09/190,023 patent/US6218230B1/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7052955B2 (en) * | 1999-03-12 | 2006-05-30 | Oki Electric Industry Co., Ltd. | Semiconductor memory device and manufacturing method thereof |
| KR100319170B1 (ko) * | 1999-12-30 | 2001-12-29 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| KR100338822B1 (ko) * | 1999-12-30 | 2002-05-31 | 박종섭 | 반도체장치의 스토리지노드 전극 제조방법 |
| KR100345675B1 (ko) * | 1999-12-30 | 2002-07-24 | 주식회사 하이닉스반도체 | 선택적 반구형 실리콘 그레인을 사용한 반도체 소자의전하저장 전극 형성방법 |
| KR20010059998A (ko) * | 1999-12-31 | 2001-07-06 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| KR100351455B1 (ko) * | 1999-12-31 | 2002-09-09 | 주식회사 하이닉스반도체 | 반도체장치의 스토리지노드 전극 형성방법 |
| KR100379331B1 (ko) * | 2000-01-25 | 2003-04-10 | 주식회사 하이닉스반도체 | 커패시터 하부 전극 및 그 제조 방법 |
| KR100407987B1 (ko) * | 2000-12-21 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR20020061064A (ko) * | 2001-01-12 | 2002-07-22 | 동부전자 주식회사 | 반도체장치의 스토리지노드 전극 제조방법 |
| KR20020082544A (ko) * | 2001-04-24 | 2002-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 하부 전극 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1151545C (zh) | 2004-05-26 |
| JP3180740B2 (ja) | 2001-06-25 |
| CN1217568A (zh) | 1999-05-26 |
| US6218230B1 (en) | 2001-04-17 |
| KR19990045180A (ko) | 1999-06-25 |
| JPH11145389A (ja) | 1999-05-28 |
| TW408480B (en) | 2000-10-11 |
| KR100281262B1 (ko) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11214661A (ja) | Ｈｓｇを含むキャパシタの製造方法 | |
| JP2962250B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100267415B1 (ko) | 실리콘 산화 에칭 방지막을 사용하는 dram 스택 캐패시터의 형성 방법 | |
| US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| KR100235122B1 (ko) | 억세스 트랜지스터와 저장 노드 사이에 실리콘 질화막이 없고, 층간 절연구조를 갖는 동적 랜덤 억세스 메모리 셀의 제조과정 | |
| US6559005B2 (en) | Method for fabricating capacitor electrodes | |
| US5723889A (en) | Semiconductor memory device and method for fabricating the same | |
| JPH07240390A (ja) | 半導体装置の製造方法 | |
| US6127221A (en) | In situ, one step, formation of selective hemispherical grain silicon layer, and a nitride-oxide dielectric capacitor layer, for a DRAM application | |
| JP3149910B2 (ja) | 半導体装置の製造方法 | |
| JP3230663B2 (ja) | 円筒型スタック電極の製造方法 | |
| US5681774A (en) | Method of fabricating a toothed-shape capacitor node using a thin oxide as a mask | |
| JPH06232365A (ja) | 半導体記憶装置のキャパシター製造方法 | |
| JPH05175458A (ja) | 半導体記憶装置及びその製造方法 | |
| JP3407022B2 (ja) | 半導体装置及びその製造方法、並びに半導体記憶装置 | |
| KR100398567B1 (ko) | 반도체장치의 제조방법 | |
| JP3432644B2 (ja) | メモリキャパシタおよびメモリキャパシタの形成方法 | |
| JP3082691B2 (ja) | 半導体装置及びその製造方法 | |
| JP3317736B2 (ja) | 半導体装置およびその製造方法 | |
| JP3019803B2 (ja) | 半導体装置の製造方法 | |
| JP3200593B2 (ja) | 半導体装置 | |
| JPH05136364A (ja) | 半導体装置の製造方法 | |
| JPH05335515A (ja) | 半導体記憶装置の製造方法 | |
| JPH05167036A (ja) | 半導体メモリの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |