JP3019803B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、主に Dynamic Randam Access Memory（ＤＲ
ＡＭ）等の容量素子であって、Hemi-Spherical Grain
（ＨＳＧ）構造を有する容量素子の形成方法に関する。

【０００２】

【従来の技術】近年の高集積度の要求に応えるために、
ＤＲＡＭ中の各メモリセルの面積も極めて縮小されてい
る。しかし、メモリセルの面積を縮小すると、メモリセ
ルに蓄積される電荷の量も小さくなってしまうので、高
集積化と共に、必要な電荷量を確保することが困難にな
ってきている。

【０００３】このような状況の下、トレンチ型あるいは
積層型のキャパシタを備えたメモリセルが提案され、実
用化されている。このうち積層型キャパシタを有するメ
モリセル構造は、トレンチ型キャパシタを備えたものと
比較して、ソフトエラー耐性が高く、またシリコン基板
に損傷を与えないという利点を有し、現在のメモリセル
構造の大勢を占めつつある。

【０００４】この積層型キャパシタについて、ＨＳＧ技
術、すなわち半球状の粒子を用いた技術が提案されてい
る。例えば、特開平５−１００２３号公報で提案された
積層型キャパシタは、下部電極、容量絶縁膜、および上
部電極によって構成されており、その下部電極は、層間
絶縁膜に設けられたコンタクトホールを介して、半導体
基板に形成されたＭＯＳＦＥＴと電気的に接続されてい
る。そして、その下部電極として動作する蓄積電極の表
面に半球状の粒子を多数形成することにより表面を粗面
化し、実質的に蓄積電極の表面積を拡大し、これによっ
て大きな容積を実現している。

【０００５】図１１〜図１４は、ＨＳＧを用いた従来の
蓄積型の容量素子の製造方法を説明する工程別断面図で
ある。まず、ＭＯＳＦＥＴ上に層間絶縁膜１５を有し、
素子分離領域１１、ゲート電極１２、ディジィット線１
４を有し、またＭＯＳＦＥＴの拡散層１３に接続された
コンタクトホール１６を層間絶縁膜１５中に有する半導
体基板１０を用意する（図１１）。

【０００６】この上に、蓄積型キャパシタの容量下部電
極１７となるリンドープ非晶質シリコン膜を、減圧ＣＶ
Ｄ装置等を用いて形成する。このリンドープ非晶質シリ
コン膜のリン濃度は約１Ｅ２０ａｔｍｏｓ／ｃｍ³ であ
り、膜厚は約０．５μｍである。次に、リソグラフィー
技術およびＲＩＥ（リアクティブ・イオン・エッチン
グ）技術を用いて非晶質シリコン膜のパターニングを行
い、所望の蓄積型の容量下部電極１７のパターンを形成
する（図１２）。

【０００７】引き続いて、先のパターン形成工程で使用
されたフォトレジストを剥離し、清浄化処理し、高真空
の排気設備を有するＣＶＤ装置を用い、高真空下でシラ
ンガスを導入し、不純物を含まない非晶質シリコン膜を
形成する。この不純物を含まない非晶質シリコン膜は、
シリコン上にのみ選択的に形成され、層間絶縁膜１５上
には形成されない。この後引き続き成膜装置より取り出
すことなく、同じ高真空下で熱処理を行うことで蓄積型
電極表面にＨＳＧを形成できる（図１３）。

【０００８】ＨＳＧ形成工程が終了したら、再び減圧Ｃ
ＶＤ装置等を用い、容量絶縁膜１８となるシリコン窒化
膜を形成し、更に容量上部電極１９となる不純物を含ん
だシリコン膜を形成することにより容量素子を作製でき
る（図１４）。

【０００９】通常、ＨＳＧ形成直後は、非晶質シリコン
の表面上のみ多結晶シリコンが形成された状態となって
いる。このＨＳＧ形成のメカニズムにおいては、選択的
に結晶の核となる非晶質シリコンを形成し、熱処理を行
うことによって、非晶質シリコンが表面移動し、表面に
おいては結晶化した時点で表面移動が終了すると考えら
れている。そして、この熱処理では、ＨＳＧ形成前の下
地となっている不純物を含んだ非晶質シリコン膜も表面
移動し、ＨＳＧの結晶中に取り込まれる。したがって、
ＨＳＧ形成プロセスは、下地となる不純物を含んだシリ
コン膜の膜質に大きく影響される。

【００１０】

【発明が解決しようとする課題】このような不純物を含
んだシリコン膜がＨＳＧに与える影響として、最も大き
な問題の一つは、結晶性のＨＳＧ形成不良の問題であ
る。すなわち、先に説明したように、通常の不純物を含
んだ非晶質シリコン膜を下地として用いた場合、ＨＳＧ
が局所的に形成されない箇所が必ず発生してしまうとい
う問題がある。これは、ＨＳＧ形成工程中に非晶質シリ
コン膜表面ではなく、膜中から結晶成長が起こってしま
い、これが表面に到達してしまうため起こる現象であ
る。この表面への到達が表面自体の移動より先に発生し
てしまった場合、ＨＳＧとして充分な成長が行われない
段階で結晶として固まってしまうので、膜中から発生し
た結晶の上はＨＳＧが形成されていないか、あるいは不
充分なＨＳＧとなってしまう。このようなＨＳＧの形成
不良により、ＤＲＡＭ全体中不特定の箇所で数百〜数千
ビット全く表面積増加のないセルが発生してしまい、そ
の結果ホールド不良やソフトエラー耐性の低下という問
題を引き起こしている。

【００１１】本発明の目的は、ＨＳＧ形成工程における
結晶化による形成不良を防止し、良好なＨＳＧを安定し
て得ることができ、しかも、コンタクト抵抗等の点に関
しても６４ＭＤＲＡＭ以降の更なる微細寸法を有する素
子の形成において非常に有効な半導体装置の製造方法を
提供することにある。

【００１２】

【発明を解決するための手段】本発明の半導体装置の製
造方法は、少なくとも一部を絶縁膜にて覆われた半導体
基板上に、第一の不純物を含んだシリコン膜と、絶縁膜
よりなる結晶化防止層と、該結晶化防止層上に接した不
純物を含まない非晶質シリコン膜と、第二の不純物を含
んだ非晶質シリコン膜とを有する積層膜を形成する工程
と、該積層膜の露出表面に凹凸を形成する工程とを含む
ことを特徴とする。

【００１３】先に述べた従来技術（図１１〜図１４）と
比較して、本発明の特徴は、ＨＳＧの下地となる非晶質
シリコンを、各々機能分離した特定の積層膜として形成
することにあり、特に、絶縁膜よりなる結晶化防止層
と、不純物を含まない非晶質シリコン膜を用いる点が重
要な特徴の一つである。

【００１４】本発明において、第一の不純物を含んだシ
リコン膜は、コンタクトホール内部の不純物濃度を所望
のレベルに保つ為の膜であるが、この膜中で結晶成長が
発生してしまう。そこで、本発明では、この第一の不純
物を含んだシリコン膜で発生した結晶成長が第二の不純
物を含んだ非晶質シリコン膜に広がるのを阻止する為
に、絶縁膜よりなる結晶化防止層を設けている。この結
晶化防止層により、ＨＳＧ形成不良を生じることなく、
しかも第一の不純物を含んだシリコン膜を１Ｅ２０ａｔ
ｍｏｓ／ｃｍ³ 以上の高不純物濃度で形成できるように
なり、より良好なコンタクト抵抗値を得ることができ
る。特に、第一の不純物を含んだシリコン膜の不純物濃
度を高くできるということは、コンタクトホールの設計
寸法が０．２μｍ以下と極めて細い６４ＭＤＲＡＭ以降
の蓄積型電極において非常に有用である。

【００１５】ただし、本発明者の知見によれば、絶縁膜
と不純物を含んだ非晶質シリコン膜との界面からは結晶
核が発生することが分かっており、本発明においても、
絶縁膜よりなる結晶化防止層と第二の不純物を含んだ非
晶質シリコン膜を直接積層すると、結晶成長の原因とな
る新たな結晶核が発生してしまう。そこで、本発明にお
いては、この新たな結晶核が発生するのを防止する為
に、更に不純物を含まない非晶質シリコン膜を設けてい
る。この不純物を含まない非晶質シリコン膜により、Ｈ
ＳＧ形成不良をより効果的に防止でき、第二の不純物を
含んだ非晶質シリコン膜を１Ｅ２０ａｔｍｏｓ／ｃｍ³
以上の高濃度で形成できるようになり、蓄積電極の空乏
化による容量低下などを防止できることになる。

【００１６】

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。

【００１７】図１〜図４は本発明の製造方法の一例を示
す工程別断面図である。まずＭＯＳＦＥＴ上に層間絶縁
膜１５を有し、素子分離領域１１、ゲート電極１２、デ
ィジィット線１４を有し、また、ＭＯＳＦＥＴの拡散層
１３に接続されたコンタクトホール１６を層間絶縁膜１
５中に有する半導体基板１０を用意する（図１）。

【００１８】次に、蓄積型キャパシタの下部電極を作製
する為に、第一の不純物を含んだシリコン膜２１と、薄
い絶縁膜よりなる結晶化防止層２２と、不純物を含まな
い非晶質シリコン膜２３と、第二の不純物を含んだ非晶
質シリコン膜２４とを有する積層膜の形成を、例えば以
下のようにして行う（図２）。

【００１９】まず層間絶縁膜１５上に、第一の不純物を
含んだシリコン膜２１を形成する。この第一の不純物の
種類や濃度に特に制限は無い。ただし本例のように、第
一の不純物を含んだシリコン膜がコンタクトホール１６
を介して拡散層１５に接続している場合は、コンタクト
ホール１６の内部に成膜された膜２１が、その機能を充
分発揮できるように、所望の第一の不純物の種類を選択
したり、比較的高い濃度にしたりすればよい。例えばリ
ン、砒素等のｎ型不純物、ボロン等のＰ型不純物を好適
に使用でき、その濃度は１Ｅ２０ａｔｍｏｓ／ｃｍ³ 以
上が好ましい。このシリコン膜２１は、結晶性に関して
も特に制限は無いが、非晶質シリコン膜であることが好
ましい。更に、このシリコン膜２１を形成するためのシ
リコン成分原料ガスとしては、例えば、シラン、ジシラ
ン、ジクロロシラン等が挙げられる。以下に説明する各
膜２２〜２４のシリコン成分原料ガスも同様である。ま
た不純物の原料ガス、例えばリンの原料ガスとしては、
ホスフィン、有機リン化合物等が挙げられる。

【００２０】続いて、この第一の不純物を含んだシリコ
ン膜２１の表面に、薄い絶縁膜よりなる結晶化防止層２
２を形成する。この結晶化防止層２２は、シリコン酸化
膜よりなるものが好ましい。ただし、これに限定され
ず、例えばシリコン窒化膜など各種絶縁膜も使用可能で
ある。結晶化防止層２２の膜厚は、３ｎｍ以下が好まし
く、１〜２ｎｍ程度がより好ましい。膜厚が適度に薄け
れば、電子は容易に直接トンネル電流によって貫通し、
寄生容量素子が形成されるようなことはない。また膜厚
が１ｎｍ以上であれば、第一の不純物を含んだシリコン
膜２１での結晶成長を更に充分阻止できる。なお、通常
のＨＳＧの形成温度では不純物原子が貫通することもな
い。

【００２１】続いて、この結晶化防止層２２の表面に、
不純物を含まない非晶質シリコン膜２３を形成する。こ
の不純物を含まない非晶質シリコン膜２３の膜厚は、後
に図７を用いて説明するとおり、３０〜５０ｎｍ程度が
好ましい。また膜厚が適度に薄ければ、抵抗値の点でよ
り良好な結果が得られる。

【００２２】続いて、この不純物を含まない非晶質シリ
コン膜２３の表面に、第二の不純物を含んだ非晶質シリ
コン膜２４を形成する。この第二の不純物の種類や濃度
は、容量電極として有効に機能するものであればよく、
特に制限は無い。例えば、リン、砒素等のｎ型不純物、
ボロン等のＰ型不純物を好適に使用でき、その濃度は１
Ｅ２０〜２Ｅ２０ａｔｍｏｓ／ｃｍ³ 程度が好ましい。
また、この第二の不純物を含んだ非晶質シリコン膜２４
の膜厚は、所望の電極のトータル膜厚に応じて適宜決定
すればよく、特に制限は無い。

【００２３】以上説明した例においては、各膜２１〜２
４を順番に一層毎形成して積層膜としたが、本発明はこ
れに限定されない。すなわち、絶縁膜にて覆われた半導
体基板上に直接積層される膜が、少なくとも第一の不純
物を含んだシリコン膜２１を含み、また凹凸が形成され
る積層膜の露出表面が、少なくとも第二の不純物を含ん
だ非晶質シリコン膜２４を含み、その中間に結晶化防止
層２２と不純物を含まない非晶質シリコン膜２３が各々
機能するように位置する積層膜であれば、どのような層
構成もとり得る。例えば、結晶化防止層２２と不純物を
含まない非晶質シリコン膜２３膜を二層以上形成した態
様も可能である。

【００２４】積層膜の成膜が終了したら、選択ＨＳＧ法
等により凹凸を形成する。例えばリソグラフィー技術等
により、積層膜を所望の蓄積型下部電極のパターンに
し、不純物を含まない非晶質シリコン膜を形成した後、
高真空下で熱処理を行い、積層膜の露出表面に半球状の
凹凸、すなわちＨＳＧを形成して、容量下部電極１７を
完成する（図３）。このＨＳＧ形成工程における加熱温
度は、５５０℃〜５８０℃程度が好ましく、真空度は１
Ｅ−８ｔｏｒｒ以上が好ましい。また、最終的なＨＳＧ
のグレイン径は、実質的に蓄積電極の表面積を拡大し、
容積向上に良好に寄与できればよく、特に制限は無い
が、７０〜１００ｎｍ程度が好ましい。

【００２５】またＨＳＧを形成した時点で、不純物を含
まないシリコン層２３の大部分は、隣接する第二の不純
物を含んだ非晶質シリコン層２４から不純物が拡散され
る。このためＨＳＧ形成後は、不純物を含まないシリコ
ン層２３は、たとえ存在したとしてもコンタクトホール
１６内部の極く一部分となる。

【００２６】ＨＳＧ形成工程終了後、容量下部電極１７
の表面に容量絶縁膜１８を形成し、更に容量上部電極１
９を形成して、容量素子が完成する（図４）。

【００２７】本例においては、層間絶縁膜１５に接した
部分に、第一の不純物を含んだシリコン膜２１を使用し
ているので、ＨＳＧ形成工程において、このシリコン膜
２１でも結晶を生成することになる。しかしながら、薄
い絶縁膜よりなる結晶化防止層２２が存在することで、
シリコン膜２１からの結晶成長を阻止できる。一方、結
晶化防止層２２の上部には、結晶化防止層２２との界面
の部分に、不純物を含まないシリコン層２３を用いてい
る。

【００２８】図５、図６は、本発明の効果を説明するた
めの半導体装置断面模式図である。ＨＳＧ形成時の結晶
成長を防止する目的で薄い絶縁膜よりなる結晶化防止層
２２を形成した場合、層間絶縁膜１５上から成長した結
晶は結晶化防止層２２によって阻止されるものの、結晶
化防止層２２上から新たな結晶核が形成してしまい、部
分的にＨＳＧが形成しない箇所が発生してしまう（図
５）。一方、本発明においては、結晶化防止層２２上に
不純物を含まない非晶質シリコン膜２３を形成している
ので、結晶化防止層２２上から新たな結晶核が発生する
ことはない（図６）。

【００２９】また本発明においては、コンタクトホール
１６の内部を埋め込んでいるのは、第一の不純物を含ん
だシリコン膜２１なので、コンタクトホール１６の径が
小さくなっても、コンタクトホール内部が不純物を含ま
ないシリコン層２３で埋め込まれてオープン不良となっ
てしまうこともない。特に、第一の不純物を含んだシリ
コン膜２１の不純物濃度に関しては制限されないため、
所望の不純物濃度の膜を自由に形成できるという利点も
ある。

【００３０】図７は、蓄積型の容量素子に関し、不純物
を含まない非晶質シリコン膜の膜厚とＨＳＧの結晶性の
欠陥数の関係を示すグラフである。ここで第二の不純物
（リン）を含んだ非晶質シリコン膜２４のリン濃度は２
Ｅ２０ａｔｍｏｓ／ｃｍ³ とし、コンタクトホールの径
は０．２μｍのものを用いている。図７に示すように不
純物を含まない非晶質シリコン膜の膜厚を３０〜５０ｎ
ｍ程度にした場合、特にＨＳＧの結晶性の欠陥防止の点
でより優れた効果が得られる。

【００３１】図８〜図９は、本発明の製造方法の他の一
例（選択ＨＳＧ法以外の例）を示す工程別断面図であ
る。この例は、上面部分の面積が比較的大きいコンタク
トホール２５の内壁にＨＳＧを形成することにより、そ
の内壁も表面積増加に寄与させる方法である。すなわ
ち、上面が広く底部が狭いコンタクトホール２５を有す
る層間絶縁膜１５上に、先に説明した選択ＨＳＧ法より
も全体の膜厚が薄くなるよう各膜２１〜２４を形成し
（図８）、熱処理を行うことでＨＳＧを形成し（図
９）、しかる後、先の例と同様にして蓄積型電極のパタ
ーニングを行ない、容量絶縁膜および上部電極を形成す
ることにより容量素子を作製できる。こうした構造の容
量素子に関しても、先に説明した選択ＨＳＧ法と同様
に、ＨＳＧ形成の安定化、コンタクト抵抗の点で効果が
得られる。しかも、蓄積型電極のパターニングをＨＳＧ
形成後に行っているので、ＨＳＧプロセス自体は選択成
膜である必要がない。このためＨＳＧ形成に高真空の排
気設備が不要となる利点がある。

【００３２】また、以上説明した各例においては、特定
の熱処理により積層膜の露出表面にＨＳＧを形成する方
法を説明したが、本発明はこれに限定されない。従来よ
りシリコン膜表面にＨＳＧを形成する方法として知られ
る各種のＨＳＧ形成法を、本発明においても用いること
ができる。

【００３３】

【実施例】以下、実施例により本発明を更に詳細に説明
する。

【００３４】＜実施例１＞図１〜図４に示した製造方法
に従い、次のようにして本発明を実施した。まずＭＯＳ
ＦＥＴ上に、ＣＶＤ法で形成したＳｉＯ₂ 等からなる層
間絶縁膜１５を有し、層間絶縁膜１５中にＭＯＳＦＥＴ
の拡散層領域１３に接続された０．２μｍ径のコンタク
トホール１６を有する半導体基板１０上に、図１０に示
す成膜シーケンスに従い、同一装置を用い、半導体基板
１０を装置より外へ取り出すことなく、連続して各膜２
１〜２４を形成した。

【００３５】具体的には、通常の減圧のＣＶＤ炉を用
い、温度５３０℃を一定に保ったまま圧力０．７５ｔｏ
ｒｒの状態で、シランガスを１．５Ｌ／ｍｉｎ、１％窒
素希釈したホスフィンガスを３０ｍｌ／ｍｉｎ成膜装置
内部に約５０分間導入することにより、リン濃度約１Ｅ
２０ａｔｍｏｓ／ｃｍ³ 程度のリンドープ非晶質シリコ
ン膜２１を約１００ｎｍ形成した。

【００３６】続いて、排気を充分行って残ガスを取り去
った後、同一成膜装置を用いて１％の窒素希釈した酸素
ガスを１Ｌ／ｍｉｎ、０．５ｔｏｒｒにて１０分間導入
することにより、リンドープ非晶質シリコン膜２１表面
に、結晶化防止層２２としてシリコン酸化膜を１〜２ｎ
ｍ形成した。

【００３７】続いて、充分排気した後、再び成膜装置内
にシランガスだけを１．５Ｌ／ｍｉｎ、５３０℃、０．
７５ｔｏｒｒにて１５分間導入することにより、結晶化
防止層層２２の表面に、ノンドープ非晶質シリコン膜２
３を約３０ｎｍ形成した。

【００３８】引き続きシランガスを供給し続けた状態
で、再びホスフィンガスを３０ｍｌ／ｍｉｎにて約３時
間導入することにより、リンドープ非晶質シリコン膜２
４を、蓄積型電極のトータル膜厚（すなわち膜２１〜２
４全体の膜厚）が０．５μｍとなるように、残りの膜厚
分形成した。

【００３９】続いて、リソグラフィー技術を用い、フォ
トレジストで蓄積型電極パターンを形成し、塩素の臭化
水素を含んだガス系を用いて反応性イオンエッチング技
術を行い、蓄積型下部電極のパターニングを行った。続
いて、そのフォトレジストを剥離し、希フッ酸等を用い
て蓄積型電極となるシリコン膜表面に形成された自然酸
化膜を除去して清浄な状態にした。

【００４０】次に、以下の通りＨＳＧを形成した。ま
ず、高真空の排気設備を有するＣＶＤ装置を用い、５５
０℃、０．６ｍｔｏｒｒ、約５０ｍｌ／ｍｉｎにて約２
０分間シランガスを導入し、ノンドープ非晶質シリコン
膜を形成した。この条件下においては、ノンドープ非晶
質シリコン膜はシリコン上にのみ選択的に約５ｎｍ形成
され、層間絶縁膜１５上には形成されなかった。このあ
と引き続き成膜装置より取り出すことなく、同じ５５０
℃、１Ｅ−８ｔｏｒｒの高真空下で約４０分熱処理を行
うことで、蓄積型電極表面にＨＳＧを形成した。この時
点で、積層膜のうち、３０ｎｍ厚のノンドープ非結晶シ
リコン膜２３の大部分は隣接するリンドープ非晶質シリ
コン層２４からリンが拡散された。

【００４１】ＨＳＧ形成工程の終了後、再び減圧ＣＶＤ
装置を用い、容量絶縁膜１８となるシリコン窒化膜を約
７ｎｍ形成し、更に上部電極１９となる不純物を含んだ
シリコン膜を約０．２μｍ形成することにより、容量素
子を完成した。

【００４２】このようにして得た容量素子にＨＳＧの形
成不良は認められず、またコンタクト抵抗も増加しなか
った。

【００４３】＜実施例２＞図８〜図９に示した製造方法
に従い、本発明を実施した。

【００４４】すなわち、上面が０．８μｍ径、底部が
０．１５μｍ径のコンタクトホール２５を有する層間絶
縁膜１５上に、リンドープ非晶質シリコン膜２１を約２
０ｎｍ、結晶化防止層２２としてシリコン酸化膜を１〜
２ｎｍ、ノンドープ非晶質シリコン膜を約３０ｎｍ、リ
ンドープ非晶質シリコン膜２４を約５０ｎｍ形成し、他
の点については、実施例１とほぼ同様にして容量素子を
作製した。

【００４５】このようにして得た容量素子は、実施例１
と同様に、ＨＳＧの形成不良は認められず、またコンタ
クト抵抗も増加しなかった。

【００４６】以上の各実施例において、積層膜の形成は
同一成膜にて行うこととして説明したが、このうち結晶
化防止層２２としてのシリコン酸化膜の形成は、例えば
一度成膜装置外部に取り出し大気に晒したり、酸化剤を
含んだ薬液での処理等の行為によっても容易に実現され
る。したがって、成膜装置に酸化性のガスが供給されて
いない状況でも、１層目の第一の不純物を含んだシリコ
ン膜２１を形成した後に、一度成膜装置より取り出し大
気に晒す等により自然酸化膜（シリコン酸化膜）を形成
し、その後改めて不純物を含まない非結晶シリコン膜２
３と第二の不純物を含んだ非結晶シリコン膜２４を連続
的に成長すれば、同等の効果を得ることが可能である。
このような場合においては、１層目の第一の不純物を含
んだシリコン膜２１が非晶質シリコンであっても多結晶
シリコンであっても、本発明の効果は何ら影響されな
い。

【００４７】また以上の各実施例において、各膜の成膜
条件はこれに限定されない。例えば不純物を含まない非
晶質シリコン膜２３や第二の不純物を含んだ非晶質シリ
コン膜２４の成膜温度は５００℃〜５４０℃程度であれ
ばよい。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
絶縁膜上に形成するシリコン膜として特定の積層膜を採
用した結果、ＨＳＧ形成工程における結晶化による形成
不良を防止し、良好なＨＳＧを安定して得ることがで
き、しかも、コンタクト抵抗等の点に関しても６４ＭＤ
ＲＡＭ以降の更なる微細寸法を有する素子の形成におい
て非常に有効な特性を有する半導体装置を製造できる。

【図面の簡単な説明】

【図１】本発明の製造方法の一例を示す工程別断面図で
ある。

【図２】本発明の製造方法の一例を示す工程別断面図で
ある。

【図３】本発明の製造方法の一例を示す工程別断面図で
ある。

【図４】本発明の製造方法の一例を示す工程別断面図で
ある。

【図５】本発明の効果を説明するための半導体装置断面
模式図である。

【図６】本発明の効果を説明するための半導体装置断面
模式図である。

【図７】不純物を含まない非晶質シリコン膜の膜厚とＨ
ＳＧの結晶性の欠陥数の関係を示すグラフである。

【図８】本発明の製造方法の他の一例示す工程別断面図
である。

【図９】本発明の製造方法の他の一例示す工程別断面図
である。

【図１０】実施例１における成膜シーケンスを示すグラ
フである。

【図１１】従来の製造方法を説明する工程別断面図であ
る。

【図１２】従来の製造方法を説明する工程別断面図であ
る。

【図１３】従来の製造方法を説明する工程別断面図であ
る。

【図１４】従来の製造方法を説明する工程別断面図であ
る。

【符号の説明】

１０ 半導体基板 １１ 素子分離領域 １２ ゲート電極 １３ 拡散層領域 １４ デジット線 １５ 層間絶縁膜 １６ コンタクトホール １７ 容量下部電極 １８ 容量絶縁膜 １９ 容量上部電極 ２０ 非晶質シリコン中の結晶化したシリコン ２１ 第一の不純物を含んだシリコン膜 ２２ 結晶化防止層 ２３ 不純物を含まない非晶質シリコン膜 ２４ 第二の不純物を含んだ非晶質シリコン膜 ２５ コンタクトホール

フロントページの続き (56)参考文献 特開 平５−110023（ＪＰ，Ａ) 特開 平７−14797（ＪＰ，Ａ) 特開 平５−315543（ＪＰ，Ａ) 特開 平６−204426（ＪＰ，Ａ) 特開 平10−335607（ＪＰ，Ａ) 特開 平５−315566（ＪＰ，Ａ) 特開 平６−5805（ＪＰ，Ａ) 特開 平９−298278（ＪＰ，Ａ) 特開 平９−186302（ＪＰ，Ａ) 特開 平10−107225（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/108 H01L 21/28 301 H01L 21/8242

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 少なくとも一部を絶縁膜にて覆われた半
   導体基板上に、第一の不純物を含んだシリコン膜と、絶
   縁膜よりなる結晶化防止層と、該結晶化防止層上に接し
   た不純物を含まない非晶質シリコン膜と、第二の不純物
   を含んだ非晶質シリコン膜とを有する積層膜を形成する
   工程と、該積層膜の露出表面に凹凸を形成する工程とを
   含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記第一の不純物を含んだシリコン膜
   が、コンタクトホールを介して拡散層に接続している請
   求項１記載の半導体装置の製造方法。
3. 【請求項３】 前記結晶化防止層が、シリコン酸化膜よ
   りなる請求項１または２記載の半導体装置の製造方法。
4. 【請求項４】 前記結晶化防止層の膜厚が、１から２ｎ
   ｍの範囲内にある請求項１〜３の何れか一項記載の半導
   体装置の製造方法。
5. 【請求項５】 前記不純物を含まない非晶質シリコン膜
   の膜厚が、３０ｎｍから５０ｎｍの範囲内にある請求項
   １〜４の何れか一項記載の半導体装置の製造方法。
6. 【請求項６】 前記積層膜を構成する各膜の成膜を、大
   気に晒すことなく連続して行う請求項１〜５の何れか一
   項記載の半導体装置の製造方法。
7. 【請求項７】 前記積層膜を構成する各膜のうち、前記
   結晶化防止層は大気に晒して形成し、他の各膜の成膜は
   大気に晒すことなく行う請求項１〜５の何れか一項記載
   の半導体装置の製造方法。
8. 【請求項８】 前記不純物を含まない非晶質シリコン膜
   および前記第二の不純物を含んだ非晶質シリコン膜の成
   膜温度が、５００℃から５４０℃の範囲内にある請求項
   １〜７の何れか一項記載の半導体装置の製造方法。
9. 【請求項９】 前記積層膜の露出表面に凹凸を形成する
   工程は、５５０℃から５８０℃の範囲内で熱処理を行な
   う工程である請求項１〜８の何れか一項記載の半導体装
   置の製造方法。