JP2000200883A

JP2000200883A - メモリセル用キャパシタの製作方法及び基板処理装置

Info

Publication number: JP2000200883A
Application number: JP10377497A
Authority: JP
Inventors: Sumio Sakai; 純朗酒井
Original assignee: Anelva Corp
Current assignee: Canon Anelva Corp
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2000-07-18

Abstract

(57)【要約】【課題】ＤＣバイアス印加時の容量低下、ＴＤＤＢ
特性の悪さ及びＴａ₂Ｏ₅膜と組み合わせた際の問題等の
ＨＳＧが抱える諸課題を解決する。【解決手段】清浄な燐添加アモルファスシリコン薄膜
を真空中で加熱しながらその表面にＳｉ₂Ｈ₆ガスを供給
して結晶核を形成し、その後５３０℃〜６５０℃でアニ
ール処理をして半球状の結晶粒群であるＨＳＧを形成す
る。この後、Ｓｉ ₂Ｈ₆とＰＨ₃ の混合ガスをＨＳＧの表
面に供給して別の燐添加アモルファスシリコン薄膜９０
９を作成し、その上にＳｉＮＯ膜又はＴａ₂Ｏ₅膜を誘電
体膜として作成する。別の燐添加アモルファスシリコン
膜９０９から燐がＨＳＧに拡散して燐濃度を高めるとと
もに、ＨＳＧの各グレイン９０４間のくぼみ凹部９０５
を埋める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願の発明は、各種メモリデ
バイスの製造に関するものであり、特にそのメモリセル
に用いられるキャパシタの製作方法に関するものであ
る。

【０００２】

【従来の技術】半導体を基盤にした電子デバイスにおい
て、電荷を蓄積することにより情報を記憶するメモリデ
バイスは、電子回路を構成する重要な機能デバイスであ
る。この中でも、トランジスタ１個とキャパシタ１個で
メモリ機能を構成できるＤＲＡＭ（Dynamic Random Acc
ess Memory，逐次応答読み書きメモリ）は構造が簡単で
高集積が可能なことから、メモリデバイスの生産高の大
半を占める重要なデバイスである。ＤＲＡＭのメモリセ
ルの構造としては、基板の上にセルを積層する積層容量
型（ＳＴＣ型）と基板内に設けたトレンチ内に電荷を蓄
積するトレンチ型に大別される。このうち、ＳＴＣ型
は、セル構造や材料選択等で自由度が高いため、多くの
メーカーで採用されている。

【０００３】メモリ技術の歴史は記憶容量の増大の歴史
であり、６４Ｍビット、２５６Ｍビット、そして、１Ｇ
ビットへと開発が進んできた。そしてさらに、現在で
は、４メガビットＤＲＡＭのデザインルールが固まりつ
つある。このような高記憶容量化の歴史は、言い換えれ
ばデバイスの高集積度化の歴史であり、限られたスペー
スの中でいかに微細な回路を形成するかの歴史であっ
た。高集積度化は、メモリデバイスでは、一つのデバイ
スにおけるメモリセルの数を多くすることを意味する。
このことは、一つのセルが占めるスペースが小さくなる
ことを意味する。

【０００４】しかしながら、占有セルスペースが低下す
ると、セルを構成するキャパシタの電極面積が減少し、
必要な電荷蓄積容量が得られない問題がある。即ち、キ
ャパシタへの電荷の蓄積によって情報の記憶を行うメモ
リデバイスでは、必要な電荷蓄積容量が確保される必要
があり、電荷蓄積容量を示すキャパシタンスＣは、 C=ε(φ)・ε(di)・S/d…(1) で表される。ε(φ)は真空の誘電率、ε(di)は誘電体膜
の比誘電率、Ｓはキャパシタ電極面積、ｄは誘電体層の
厚さである。この式（１）から分かるように、電荷蓄積
容量Ｃはキャパシタ電極面積Ｓに比例する。しかしなが
ら、上述したセル占有スペースが小さくなると、充分な
キャパシタ電極面積が確保できずに、必要とされる電荷
蓄積容量が得られない問題がある。

【０００５】例えば、メモリセルで多用されているＳＴ
Ｃ型（容量積層型）の構造では、ビット線を構成するト
ランジスタのゲートの上方にメモリセルを積層する。現
在検討されている２５６メガビット以降のＤＲＡＭで
は、ゲート長は０．１８μｍとされており、その上に積
層されるキャパシタの占有面積は、０．２４μｍ四方程
度に小さくする必要が生じている。

【０００６】このようなセル占有スペースの減少と必要
なキャパシタ電極面積の確保という相反する要請を満た
すため、フィン型、円筒型、多重円筒型、クラウン型
等、様々な工夫がキャパシタの構造に加えられてきた。
しかしながら、このような様々な工夫によっても、高集
積度化とそれに伴うセル占有スペースの減少の要請を同
時に満たすことは困難であり、このようなボトルネック
を一気に解消する技術として、ＨＳＧ（Hemi-Spherical
Grains）の技術が開発されるに至った。

【０００７】ＨＳＧは、表面に形成された半球状の結晶
粒群のことである。図６を使用してＨＳＧの形成メカニ
ズムについて説明する。図６は、ＨＳＧの形成メカニズ
ムについて説明した図である。

【０００８】まず、清浄な表面を持つアモルファスシリ
コン膜９０１を結晶化が生じる程度の温度に加熱する。
清浄な表面とは、酸化膜や保護膜が除去され異物等が付
着していない面という意味である。清浄な表面では、シ
リコン原子９０２が高い移動度で拡散する（図６
（１））。拡散するシリコン原子９０２は互いに衝突
し、結晶核９０３が形成される（図６（２））。結晶化
は、結晶核９０３ができたところから下方に（より深い
方に）進み、直径１００オングストローム程度の半球状
の粒（グレイン）９０４となって結晶成長する（図６
（３））。同時に、高い移動度を持つアモルファスシリ
コン膜９０１の表面のシリコン原子９０２は、グレイン
９０４上部に回り込む。従って、グレイン９０４は上方
にも成長する（図６（４））。そして、グレイン９０４
は、表面拡散するシリコン原子９０２が溜まる場とな
り、より大きなグレイン９０４に成長する。この結果、
ＨＳＧが完成する。ＨＳＧによると、平坦な面に比べて
２倍以上の表面積になることが分かっており、より一層
高集積度化が進む次世代のメモリセルのキャパシタ電極
用に有力視されている。

【０００９】ＨＳＧを形成した円筒形の下部電極を有す
るキャパシタの製作工程について、図７を使用して説明
する。図７は、ＨＳＧを形成した円筒形の下部電極を有
するキャパシタの製作工程について説明する図である。
図７（１）に示すように、シリコンよりなる基板９は、
素子分離部９１１で各素子に分離されている。そして、
各素子には、ＦＥＴ（電界効果トランジスタ）９１２が
既に形成されている。ＦＥＴ９１２は、基板９に不純物
を注入して形成した一対のソース電極９１３及びドレイ
ン電極９１４と、ソース電極９１３とドレイン電極９１
４の間の領域に絶縁層を挟んで対向するようにして設け
たゲート電極９１５とから成っている。そして、ゲート
電極９１５は、ＤＲＡＭのワード線になっている。ま
た、ソース電極９１３には、コンタクト配線９１６が形
成されている。このコンタクト配線９１６は、ＤＲＡＭ
の下部ビット線になっている。

【００１０】まず、図７（１）に示すように、ＦＥＴ９
１２を覆うように設けたシリコン酸化膜９１７に接続用
ホール９１８を開ける。次に、図７（２）に示すよう
に、低抵抗多結晶シリコンを接続用ホール９１８内に埋
め込んで接続電極９１９を形成する。そして、図７
（３）に示すように、その上にさらにシリコン酸化膜
（以下、上側シリコン酸化膜）９２０を形成する。次
に、図７（４）に示すように、接続電極９１９の上側の
位置に、キャパシタ電極の形状に合わせたキャパシタ用
ホール９２１を形成する。

【００１１】そして、図７（５）に示すように、キャパ
シタの下部電極を構成する燐添加アモルファスシリコン
膜９２２を全面（キャパシタ用ホール９２１の内面を含
む）に作成する。燐の濃度は、２×１０²⁰ｃｍ^-3程度で
ある。この燐添加アモルファスシリコン膜（以下、Ｐ：
ａ−Ｓｉ膜）９２２の作成は、Ｈｅで１％に希釈したＰ
Ｈ₃ ガスをＳｉＨ₄ ガスに混合して導入し、減圧ＣＶＤ
（化学蒸着）法で堆積させる。

【００１２】この後、図７（６）に示すように、キャパ
シタ用ホール９２１の内面以外の最上面の部分に堆積し
たＰ：ａ−Ｓｉ膜９２２を、ＣＭＰ（化学的機械研磨，
Chemical Mechanical Polishing ）法で除去する。さら
に図７（７）に示すように、上側シリコン酸化膜９２０
をエッチングによって除去する。この結果、Ｐ：ａ−Ｓ
ｉ膜９２２より成る円筒形下部電極９２３が形成され
る。

【００１３】次に、Ｐ：ａ−Ｓｉ膜９２２で形成された
下部電極９２３の表面を清浄にするため、基板９を希釈
フッ酸溶液で洗浄する。即ち、ＨＦ／Ｈ₂Ｏ＝１／５０
０の希釈フッ酸溶液に基板９を１０分間浸し、その後、
水洗、乾燥する。この結果、Ｐ：ａ−Ｓｉ膜９２２の表
面の酸化膜等が除去され、清浄な表面が露出する。そし
て、この基板９を直ちに真空装置に搬入し、背圧１×１
０^-6Ｐａに排気された真空チャンバー内に配置する。そ
して、ヒータによって基板９を加熱して５９０℃まで昇
温させた後、Ｓｉ₂Ｈ₆ガスを１２ＳＣＣＭで１分間照射
する。この結果、Ｐ：ａ−Ｓｉ膜９２２の表面に前述し
たような結晶核が形成される。尚、ＳＣＣＭは、０℃一
気圧で換算した一分あたりの流量（ｃｍ³ ）である。

【００１４】引き続き、基板９を真空中で５９０℃に加
熱するアニールを２分間行う。このアニール中、Ｐ：ａ
−Ｓｉ膜９２２中からシリコン原子が結晶核に供給さ
れ、結晶核が成長していく。この結果、図７（８）に示
すように、表面に直径３０から４０ｎｍの半球状結晶粒
が多数一面に形成され、ＨＳＧを有する下部電極９２３
が得られる。

【００１５】そして、基板９を真空装置から大気に取り
出し、基板９の表面に酸化膜を形成させる。この酸化膜
の形成は、この後のアニール処理の際にＨＳＧの形状が
変化しないよう固定するためである。その後、基板９は
加熱炉に入れられ、加熱炉内で７５０℃１時間のアニー
ルが施される。これによって下部電極９２３の深部に残
ったアモルファス層を結晶化させ多結晶にする。この工
程は、その後の熱処理でアモルファス層から供給される
シリコン原子がＨＳＧの形状を変化させて表面積を低下
させることを避ける目的である。

【００１６】次に、加熱炉から基板９を大気に取り出
し、前述した希釈フッ酸溶液で再び処理し、表面酸化膜
を除去する。そして、基板９を減圧ＣＶＤ装置に搬入し
て、キャパシタを構成する誘電体層の形成を行う。誘電
体層の形成は、まず、ＳｉＨ₄とＮＨ₄ ガスを用いてＳ
ｉ₃Ｎ₄膜を作成した後、この上に、ＳｉＨ₄ およびＯ₂
ガスを用いてＳｉＯ₂ 膜を作成することにより行う。こ
の結果、Ｓｉ₃Ｎ₄膜とＳｉＯ₂ 膜の積層膜（以下、Ｓｉ
ＮＯ膜と呼ぶ）が、図７（９）に示す誘電体層９２４と
して得られる。このＳｉＮＯ膜は、電流リークのない良
質な誘電体層９２４を構成する。尚、Ｓｉ₃Ｎ₄膜とＳｉ
Ｏ₂ 膜の積層は何回か繰り返される場合がある。

【００１７】最後に、減圧ＣＶＤ装置にてＳｉＨ₄ とＰ
Ｈ₃ の混合ガスを用いて、基板９の表面に燐添加ポリシ
リコン膜を形成し、上部電極９２５とする。これによっ
て、図７（１０）に示すように、ＨＳＧの形状を有する
下部電極９２３と、ＳｉＮＯ膜よりなる誘電体層９２４
と、燐添加ポリシリコン膜よりなる上部電極９２５とか
ら構成されたキャパシタ９２６が完成する。そして、下
部ビット線と上部ビット線との配線等を行って、最終的
にメモリセルが出来上がる。

【００１８】上記のような工程を経て製作されたキャパ
シタの構造において、円筒形である下部電極９２３の外
側面、内側面、底面、上端面のすべてが、式（１）のキ
ャパシタ表面積Ｓとして機能し、加えて、ＨＳＧの形成
により、その表面積は平滑な面に比較して２倍程度の面
積を有する。このため、ＤＲＡＭの高集積化が進んでキ
ャパシタのために許容される占有スペースが縮小されて
も、必要とされる容量（例えば２５ｆＦ）を確保するこ
とができる。

【００１９】

【発明が解決しようとする課題】としかしながら、発明
者の研究によると、上述した従来の方法では、幾つかの
重大な問題があることが判明した。以下、この点につい
て説明する。

【００２０】第一の問題は、ＤＣバイアス電圧印加時の
容量低下の問題である。即ち、上記方法で製作したキャ
パシタの電流-電圧特性を測定したところ、ＤＣバイア
ス電圧が０Ｖの時には、キャパシタの電荷蓄積容量（以
下、単に容量）は２５ｆＦを越えているが、ＤＣ電圧を
プラス２Ｖからマイナス２Ｖまで変化させると、容量が
減少することがわかった。特に、上部電極にマイナス、
下部電極にプラスを加えたときには、ＤＣ−１．４Ｖ程
度の小さいバイアス電圧を加えただけで、容量が２０％
も低下してしまった。ＤＲＡＭデバイスでは、キャパシ
タにＤＣ電圧を加えて電荷を蓄積するため、ＤＣバイア
ス電圧を加えたときの容量が実際の性能である。ＤＣバ
イアス電圧を加えたときにも容量が低下しないことが、
ＤＲＡＭデバイスの性能向上には欠かせない。

【００２１】上述した容量の低下の原因を調べるため
に、ＨＳＧを形成しない単純な円筒形の下部電極のキャ
パシタを製作して、電気特性を比較評価したところ、容
量は、ＤＣバイアス電圧０Ｖで１３ｆＦであり、半減し
たが、ＤＣバイアス電圧を＋２Ｖから−２Ｖに変化させ
ても容量の減少率は３％以下であった。このことから、
ＨＳＧを形成することに容量低下の原因があることが判
った。

【００２２】従来のＨＳＧを形成しないキャパシタで
も、電極である燐添加ポリシリコン層の燐濃度が低い
と、ＤＣバイアス電圧を加えたときに容量が低下する。
この点を図８を使用して説明する。図８は、キャパシタ
の容量低下の原因についての説明図である。

【００２３】図８において、キャパシタは、不純物を添
加した半導体よりなる一対の電極９３１，９３２と、こ
の一対の電極９３１，９３２の間に挟まれた誘電体層９
３３より構成される。このキャパシタにＤＣバイアス電
圧を加えると、電極９３１，９３２が半導体で形成され
ているために、逆方向電界（キャリアが誘電体層９３３
に向かうのとは逆に移動する電界）が与えられた一方の
電極９３１では、キャリアがＤＣ電源の＋側に向かって
集められる。この結果、この一方の電極９３１と誘電体
層９３３と間の接合面から相当の範囲に亘ってキャリア
が不足した空乏層９３４が出現する。

【００２４】空乏層９３４が出現すると、見かけ上誘電
体層９３３の厚さが厚くなったように振る舞う。言い換
えると、誘電体層９３３の容量に加えて、空乏層９３４
の容量が直列に接続された状態となる。空乏層９３４の
出現によって全体の容量がどう変化するかを説明する。
空乏層９３４が出現した際の全体の容量は、 C=1/(1/C(di)+1/C(de))…(2) として表される。C(di)は誘電体層９３３の容量、C(de)
は空乏層９３４の容量である。ここでは、誘電体層９３
３と電極９３１の接合界面に出現する仕事関数による空
乏層は無視している。

【００２５】(2)式のCの大きさを、もとの容量であるC(d
i)と比較するため、C-C(di)の正負について検討する。
式(2)より、 C-C(di)={C(di)・C(de)/(C(di)+C(de))}-C(di)…(3) となる。C(di)で割っても正負は変わらないため、式(3)
をC(di)で割ると、 {C-C(di)}/C(di)={-C(di)/(C(di)+C(de))}…(4) となる、式(4)の右辺は明らかに負であり、従って、C<C
(di)、即ち、空乏層９３４が出現した際の全体の容量
は、出現する以前に比べて低下する。

【００２６】空乏層９３４の厚さｗについて、誘電体層
９３３が酸化シリコンである場合を例にして試算してみ
る。それぞれの容量は、 C(SiO2)=ε(φ)・ε(SiO2)・S/d…(5) C(Si)=ε(φ)・ε(Si)・S/w…(6) 上式で、ε(SiO2)は酸化シリコンの比誘電率、ε(Si)は
空乏層(シリコン)の比誘電率である。空乏層厚ｗは、Ｄ
Ｃバイアス電圧に依存する。ＤＣ電圧−２Ｖをかけたと
きの全体の容量C(-2V)が、電圧０Ｖのときの全体の容量C
(0V)の８５％に減少したとすると、 C(-2V)=0.85・C(SiO2) であり、これが合成容量に等しいから、 0.85・C(SiO2)=1/(1/C(SiO2)+1/C(Si)) となる。この式から、 C(Si)/C(SiO2)=5.7 となり、空乏層９３４が形成する容量は誘電体層９３３
の５．７倍であることがわかる。ε(Si)は１１．７、ε
(SiO2)は３．９であるから、誘電体層９３３の厚さを
５．５ｎｍとして式(5)(6)に代入し、式(6)/式(5)を行
うと、 5.7=(ε(SiO2))/d)/(ε(Si)/w) より、 w=2.91 となり、空乏層厚９３４の厚さｗは２．９１ｎｍ程度と
計算される。

【００２７】さて、前述したＨＳＧを形成する従来のプ
ロセスでは、ＨＳＧの結晶核を形成するために、真空
中で５９０℃に加熱しながら、Ｓｉ₂Ｈ₆ガスを１２ＳＣ
ＣＭ照射している。そして、ＨＳＧを形成するため、引
き続いて同様の温度でアニール処理している。このよう
な高温処理の最中に、Ｐ：ａ−Ｓｉ膜の表面から燐が真
空中に蒸発すると考えられる。

【００２８】加えて、Ｓｉ₂Ｈ₆ガスを照射して結晶核を
形成する際、Ｐ：ａ−Ｓｉ膜の表面にはＳｉ₂Ｈ₆ガスの
分解によりシリコン膜が堆積する。このシリコン膜は、
燐を含まない層である。後のアニールによって下層から
燐が拡散するものの、その濃度は低く、従って、形成さ
れたＨＳＧの表面の燐濃度は低下する傾向にあるものと
考えられる。これらのことから、前述した空乏層の出現
が引き起こされていると考えられる。

【００２９】ＨＳＧを形成することで実効的なキャパシ
タ電極の表面積を２倍に出来ることは、ＤＲＡＭの高集
積化に必須の技術要素であるが、空乏化で２０％も容量
が低下すると、表面積が２倍になっても容量は１．６倍
にしか増加しないことになってしまう。これでは、ＨＳ
Ｇ形成技術を導入しても、そのメリットは殆ど無くなっ
てしまう。

【００３０】ＨＳＧにおける燐濃度の低下に起因した空
乏層の出現を抑制する方法として、ＨＳＧの形成後に燐
を追加拡散させる方法がある。具体的に説明すると、同
様にＨＳＧを形成し、基板を大気に取り出してＨＳＧの
表面に酸化膜を施した後、アニール処理を行ってＰ：ａ
−Ｓｉ膜をポリシリコン膜に結晶化させる。この後、燐
の追加拡散導入を行うために、基板を大気に取り出して
希釈フッ酸溶液で表面の酸化膜を再び除去した後、別の
加熱炉に基板を搬入する。そして、Ｈ₂ で１％に希釈し
たＰＨ₃ ガスを雰囲気の圧力が５Ｔｏｒｒになるように
加熱炉内に導入し、基板の温度を７８０℃に維持して２
時間のアニール処理を行う。この結果、ＨＳＧに燐が追
加拡散され、燐濃度を上昇させることができる。このよ
うな工程を付加することにより、空乏層の出現による容
量の低下を５％以下に抑制することが可能である。

【００３１】しかしながら、このプロセスは、７８０℃
という極めて高い温度に、かつ、２時間と長い時間、基
板を晒す必要があるために、他の部位の不純物の拡散を
不必要に助長し、デバイスの性能を他の面で劣化させて
しまう欠点がある。また、工程数が増加するため、生産
性上のデメリットもある。

【００３２】また一方、発明者の研究によると、従来の
方法は、第二の問題として、キャパシタの信頼性上の問
題を抱えていることが判った。以下、この点を説明す
る。

【００３３】キャパシタの信頼性を調べる方法のひとつ
に、ＴＤＤＢ（Time Dependence Dielectric Breakdow
n、誘電体の絶縁破壊の時間依存性）テストがある。こ
れは、キャパシタに一定電圧を一定温度条件で与えて、
時間経過とともにリーク電流がどう変化するかを調べる
ものである。キャパシタに加える電界を増加させると、
最初は徐々にリーク電流が増加し、その後急激にリーク
電流が増加して絶縁破壊に至る。ＨＳＧを形成したキャ
パシタと、ＨＳＧを形成しないキャパシタをＴＤＤＢテ
ストで比較すると、誘電体層の厚さが同一である場合に
は、ＨＳＧを形成したキャパシタの方が低電圧領域でも
より短い時間で絶縁破壊に達する確率が高いことが判明
した。

【００３４】図９は、上記問題を確認したＴＤＤＢテス
トの結果を示した図である。図９に示す例は、電圧６
Ｖ、温度８０℃におけるテスト結果であり、破線がＨＳ
Ｇを形成したキャパシタ、実線がＨＳＧを形成しないキ
ャパシタである。図９からわかるように、ＨＳＧを形成
しないキャパシタの場合、数１０００秒程度まで絶縁破
壊が生じていないのに対し、ＨＳＧを形成したキャパシ
タの場合、数１００秒を越えたあたりで絶縁破壊が生じ
てしまっている。

【００３５】ＨＳＧを形成したキャパシタの上述したＴ
ＤＤＢ特性の低下の推測される原因について、図１０を
使用して説明する。図１０は、ＨＳＧを形成したキャパ
シタの絶縁耐圧の低下の原因について説明した図であ
る。

【００３６】ＨＳＧを形成したキャパシタの絶縁耐圧の
低下の一つの原因は、ＨＳＧを構成する各グレイン間の
底部の部分で誘電体膜の厚さが薄くなっているためので
あると考えられる。ＨＳＧの形成は、前述した通り、ア
モルファスシリコン膜中のシリコン原子を取り込みなが
らグレインを成長させるメカニズムである。従って、グ
レインが成長すればその近傍のアモルファスシリコン層
はシリコン原子が奪われる。その結果、図１０に示すよ
うに各グレイン９０４の根元の両側にくびれが生じる。
くびれが生ずると、各グレイン９０４間の底の部分にさ
らに凹部（以下、くびれ凹部と呼ぶ）９０５が形成され
る。このくびれ凹部９０５は、図１０に示すように、開
口幅よりも内部空間の方が少し大きい形状である。開口
の幅Ｌ１は１００〜２００オングストローム程度で、内
部空間の幅Ｌ２は１５０〜２５０オングストローム程度
と想像される。

【００３７】前述したように、誘電体膜には減圧ＣＶＤ
法により作成されたＳｉＮＯ膜等が使用されるが、誘電
体膜を作成する際、上述したような深いところに形成さ
れるくびれ凹部９０５の内部には原料ガスが充分に到達
せず、図１０に示すようにくびれ凹部９０５内では誘電
体膜９０６の膜厚が薄くなる傾向にあるものと考えられ
る。膜厚が薄くなると、周知のように絶縁耐圧が低下す
る。図９に示すＴＤＤＢ特性の低下は、このくびれ凹部
９０５内での誘電体膜９０６の薄いところでの絶縁破壊
に一つの原因があるものと推定される。

【００３８】ＴＤＤＢ特性を改善するためには、誘電体
膜の厚さを増加させてＨＳＧを使わないキャパシタと同
等の性能を引き出す方法が考えられる。具体例として、
酸化膜換算の膜厚（ＳｉＯ₂ の誘電率に換算したときの
膜厚）を５ｎｍから６ｎｍに増加させると、低電圧（６
Ｖ程度）の絶縁破壊確率は２／１００以下になり、ＨＳ
Ｇを形成しないキャパシタと同程度までＴＤＤＢ特性を
改善することが可能である。

【００３９】しかしながら、前述した通り、キャパシタ
の容量は誘電体層の厚さｄに反比例するから、誘電体膜
厚を６ｎｍにしたことにより容量は５／６＝８３％に低
下してしまう。このことは、ＨＳＧの表面積増加効果を
８３％に低減させることを意味しており、ＨＳＧを使わ
ないキャパシタに対してＨＳＧの表面積増加効果が２倍
としても、容量の増加率としては１．６６倍にとどまる
結果になることを意味する。

【００４０】ＨＳＧを形成したキャパシタのＴＤＤＢ特
性の低下の別の原因は、局所的な電界の集中があるため
であると考えられる。ＨＳＧは、単純な一つの結晶で形
成されていることはあまりなく、幾つかの結晶から成っ
ている。そして、図１０中に拡大して示すように、グレ
イン９０４の表面に異なる結晶の界面が存在している場
合、鋭い突起部又は段差等（以下、鋭部）９０７が形成
されていることがある。鋭部９０７が形成されている
と、誘電体膜９０６中の電界がこの部分に集中し、絶縁
破壊が生じやすいものと考えられる。

【００４１】またさらに、発明者の研究によると、従来
の方法は、第三の問題として、次世代の誘電体材料とし
て期待されるＴａ₂Ｏ₅との組み合わせ上の問題も抱えて
いることがわかった。以下、この点を説明する。

【００４２】前述した通り、ＨＳＧによれば、限られた
スペースでキャパシタ電極の表面積を大きくできるた
め、容量の増大に大きく貢献できる。しかしながら、２
５６メガビット以降のメモリデバイスの仕様としては、
それのみではまだ不十分であることがわかってきた。一
例を示すと、０．３μｍ×０．５μｍの領域がキャパシ
タの占有スペースとして許されており、このスペースに
２５ｆＦのキャパシタを製作することが必要であるとす
る。この場合、キャパシタの下部電極を高さ１μｍの筒
形にし、その内外面及び底面をＨＳＧの形状とした場合
でも、キャパシタの容量は、２５ｆＦに満たない。

【００４３】容量をさらに大きくする方法として残され
ているのは、式（１）のε(di)を高くすること、即ち、
誘電体層の材料をより誘電率の高い材料に変更すること
である。従来、誘電体層としては前述したＳｉＮＯ膜が
使用されている。このＳｉＮＯ膜の比誘電率は、実用的
な膜厚において４．２程度である。このＳｉＮＯ膜より
高い比誘電率を持つ材料として最も有力視されているの
が、Ｔａ₂Ｏ₅である。Ｔａ₂Ｏ₅の比誘電率はＳｉＮＯ膜
よりはるかに高い８程度である。ＨＳＧ構造とＴａ₂Ｏ₅
膜を組み合わせれば現在の２倍近い容量が確保でき、次
世代のメモリデバイスの中核的な技術になると予想され
る。

【００４４】ところが、発明者の研究によると、ＨＳＧ
構造とＴａ2Ｏ5膜の組み合わせには、意外な欠点がある
ことがわかった。図１１は、ＨＳＧ構造とＴａ₂Ｏ₅膜を
組み合わせた際の問題点を説明した図である。前述した
ＳｉＮＯ膜は、比較的膜厚が薄くても充分な絶縁耐圧を
有し、誘電率についても比較的膜厚が薄くても期待され
た値が得られる。一方、Ｔａ₂Ｏ₅膜は、ＳｉＮＯ膜より
高い誘電率を有する材料ではあるが、必要な絶縁耐圧や
期待された誘電率を得るためには、比較的膜厚を厚くす
る必要がある。より具体的に説明すると、ＳｉＮＯ膜は
５〜６ｎｍの厚さで足りるが、Ｔａ₂Ｏ₅膜は１０ｎｍ程
度の厚さとする必要がある。

【００４５】前述したように、ＨＳＧを形成させると、
各グレインの根元の部分がくびれてくびれ凹部が生じ
る。くびれ凹部内は、前述した通り薄膜を厚く堆積させ
ることが困難であり、誘電体膜の厚さが薄くなり易い。
従って、Ｔａ₂Ｏ₅膜にとって、くびれ凹部の存在は深刻
である。図１０に示す場合と同様にくびれ凹部内でＴａ
₂Ｏ₅膜の膜厚が不足すると、必要な絶縁耐圧や期待され
る誘電率が得られなくなる。必要な膜厚を得ようとして
誘電体膜９０６の堆積時間を長くすると、図１１に示す
ように、くびれ凹部９０５の開口の部分が塞がってしま
い、内部に空洞（ボイド）９０８が発生してしまう。空
洞９０８が発生すると、やはり絶縁耐圧の低下が生じ
る。また、その部分は真空の誘電率に等しくなってしま
うので、全体の誘電率もまた低下してしまう。

【００４６】このように、ＨＳＧ構造とＴａ₂Ｏ₅膜の組
み合わせは将来の技術としては非常に有望であるが、く
びれ凹部の存在に関連した深刻な問題を内包している。
本願の発明は、これらのＨＳＧの技術的課題を解決する
ために成されたものである。

【００４７】

【課題を解決するための手段】上記課題を解決するた
め、本願の請求項１記載の発明は、二つの電極の間に誘
電体層を介在させた構造のメモリセル用キャパシタを製
作する方法であって、表面が清浄化された燐添加アモル
ファスシリコン薄膜を真空雰囲気又は酸化物質の存在し
ない雰囲気で所定の温度に加熱しながらその燐添加アモ
ルファスシリコン薄膜の表面に所定量のシリコン水素化
合物ガスを供給し、引き続いてその燐添加アモルファス
シリコン薄膜を５３０℃〜６５０℃でアニール処理をし
て、半球状の結晶粒群であるＨＳＧを形成する第一の工
程と、この第一の工程の後、シリコン水素化合物ガスと
燐化合物ガスとを混合してＨＳＧの表面に供給してＨＳ
Ｇの表面に別の燐添加シリコン膜を作成する第二の工程
とを含むプロセスによって前記二つの電極のうちの一方
の電極を形成するという構成を有する。上記課題を解決
するため、本願の請求項２記載の発明は、上記請求項１
の構成において、前記プロセスの後、前記別の燐添加シ
リコン膜の表面にタンタル及び酸素を含むガスを供給し
て当該表面にＴａ₂Ｏ₅膜を堆積させて前記誘電体層とす
るという構成を有する。上記課題を解決するため、本願
の請求項３記載の発明は、上記請求項２の構成におい
て、前記Ｔａ₂Ｏ₅膜の作成は、前記別の燐添加シリコン
膜の表面を大気に晒すことなく、当該表面にタンタル及
び酸素を含むガスを供給して行うという構成を有する。
上記課題を解決するため、本願の請求項４記載の発明
は、上記請求項３の構成において、前記Ｔａ₂Ｏ₅膜を堆
積させて前記誘電体層とした後、当該Ｔａ₂Ｏ₅膜の表面
を大気に晒すことなく、当該表面の上に他方の電極を形
成するという構成を有する。上記課題を解決するため、
本願の請求項５記載の発明は、真空に排気されることが
可能な複数の処理チャンバーと、処理チャンバー間で基
板を大気に取り出すことなく真空中で搬送することが可
能な搬送ロボットとを備えた枚葉式の基板処理装置であ
って、前記複数の処理チャンバーのうちの一つの処理チ
ャンバーは、表面に燐添加アモルファスシリコン膜が堆
積しその燐添加アモルファスシリコン膜の表面が清浄化
されている基板のその表面にシリコン水素化合物ガスを
供給した後に基板を所定温度に加熱して半球状の結晶粒
群であるＨＳＧを形成させるとともに、シリコン水素化
合物ガスと燐化合物ガスの混合ガスをＨＳＧの表面に供
給してＨＳＧの表面に別の燐添加シリコン膜を堆積させ
ることが可能であり、前記複数の処理チャンバーのうち
の別の一つの処理チャンバーは、キャパシタの誘電体層
を成す誘電体膜を前記別の燐添加シリコン膜の上に形成
することが可能であるという構成を有する。上記課題を
解決するため、本願の請求項６記載の発明は、上記請求
項５の構成において、前記別の一つの処理チャンバー
は、前記誘電体膜としてＴａ₂Ｏ₅膜を作成するものであ
るという構成を有する。

【００４８】

【発明の実施の形態】以下、本願発明の実施の形態につ
いて説明する。実施形態のメモリセル用キャパシタの製
作方法の大きな特徴点の一つは、ＨＳＧを形成する第一
の工程の後、シリコン水素化合物ガスと燐化合物ガスの
混合ガスをＨＳＧの表面に供給し、燐が添加された別の
シリコン膜をＨＳＧの表面に堆積させる第二の工程が行
われる点である。そして、この第一の工程と第二の工程
は、同一の基板処理装置を用いて連続して行われるよう
になっている。まず、これら第一第二の工程を行う第一
の実施形態の方法に使用される基板処理装置の構成につ
いて説明する。

【００４９】図１は、本願発明の第一の実施形態の方法
に使用される基板処理装置の正面断面概略図である。図
１に示す装置は、排気系１１，１２を備えた処理チャン
バー１と、処理チャンバー１内に所定の原料ガスを導入
するガス導入手段２と、処理チャンバー１内の所定位置
に基板９を配置するためのサセプタ３と、処理チャンバ
ー１内の所定位置に配置された基板９を加熱するヒータ
４とから主に構成されている。

【００５０】この図１に示す装置はコールドウォール型
の装置であり、処理チャンバー１の器壁には不図示の水
冷機構が付設されている。また、二つの排気系１１，１
２のうち一方の排気系（以下、第一排気系）１１は、基
板９が配置されて処理される空間（処理空間）を排気す
るものである。また、他方の排気系（以下、第二排気系
１２は、加熱のためのヒータ４が配置された空間（以
下、加熱空間）を排気するものである。

【００５１】処理チャンバー１には、ゲートバルブ１３
を介在させた状態で不図示の予備チャンバーが気密に接
続されている。予備チャンバーは処理チャンバー１と同
様に排気可能となっており、不図示の搬送ロボットが内
部に設けられている。搬送ロボットは、必要に応じて不
図示のロードロックチャンバーを経由しながら大気側と
処理チャンバー１内との間で基板９を保持して搬送でき
るよう構成されている。

【００５２】ガス導入系２は、シリコン水素化合物ガス
としてのジシラン（Ｓｉ₂Ｈ₆）を導入するジシラン導入
系２１と、燐化合物ガスとしてのホスフィン（ＰＨ₃ ）
を導入するホスフィン導入系２２と、アルゴンガスを導
入するアルゴンガス導入系２３とを備えている。各々の
系２１，２２，２３には、バルブ２１１，２２１，２３
１及び流量調整器２１２，２２２，２３２等が設けられ
ている。

【００５３】サセプタ３は、処理チャンバー１の底面に
固定された台状のものであり、上面に基板９が載置され
る。サセプタ３の内部には、昇降可能なリフトピン５が
設けらている。リフトピン５の下端はピン支持板５２に
固定されている。ピン支持板５２は、大気側に設けられ
た昇降駆動源５１によって上下動するようになってお
り、これによってサセプタ３の上面に設けられた穴を通
してリフトピン５が昇降するようになっている。基板９
をサセプタ３に載置する際には、リフトピン５が上昇し
てサセプタ３の上面から突出し、基板９がリフトピン５
の上に載った後にリフトピン５が下降する。リフトピン
５の上部は、サセプタ３に設けた凹部に退避し、基板９
がサセプタ３の上面に載置される。また、ピン保持板５
２は、ベローズ５３を介して処理チャンバー１の底面の
開口の縁に気密に接続されている。従って、サセプタ５
内の空間に真空漏れが生ずることは無くなっている。

【００５４】ヒータ４は、サセプタ３の内部に配置され
ている。ヒータ４は、主に輻射加熱によって基板９を加
熱するものが採用される。具体的には、通電により発熱
するカーボンヒータ等が使用できる。ヒータ４からの輻
射熱は、サセプタ３に与えられ、サセプタ３を経由して
基板９が加熱される。サセプタ３は、シリコン製であ
り、熱伝導性よく基板９に接触するようになっている。

【００５５】尚、必要に応じて基板９をサセプタ３に静
電吸着し、熱伝導性を向上させることが行われる。ま
た、基板９の温度は不図示の熱電対等によって検出さ
れ、不図示のヒータ制御部に送られるようになってい
る。ヒータ制御部は、検出結果に従ってヒータ４を負帰
還制御し、基板９の温度が設定された温度になるように
ヒータ４を制御する。尚、基板９がサセプ３に載置され
た際には、リフトピン５が挿通されたサセプタ３の孔
は、リフトピン５の上部によって気密に塞がれるように
なっている。従って、基板９がサセプタ３に載置された
際には、処理空間と加熱空間とは隔絶された状態とな
る。

【００５６】そして、処理空間を排気する第一排気系１
１は１０００リットル／秒程度の排気速度のターボ分子
ポンプを使用している。一方、加熱空間を排気する第二
排気系１２は、３００リットル／秒程度の排気速度のタ
ーボ分子ポンプを使用している。従って、処理空間が加
熱空間に比べて低圧になるようになっている。この構成
は、原料ガスが加熱空間に拡散して熱分解等によりヒー
タ４の表面に堆積物を生じるのを効果的に防止してい
る。

【００５７】尚、サセプタ３がシリコン製であるのは、
基板９を汚損しないよう基板９と同じ材質にするためで
ある。また、発熱したヒータ４からは吸蔵ガス等が放出
されることがあり、このようなガス放出によって処理チ
ャンバー１内の雰囲気が汚損されることがないよう、第
二排気系１２がヒータ４の周辺を排気している。また、
サセプタ３の側部には、不図示の水冷機構が設けられて
いる。これは、サセプタ３からの熱が処理チャンバー１
に伝わって処理チャンバー１を加熱しないようにするた
めである。

【００５８】尚、サセプタ３に載置された基板９の上側
に位置するようにして、熱反射板が基板９と平行に設け
られる場合がある。この熱反射板は、基板９やサセプタ
３から放出される輻射線を反射して基板９に戻すことで
基板９の加熱効率を高めるものである。尚、装置全体の
動作は、不図示の制御部によって制御される。制御部
は、ガス導入系２の各流量調整器２１２，２２２，２３
２に信号を送り、所定の流量及び混合比でガスを導入で
きるようになっている。

【００５９】次に、図１に示す装置を使用した第一の実
施形態のメモリセル用キャパシタの製作方法について説
明する。まず、図７（７）に示す円筒形下部電極９２３
の形成までは、従来の方法と同様である。従って、説明
は省略する。図７（７）に示すようなＰ：ａ−Ｓｉ膜９
２２よりなる円筒形下部電極９２３が形成された基板９
を、同様に希釈フッ酸溶液で洗浄し、表面酸化膜を除去
する。この基板９を、図１に示す処理チャンバー１内に
搬入し、リフトピン５の昇降によってサセプタ３上に載
置する。

【００６０】処理空間を第一排気系１１によって所定の
真空圧力に維持しながら、ヒータ４によって基板９を５
９０℃まで加熱する。そして、ガス導入手段２を動作さ
せて、Ｓｉ₂Ｈ₆ガスを１２ＳＣＣＭの流量で１分間導入
する。導入されたＳｉ₂Ｈ₆ガスは、基板９の表面で分解
し、Ｐ：ａ−Ｓｉ膜の上にノンドープのアモルファスシ
リコン膜（以下、ａ−Ｓｉ膜）を堆積させる。このａ−
Ｓｉ膜は、後に形成するＨＳＧの結晶核を提供するもの
である。

【００６１】引き続いて、基板９をサセプタ３に載置し
たままとし、ガスを導入しないでアニール処理を施す。
第一排気系１１によって処理空間の圧力を１０^-5Ｐａ程
度に維持し、基板９を５９０℃の温度に２分間加熱す
る。この結果、ａ−Ｓｉ膜の表面にＨＳＧが形成され
る。ここまでが、第一の工程である。

【００６２】第一の工程に引き続いて、基板９をやはり
サセプタ３に載置したままとし、第二の工程を行う。即
ち、処理チャンバー１内にＳｉ₂Ｈ₆ガスとＰＨ₃ ガスと
を混合して導入する。Ｓｉ₂Ｈ₆ガスの流量は、１２ＳＣ
ＣＭ程度である。また、ＰＨ₃ ガスはアルゴンガスで１
％に希釈されており、希釈したものの全体の流量は４Ｓ
ＣＣＭ程度である。基板９の温度を同様に５９０℃に維
持しながら、このようなガス導入を１分間行う。この結
果、形成されたＨＳＧ及びａ−Ｓｉ膜の表面にさらに燐
添加アモルファスシリコン膜（以下、上層Ｐ：ａ−Ｓｉ
膜）が６〜１０ｎｍ程度の厚さで堆積する。

【００６３】この後、リフトピン５が上昇して基板９は
サセプタ３から離れ、不図示の搬送ロボットによって処
理チャンバー１から不図示の予備チャンバーに取り出さ
れる。この搬送中に基板９は自然放熱によって冷却さ
れ、１０秒以内に２００℃以下まで急速に温度が低下す
る。

【００６４】次に、前述した従来の方法と同様に、基板
９を大気に取り出して表面酸化膜を形成した後、基板９
を別の加熱炉に搬入し、７５０℃１時間のアニールを施
す。これによって下部電極の深部に残ったアモルファス
層が結晶化し多結晶になる。この結果、ＨＳＧを形成し
た下部電極が完成する。その後、従来と同様に、キャパ
シタを構成する誘電体層としてＳｉＮＯ膜を作成し、そ
の上に、上部電極として燐添加ポリシリコン膜を作成す
る。これで、本実施形態のキャパシタの製作方法が終了
する。

【００６５】上記実施形態の方法で製作したキャパシタ
の電気特性を測定したところ、下部電極側に逆方向電圧
を２Ｖまで加えても、電圧０Ｖの場合の容量に対して容
量の低下は３％にとどまった。従って、本実施形態の方
法によれば、逆方向電圧印加による容量低下の問題が抑
制され、ＨＳＧによる容量倍増の効果が損なわれること
がないことが確認された。

【００６６】このような本実施形態の方法の効果がなぜ
生じるのかについて、以下に説明する。図２は、実施形
態の方法により製作されたキャパシタの下部電極の表面
を拡大して図示したものである。

【００６７】まず、第一の工程において、前述の通り、
ＨＳＧを形成する際に真空中で５９０℃程度に基板９を
加熱すると、下部電極９２３を構成しているＰ：ａ−Ｓ
ｉ膜中の燐が拡散し、その一部は基板９の表面から雰囲
気（真空）中に放出される。従って、形成された下部電
極９２３は、その表面付近に燐濃度が低下した層があ
り、その下に燐濃度が高い層があると考えられる。そし
て、第二の工程において、その上に上層Ｐ：ａ−Ｓｉ膜
を堆積させることになる。結局、完成した下部電極９２
３は、図２（１）に示すように、燐が十分添加された下
部層９４１と、燐濃度が低いＨＳＧを含む中層９４２
と、上層Ｐ：ａ−Ｓｉ膜より成る燐濃度の高い上層９４
３とからなる３層構造となっている。

【００６８】そして、キャパシタを完成させる工程、す
なわち、誘電体層を構成するＳｉＮＯ膜の作成工程、上
部電極を構成する燐添加ポリシリコン膜の作成工程にお
いて、基板９が十分に加熱され、この際に下部電極９２
３内で燐が拡散する。この結果、下部電極９２３は、図
２（２）に示すように、上記３層構造が解消し、一様な
燐濃度になると考えられる。この一様になった燐濃度
は、最初にＰ：ａ−Ｓｉ膜を作成した際の添加濃度２×
１０²⁰ｃｍ^-3とほぼ同一の濃度であり、ＨＳＧの形成過
程で燐濃度が低下することがなくなっている。このよう
に高い燐濃度が維持されることから、前述したようにキ
ャパシタの容量減少率が３％にとどまるものと判断され
る。

【００６９】例えば２５６メガビットのＤＲＡＭでは、
２５６メガ個のメモリセルを有し、それらは１００ｍｍ
² 程度の領域に形成される必要がある。よって、１個の
セルが占有できる面積はたかだた０．２８μｍ² であ
る。上述したように、キャパシタの下部電極を筒形と
し、かつＨＳＧを形成して表面積を２倍にすることで、
このような狭い領域であっても、要求される２５ｆＦの
静電容量を確保できることになる。そして、空乏化が防
止されているので、電圧を加えたときの容量減少率が低
減され、メモリー機能として電荷を蓄えるときに加える
電圧状態で、十分な容量が得られることを示しており、
非常に有用なことである。そして、前述した燐の追加拡
散のような過度の加熱工程を加えることなく空乏化を防
止できるので、デバイス性能の向上という観点からもそ
の技術的意義は極めて高い。

【００７０】また尚、本実施形態の方法で使用された装
置は、バッチ式装置ではなく枚葉式装置である。そし
て、リフトピン５によって上昇した基板９を搬送する不
図示の搬送ロボットを備えている。この点は、上層Ｐ：
ａ−Ｓｉ膜を作成した後に直ちに搬送ロボットが基板９
を保持して搬送することによりその温度を急速に下げる
ことができることになり、Ｐ：ａ−Ｓｉ膜から再び燐が
蒸発することが防止されている。この点も、燐濃度を増
加させる空乏化抑制に大きく貢献している。

【００７１】また、本実施形態の方法によれば、ＴＤＤ
Ｂ特性は、ＨＳＧを形成しない場合と同程度まで改善さ
れる。この点を、図３を使用して以下に説明する。図３
は、ＴＤＤＢ特性が改善される理由について説明する図
である。図３に示すように、本実施形態の方法により製
作されたキャパシタの下部電極９２３は、ＨＳＧを構成
する各グレイン９０４間に形成されたくびれ凹部９０５
が薄膜で埋まった構造となっている。この薄膜は、ＨＳ
Ｇ完成後の第二の工程において堆積させた上層Ｐ：ａ−
Ｓｉ膜９０９である。図３からわかるように、完成した
下部電極９２３の構造では、各グレイン９０４間の凹部
はグレイン９０４の半球状の面によって形成されている
のみである。そして、この凹部は上に向かって断面積が
広くなる形状であり、曲率も大きい。従って、この下部
電極９２３の上にＳｉＮＯ膜等の誘電体膜を堆積させた
際、従来のように膜厚が低下する問題がない。このた
め、本実施形態の方法により製作したキャパシタによる
と、ＴＤＤＢ特性が、ＨＳＧを形成しないキャパシタと
同程度まで改善される。

【００７２】また、ＨＳＧ形成後に堆積させた上層Ｐ：
ａ−Ｓｉ膜は、図１０に示すような鋭部９０７を覆う状
態となる。上層Ｐ：ａ−Ｓｉ膜もＨＳＧと同様に後の加
熱処理によって燐添加ポリシリコン層となるため、完成
した下部電極９２３の表面に図１０に示すような鋭部９
０７が現れることが無くなる。尚、図１０に示すような
鋭部９０７は、ＨＳＧの各グレインのような微細で複雑
な形状に結晶成長する過程で生ずると考えられ、上層
Ｐ：ａ−Ｓｉ膜が結晶成長する際には生じにくい。

【００７３】尚、図３から明らかなように、上層Ｐ：ａ
−Ｓｉ膜をあまり厚く作成してしまうと、ＨＳＧの凹凸
を埋めてしまい、表面積が減少することになってしま
う。具体的には、上層Ｐ：ａ−Ｓｉ膜は、１０ｎｍ以下
の厚さとすることが好ましい。また、くびれ凹部９０５
を埋めたり鋭部９０７を緩和させたりする観点からは、
上層Ｐ：ａ−Ｓｉ膜は６ｎｍ以上とすることが好まし
い。結局、上層Ｐ：ａ−Ｓｉ膜は、６ｎｍ以上１０ｎｍ
以下の厚さとすることが好ましい。

【００７４】従来の方法では絶縁破壊を抑止するために
誘電体膜厚を５ｎｍから６ｎｍに増加させていたが、本
実施形態の方法により実際に製作したキャパシタでは、
再び５ｎｍまで薄くした。にもかかわらず絶縁破壊特性
に劣化は見られず、容量を１．０６倍に増加させること
ができた。誘電体膜厚を６ｎｍから５ｎｍに薄膜化すれ
ば、容量は６／５＝１．２倍に増加するはずであるが、
図３に示すようにくびれ凹部９０５を上層Ｐ：ａ−Ｓｉ
膜で埋めて塞いでしまった分だけ表面積が減少し、この
ため１．０６倍の回復にとどまったと推定される。

【００７５】表１は、ＨＳＧの有無、従来の製法か本実
施形態の製法か、さらに、誘電体膜の厚さによって、キ
ャパシタの容量がどのようになるかを比較したものであ
る。表１では、ＨＳＧ無しの単純な筒形のキャパシタの
容量を１とし、これに対する比率で容量が示されてい
る。

【表１】表１から解る通り、総合的にキャパシタ性能を比較すれ
ば、本実施形態の方法によるとともに誘電体膜厚を５ｎ
ｍとしたキャパシタが、良好な絶縁破壊特性を維持しつ
つ最も容量が大きいことが分かった。キャパシタの絶縁
破壊は、文字どおりキャパシタの永久破壊を引き起こし
てメモリーセルの機能を不能化するとともに、大きなリ
ーク電流が流れつづけることによってメモリデバイス全
体の機能を低下もしくは停止させる極めて深刻な事態を
引き起こす。よって、絶縁破壊特性の向上はＨＳＧをメ
モリデバイスに用いるための最も重要な課題の一つであ
る。

【００７６】次に、本願発明の第二の実施形態の方法に
ついて説明する。この実施形態の方法は、キャパシタの
誘電体層を担う薄膜として、Ｔａ₂Ｏ₅膜を堆積させる方
法である。以下の説明は、請求項５及び請求項６の基板
処理装置の実施形態の説明でもある。

【００７７】まず、第二の実施形態方法に使用される基
板処理装置の発明の実施形態について説明する。図４
は、本願発明の第二の実施形態の方法に好適に使用され
る基板処理装置であって請求項５及び請求項６の発明の
実施形態の装置の平面概略図である。

【００７８】図４に示す装置は、マルチチャンバータイ
プの装置であり、中央に配置されたセパレーションチャ
ンバー６と、セパレーションチャンバー６の周囲に設け
られた複数の処理チャンバー７，７１，７２及び二つの
ロードロックチャンバー８とからなるチャンバー配置に
なっている。各チャンバー６，７，７１，７２，８は専
用又は兼用の排気系によって排気されるようになってお
り、各チャンバー６，７，７１，７２，８同士の接続個
所にはゲートバルブ６０が設けられている。

【００７９】また、セパレーションチャンバー６内に
は、搬送ロボット６１が設けられており、いずれか一方
のロードロックチャンバー８から基板９を一枚ずつ取り
出し、各処理チャンバー７，７１，７２に送って順次処
理を行うことになっている。そして、最後の処理が終了
した後、いずれか一方のロードロックチャンバー８に戻
すようになっている。また、ロードロックチャンバー８
内のロック内カセットと外部カセット８２との間で基板
９を搬送するオートローダ８１が設けられている。尚、
前述した図１に示す装置も、図４に示すのと同様のマル
チチャンバータイプの装置として構成されると好適であ
る。

【００８０】図４に示す複数の処理チャンバー７，７
１，７２のうちの一つの処理チャンバー（以下、第一処
理チャンバー）７１は、図１に示す処理チャンバー１と
同様の構成とされる。そして、別の処理チャンバー７，
７２のうちの一つの処理チャンバー（以下第二処理チャ
ンバー１）７２は、図５に示す構成とされる。図５は、
図４に示す基板処理装置の第二処理チャンバー７２の構
成を示す正面概略図である。図５に示す第二処理チャン
バー７２は、図１に示す構成と基本的に同様である。但
し、以下の点が異なっている。

【００８１】まず、第二処理チャンバー７２内は、第一
第二の二つの排気系７２１，７２２によって排気される
が、第一排気系７２１は、排気速度３００リットル／秒
のターボ分子ポンプ７２３と、排気速度１０００リット
ル／分のドライポンプ７２４とをバルブ７２０で切り替
えて使用するようになっている。尚、ヒータ７２５によ
る基板９の加熱は、図１に示す装置のヒータ４に比べて
低く、１７０℃程度である。

【００８２】また、ガス導入手段７２６は、Ｔａ有機化
合物ガス導入系７２７と、酸素ガス導入系７２８とを備
えている。Ｔａ有機化合物ガス導入系７２７は、Ｔａ
（ＯＣＨ₃）₅，Ｔａ（ＯＣ₂Ｈ₅）₅ のようなタンタルと
酸素を含有した有機物化合物ガスを導入するようになっ
ている。Ｔａ有機化合物ガス導入系７２７の配管や流量
調整器などは１５０℃程度に加熱されており、Ｔａ有機
化合物ガスをこの程度の温度に加熱した状態で導入する
ようになっている。また、酸素ガス導入系７２８は、酸
素ガスを導入する配管にバイパスさせて設けた補助配管
上にオゾン発生器７２９を備えている。このため、酸素
ガス導入系７２８は、０〜３％程度のオゾンの含有した
酸素ガスを導入することが可能となっている。

【００８３】次に、上記図４及び図５に示す装置を使用
した第二の実施形態の方法について説明する。まず、Ｈ
ＳＧを形成し、この上に上層Ｐ：ａ−Ｓｉ膜を形成する
工程までは、前述した第一の実施形態の方法と同様であ
る。ここまでの工程は、図４に示す第一処理チャンバー
７１で行われる。そして、第一処理チャンバー７１から
基板９を搬送ロボット６１によって取り出し、第二処理
チャンバー７２に搬送する。そして、リフトピン５の昇
降により、基板９はサセプタ３に載置される。基板９
は、ヒータ７２５の熱によって１７０℃程度に加熱され
る。第二処理チャンバー７２内は、第一排気系７２１の
ターボ分子ポンプ７２３によって１×１０^-5Ｐａ程度ま
で予め排気されている。

【００８４】そして、バルブ７２０によってドライポン
プ７２４による排気に切り替えた後、Ｔａ有機化合物ガ
スとしてＴａ（ＯＣＨ₃）₅又はＴａ（ＯＣ₂Ｈ₅）₅ ガス
を５ＳＣＣＭの流量で導入する。処理空間の圧力はドラ
イポンプ７２４によって１ｍＴｏｒｒ程度に維持し、基
板９の表面にＴａ₂Ｏ₅膜を８〜１２ｎｍ程度の厚さで形
成する。この際、加熱空間は、図１に示す装置の場合と
同様に、第二排気系７２２によって処理空間よりも高い
圧力になるように排気されている。従って、Ｔａ有機化
合物ガスがヒータ７２５などに到達して薄膜を堆積させ
ることはない。

【００８５】次に、Ｔａ有機化合物ガス導入系７２７の
動作を止めてＴａ₂Ｏ₅膜の成長を停止させた後に、酸素
ガス導入系７２８を動作させ、オゾン発生器７２９を使
用しながらオゾン含有酸素ガスを導入する。同時に、ヒ
ータ７２５による基板９の加熱温度を上昇させ、基板９
の温度を８００℃とする。この結果、堆積したＴａ₂Ｏ₅
膜中に十分な量の酸素が供給される。そして、この加熱
によって、Ｔａ₂Ｏ₅膜の下側のＨＳＧ内に残っていたア
モルファス状態のシリコンが結晶化し、ＨＳＧは完全に
ポリシリコンとなる。

【００８６】その後、ヒータ７２５による基板９の加熱
を停止し、第一排気系７２１の排気をターボ分子ポンプ
７２３に切り替えて処理空間を５×１０^-5Ｐａ以下まで
排気する。その後、リフトピン５を昇降させ、ゲートバ
ルブ６０を開いて搬送ロボット６１によって基板９を第
二処理チャンバー７２から取り出す。

【００８７】次に、上述のように作成したＴａ2Ｏ5膜の
上にＴｉＳｉＮ膜を作成し、キャパシタの上部電極とす
る。ＴｉＳｉＮ膜の作成は、ＴｉＣｌ₄ ガス、ＳｉＨ₄
ガスおよびＮ₂ ガスを用いたプラズマＣＶＤ法により行
う。即ち、処理チャンバー内にＴｉＣｌ₄ ガス、ＳｉＨ
₄ ガスおよびＮ₂ ガスを混合させて導入し、処理チャン
バー内を所定の真空圧力に保ちながら、高周波放電等に
よりプラズマを形成する。プラズマ中では、各原料ガス
の分解や合成等が生じ、基板９の表面にＴｉＳｉＮ膜が
堆積する。ＴｉＳｉＮ膜が上部電極となり、これによっ
てキャパシタが完成する。

【００８８】このような第二の実施形態の方法により実
際にキャパシタを製作したところ、ＳｉＮＯ膜を誘電体
膜として堆積させた第一の実施形態の方法によるキャパ
シタと同等のＴＤＤＢ特性を示した。そして、キャパシ
タの容量は、さらに改善され、３４ｆＦが確保できるこ
とが判った。上述した第二の実施形態の方法では、ＨＳ
Ｇ形成とＴａ₂Ｏ₅膜作成とを真空中で連続して成膜でき
る複合型の基板処理装置を使用しているが、この点は、
前述した通り、ＨＳＧの燐濃度低下を防止するための構
成として、ＨＳＧの上に上層Ｐ：ａ−Ｓｉ膜を堆積させ
るという本実施形態の方法を採用することで初めて可能
となっている。

【００８９】ＨＳＧにおける燐濃度の低下を防止する方
法として、前述したＨＳＧ形成後の燐の追加拡散を行う
方法によると、ＨＳＧ形成後に基板９を７８０℃という
高温に晒すことから、ＨＳＧの変形を防止するため、Ｈ
ＳＧ形成後に基板９を大気に取り出して表面に酸化膜を
形成する必要がある。燐の追加拡散を行う加熱炉に酸素
導入機能を持たせて加熱炉中で酸化膜を形成する方法も
考えられるが、この方法でも、燐の追加拡散後は、基板
９を大気に取り出して酸化膜を溶液で除去した後に、誘
電体膜の作成を行う必要がある。いずれにしても、ＨＳ
Ｇ形成後に６００℃を越える高い温度に基板９を維持す
る必要がある方法では、ＨＳＧ形成と誘電体膜作成との
基板９を大気に取り出さなくてはならない。このような
大気への基板９の取り出しがあると、基板９中に汚損物
質が混入する可能性が高くなって品質上の問題が生じ
る。また、工数が増えるので、生産性上の問題もある。

【００９０】一方、本実施形態の方法によれば、ＨＳＧ
における燐濃度の低下を補償するため構成として、ＨＳ
Ｇ形成後にさらに上層Ｐ：ａ−Ｓｉ膜を堆積させるとい
う構成を採るので、ＨＳＧ形成後に基板９を６００℃を
越える高い温度に晒す必要がなく、従って、ＨＳＧ変形
防止のための表面酸化膜の形成も不要である。このた
め、上述したようにＨＳＧの形成とＴａ₂Ｏ₅膜作成とを
真空中で連続して行うことができるのである。

【００９１】従って、本実施形態の方法によれば、下部
電極と誘電体層との界面等における品質劣化の問題や工
数増加による生産性低下等の問題が抑制される。前述し
たＨＳＧ形成後に燐を追加拡散させる構成では、図４及
び図５の装置を使用することは事実上不可能であり、こ
のような効果は望めない。尚、Ｔａ₂Ｏ₅膜作成後はＴａ
₂Ｏ₅膜自体がＨＳＧの表面形態の変化を防ぐため、前述
した８００℃の酸素雰囲気アニールのような高温処理を
しても差し支えない。尚、上部電極であるＴｉＳｉＮ膜
の作成のためのプラズマＣＶＤを行う装置は、図４及び
図５に示す装置とは別の装置とし、基板９をいったん大
気に取り出してからＴｉＳｉＮ膜の作成を行うようにし
てもよいが、図４に示す処理チャンバー７の一つを、上
記プラズマＣＶＤを行う構成としてもよく、この方が誘
電体層と上部電極との界面等における品質劣化が同様に
防止できるので好適である。

【００９２】ＨＳＧやアモルファスシリコン膜の表面の
燐濃度の低下を抑制する方法は、他にも考えられる。一
つは、下部電極９２３の基盤であるＰ：ａ−Ｓｉ膜を形
成するときに予め燐濃度を高くする手法である。具体的
には、燐濃度を５×１０²⁰ｃｍ^-3に高めたＰ：ａ−Ｓｉ
膜を作成する。ＨＳＧ形成中に燐濃度が低下してもまだ
十分な濃度を維持できるようにするとの考え方である。
しかしながら、燐を２×１０²⁰ｃｍ^-3よりも高濃度で添
加すると、燐はアモルファスシリコン中で偏析し、シリ
コン原子の移動を阻害する作用がある。この結果、ＨＳ
Ｇの形成が阻害され、ＨＳＧができない平坦な面が出現
する。従って、ＨＳＧによる容量倍増の効果が期待でき
なくなってしまう。

【００９３】燐濃度低下を防止する別の方法として、Ｓ
ｉ₂Ｈ₆ガスを導入してＰ：ａ−Ｓｉ膜表面にＨＳＧの元
になる結晶核を形成する際、同時にＰＨ₃ ガスも導入す
る方法がある。しかしながら、この方法を用いると、Ｈ
ＳＧのグレイン直径が小さく、また、グレインの数密度
が低下してしまう。これは、Ｐ：ａ−Ｓｉ膜の表面に吸
着した燐原子がシリコン原子の移動を阻害してＨＳＧ形
成に影響を与えるためである。また、ＰＨ₃ ガスの導入
だけの場合、ＨＳＧ形成に適した基板９の加熱温度を大
きく越える高い温度に基板９を加熱しない限り、表面か
らの燐の拡散は極めて不十分で効果は期待できない。

【００９４】一方、上述した各実施形態の方法は、既に
ＨＳＧが形成された後に上層Ｐ：ａ−Ｓｉ膜を作成する
ものである。従って、ＨＳＧのグレイン直径が小さくな
ったりグレインの数密度が小さくなる問題は生じない。
そして、上層Ｐ：ａ−Ｓｉ膜を燐の供給源として利用
し、その後の加熱処理によって上層Ｐ：ａ−Ｓｉ膜から
ＨＳＧ中に燐を追加拡散させる。従って、その効果は上
記ＰＨ₃ ガスの導入のみの場合に比べて比較にならない
ものとなる。

【００９５】より詳しく説明すると、上述した各実施形
態の方法において、ＨＳＧは、多結晶であり、双晶をと
もなった複数の結晶面を有する。従って、その上に作成
した上層Ｐ：ａ−Ｓｉ膜が結晶化する際も、双晶をとも
なった複数の結晶面を有するポリシリコン層となる。単
結晶の場合には５×１０¹⁸ｃｍ^-3程度が燐添加濃度の限
界であるが、多結晶の場合はこれ以上の高い濃度で燐を
添加することができ、ＨＳＧの上層のポリシリコン層が
燐の豊富な供給源となる。即ち、上層のポリシリコン層
から効率的に下層のＨＳＧに燐が拡散し、ＨＳＧの燐濃
度を上昇させる。また、多結晶のために取り込まれた燐
はシリコンと安定に結合していて容易に再蒸発しないこ
とも、ＨＳＧの燐濃度の向上に貢献している。

【００９６】尚、ＨＳＧの形成機構は前に述べた通りで
あるが、当然のことながら、「ＨＳＧ」が物理的に完全
な半球状のグレインのみからなるものに限定されないこ
とは明らかである。半球状の場合もあるし、１／３の球
状の場合もあるし、３／４の球状の場合もある。また、
半楕円状になることもあるであろうし、丸みを帯びた直
方体状になることもある。要は、最初に形成された結晶
核にシリコン原子が集まって結晶成長した結果、微細で
複雑な凹凸形状が形成されていれば、すべてＨＳＧと呼
び得る。

【００９７】また、ＨＳＧを形成する際の基板９の加熱
温度については、前述した例では５９０℃であったが、
物理現象であるゆえ、これに限定されるものではないこ
とは明らかである。発明者の研究によると、５３０℃〜
６５０℃の範囲の温度でＨＳＧを形成できることが確認
されている。尚、ＨＳＧ形成の前の結晶核を作るための
シリコン水素化合物ガスの供給の際の基板９の温度は、
シリコン水素化合物ガスを基板９の表面で分解するに必
要な温度である。従って、ＨＳＧ形成の際の温度と同じ
でもよいが、５３０〜６５０℃程度の範囲で適切に定め
れば良い。これは、上層Ｐ：ａ−Ｓｉ膜を形成する際の
温度についても同様である。

【００９８】さらに、シリコン水素化合物ガスの例とし
ては、モノシラン（ＳｉＨ₄ ）やジシラン（Ｓｉ₂Ｈ₆）
が挙げられたが、トリシラン（Ｓｉ₃Ｈ₈）等を使用して
もよい。同様に、前述したホスフィン（ＰＨ₃ ）の以外
の燐化合物ガスでも実施可能である。また、ＨＳＧ形成
の際やその後の加熱処理では、基板９は真空雰囲気に配
置されたが、この一つの理由は基板９の酸化を防止する
ためである。従って、酸化物質の存在しない雰囲気例え
ばアルゴン等の不活性ガスの雰囲気であれば、真空でな
い雰囲気で基板９を処理して良い場合もある。尚、上記
説明では、ＨＳＧを形成する電極は下部電極であった
が、本願の発明はこれに限定されるものではない。例え
ば、一対の電極が横に並びその間に誘電体層が形成され
る構成では、上部電極，下部電極の区別はなく、いずれ
か一方にＨＳＧを形成すれば良い。

【００９９】

【発明の効果】以上説明した通り、本願の各請求項１の
発明によれば、キャパシタの一方の電極を構成するＨＳ
Ｇの燐濃度が高くなるので、ＤＣバイアス印加時の空乏
層の出現が抑制される。従って、ＤＣバイアス印加時の
電荷蓄積容量の低下が低く抑えられＨＳＧ形成による電
荷蓄積容量の倍増効果が損なわれることがない。このた
め、益々高集積度化，高記憶容量化するメモリデバイス
の製造に適した非常に優れた方法となる。また、請求項
２の発明によれば、上記請求項１の発明の効果に加え、
より高い誘電率酸化を持つＴａ₂Ｏ₅膜が誘電体層として
作成されるので、さらに電荷蓄積容量を高くすることが
できる。また、作成されたＴａ₂Ｏ₅膜は、ＨＳＧの形状
変化を抑制してＨＳＧの形状を固定する作用があるの
で、後の工程で高温処理する場合も、基板を大気に取り
出して表面に酸化膜を形成させる必要がない。また、請
求項３の発明によれば、上記請求項２の発明の効果に加
え、Ｔａ₂Ｏ₅膜が電極の上に真空中で連続して作成され
るので、電極とＴａ₂Ｏ₅膜との界面における汚損等が防
止される。従って、良質なメモリデバイスの製造に貢献
できる。また、請求項４の発明によれば、上記請求項３
の効果に加え、誘電体層としてのＴａ₂Ｏ₅膜の上に他方
の電極が真空中で連続して作成されるので、Ｔａ₂Ｏ₅膜
と他方の電極との界面における汚損等が防止される。従
って、さらに良質なメモリデバイスの製造に貢献でき
る。また、請求項５の発明によれば、上記請求項１の発
明と同様の効果に加え、キャパシタの誘電体層を成す誘
電体膜を前記別の燐添加シリコン膜の上に真空中で連続
して形成することができるので、下部電極と誘電体層と
の界面における汚損等が防止される。従って、良質なメ
モリデバイスの製造に貢献できる。さらに、請求項６の
発明によれば、上記請求項５の発明の効果に加え、より
高い誘電率酸化を持つＴａ₂Ｏ₅膜が誘電体層として作成
されるので、さらに電荷蓄積容量を高くすることができ
る。また、作成されたＴａ₂Ｏ₅膜は、ＨＳＧの形状変化
を抑制してＨＳＧの形状を固定する作用があるので、後
の工程で高温処理する場合も、基板を大気に取り出して
表面に酸化膜を形成させる必要がない。

【図面の簡単な説明】

【図１】本願発明の第一の実施形態の方法に使用される
基板処理装置の正面断面概略図である。

【図２】実施形態の方法により製作されたキャパシタの
下部電極の表面を拡大して図示したものである。

【図３】ＴＤＤＢ特性が改善される理由について説明す
る図である。

【図４】本願発明の第二の実施形態の方法に好適に使用
される基板処理装置であって請求項５及び請求項６の発
明の実施形態の装置の平面概略図である。

【図５】図４に示す基板処理装置の第二処理チャンバー
７２の構成を示す正面概略図である。

【図６】ＨＳＧの形成メカニズムについて説明した図で
ある。

【図７】ＨＳＧを形成した円筒形の下部電極を有するキ
ャパシタの製作工程について説明する図である。

【図８】キャパシタの容量低下の原因についての説明図
である。

【図９】従来の方法の問題を確認したＴＤＤＢテストの
結果を示した図である。

【図１０】ＨＳＧを形成したキャパシタの絶縁耐圧の低
下の原因について説明した図である。

【図１１】ＨＳＧ構造とＴａ₂Ｏ₅膜を組み合わせた際の
問題点を説明した図である。

【符号の説明】

６セパレーションチャンバー６０ゲートバルブ６１搬送ロボット７１第一処理チャンバー７２第二処理チャンバー９基板９０４グレイン９０６誘電体膜９０９上層Ｐ：ａ−Ｓｉ膜９２３下部電極

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年１月１２日（１９９９．１．１
２）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００４

【補正方法】変更

【補正内容】

【０００４】しかしながら、セル占有スペースが低下す
ると、セルを構成するキャパシタの電極面積が減少し、
必要な電荷蓄積容量が得られない問題がある。即ち、キ
ャパシタへの電荷の蓄積によって情報の記憶を行うメモ
リデバイスでは、必要な電荷蓄積容量が確保される必要
があり、電荷蓄積容量を示すキャパシタンスＣは、 C=ε(φ)・ε(di)・S/d…(1) で表される。ε(φ)は真空の誘電率、ε(di)は誘電体層
の比誘電率、Ｓはキャパシタ電極面積、ｄは誘電体層の
厚さである。この式（１）から分かるように、電荷蓄積
容量Ｃはキャパシタ電極面積Ｓに比例する。しかしなが
ら、上述したセル占有スペースが小さくなると、充分な
キャパシタ電極面積が確保できずに、必要とされる電荷
蓄積容量が得られない問題がある。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】次に、Ｐ：ａ−Ｓｉ膜９２２で形成された
下部電極９２３の表面を清浄にするため、基板９を希釈
フッ酸溶液で洗浄する。即ち、ＨＦ／Ｈ₂Ｏ＝１／５０
０の希釈フッ酸溶液に基板９を１０分間浸し、その後、
水洗、乾燥する。この結果、Ｐ：ａ−Ｓｉ膜９２２の表
面の酸化膜等が除去され、清浄な表面が露出する。そし
て、この基板９を直ちに真空装置に搬入し、背圧１×１
０^-6Ｐａに排気された真空チャンバー内に配置する。そ
して、ヒータによって基板９を加熱して５９０℃まで昇
温させた後、Ｓｉ₂Ｈ₆ガスを１２ＳＣＣＭで１分間供給
する。この結果、Ｐ：ａ−Ｓｉ膜９２２の表面に前述し
たような結晶核が形成される。尚、ＳＣＣＭは、０℃一
気圧で換算した一分あたりの流量（ｃｍ³ ）である。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】

【発明が解決しようとする課題】しかしながら、発明者
の研究によると、上述した従来の方法では、幾つかの重
大な問題があることが判明した。以下、この点について
説明する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】(2)式のCの大きさを、もとの容量であるC(d
i)と比較するため、C-C(di)の正負について検討する。
式(2)より、 C-C(di)={C(di)・C(de)/(C(di)+C(de))}-C(di)…(3) となる。C(di)で割っても正負は変わらないため、式(3)
をC(di)で割ると、(C-C(di)) /C(di)={-C(di)/(C(di)+C(de))}…(4) となる、式(4)の右辺は明らかに負であり、従って、C<C
(di)、即ち、空乏層９３４が出現した際の全体の容量
は、出現する以前に比べて低下する。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】空乏層９３４の厚さｗについて、誘電体層
９３３が酸化シリコンである場合を例にして試算してみ
る。それぞれの容量は、 C(SiO2)=ε(φ)・ε(SiO2)・S/d…(5) C(Si)=ε(φ)・ε(Si)・S/w…(6) 上式で、ε(SiO2)は酸化シリコンの比誘電率、ε(Si)は
空乏層(シリコン)の比誘電率である。空乏層厚ｗは、Ｄ
Ｃバイアス電圧に依存する。ＤＣ電圧−２Ｖをかけたと
きの全体の容量C(-2V)が、電圧０Ｖのときの全体の容量C
(0V)の８５％に減少したとすると、 C(-2V)=0.85・C(SiO2) であり、これが合成容量に等しいから、 0.85・C(SiO2)=1/(1/C(SiO2)+1/C(Si)) となる。この式から、 C(Si)/C(SiO2)=5.7 となり、空乏層９３４が形成する容量は誘電体層９３３
の５．７倍であることがわかる。ε(Si)は１１．７、ε
(SiO2)は３．９であるから、誘電体層９３３の厚さを
５．５ｎｍとして式(5)(6)に代入し、式(6)/式(5)を行
うと、 5.7=(ε(SiO2)/d)/(ε(Si)/w) より、 w=2.91 となり、空乏層厚９３４の厚さｗは２．９１ｎｍ程度と
計算される。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】さて、前述したＨＳＧを形成する従来のプ
ロセスでは、ＨＳＧの結晶核を形成するために、真空中
で５９０℃に加熱しながら、Ｓｉ₂Ｈ₆ガスを１２ＳＣＣ
Ｍ供給している。そして、ＨＳＧを形成するため、引き
続いて同様の温度でアニール処理している。このような
高温処理の最中に、Ｐ：ａ−Ｓｉ膜の表面から燐が真空
中に蒸発すると考えられる。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００２８

【補正方法】変更

【補正内容】

【００２８】加えて、Ｓｉ₂Ｈ₆ガスを供給して結晶核を
形成する際、Ｐ：ａ−Ｓｉ膜の表面にはＳｉ₂Ｈ₆ガスの
分解によりシリコン膜が堆積する。このシリコン膜は、
燐を含まない層である。後のアニールによって下層から
燐が拡散するものの、その濃度は低く、従って、形成さ
れたＨＳＧの表面の燐濃度は低下する傾向にあるものと
考えられる。これらのことから、前述した空乏層の出現
が引き起こされていると考えられる。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正内容】

【００３６】ＨＳＧを形成したキャパシタの絶縁耐圧の
低下の一つの原因は、ＨＳＧを構成する各グレイン間の
底部の部分で誘電体膜の厚さが薄くなっているためであ
ると考えられる。ＨＳＧの形成は、前述した通り、アモ
ルファスシリコン膜中のシリコン原子を取り込みながら
グレインを成長させるメカニズムである。従って、グレ
インが成長すればその近傍のアモルファスシリコン層は
シリコン原子が奪われる。その結果、図１０に示すよう
に各グレイン９０４の根元の両側にくびれが生じる。く
びれが生ずると、各グレイン９０４間の底の部分にさら
に凹部（以下、くびれ凹部と呼ぶ）９０５が形成され
る。このくびれ凹部９０５は、図１０に示すように、開
口幅よりも内部空間の方が少し大きい形状である。開口
の幅Ｌ１は１００〜２００オングストローム程度で、内
部空間の幅Ｌ２は１５０〜２５０オングストローム程度
と想像される。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】前述したように、誘電体層には減圧ＣＶＤ
法により作成されたＳｉＮＯ膜等が使用されるが、誘電
体膜を作成する際、上述したような深いところに形成さ
れるくびれ凹部９０５の内部には原料ガスが充分に到達
せず、図１０に示すようにくびれ凹部９０５内では誘電
体膜９０６の膜厚が薄くなる傾向にあるものと考えられ
る。膜厚が薄くなると、周知のように絶縁耐圧が低下す
る。図９に示すＴＤＤＢ特性の低下は、このくびれ凹部
９０５内での誘電体膜９０６の薄いところでの絶縁破壊
に一つの原因があるものと推定される。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００４４

【補正方法】変更

【補正内容】

【００４４】ところが、発明者の研究によると、ＨＳＧ
構造とＴａ₂Ｏ₅ 膜の組み合わせには、意外な欠点がある
ことがわかった。図１１は、ＨＳＧ構造とＴａ₂Ｏ₅膜を
組み合わせた際の問題点を説明した図である。前述した
ＳｉＮＯ膜は、比較的膜厚が薄くても充分な絶縁耐圧を
有し、誘電率についても比較的膜厚が薄くても期待され
た値が得られる。一方、Ｔａ₂Ｏ₅膜は、ＳｉＮＯ膜より
高い誘電率を有する材料ではあるが、必要な絶縁耐圧や
期待された誘電率を得るためには、比較的膜厚を厚くす
る必要がある。より具体的に説明すると、ＳｉＮＯ膜は
５〜６ｎｍの厚さで足りるが、Ｔａ₂Ｏ₅膜は１０ｎｍ程
度の厚さとする必要がある。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００５０

【補正方法】変更

【補正内容】

【００５０】この図１に示す装置はコールドウォール型
の装置であり、処理チャンバー１の器壁には不図示の水
冷機構が付設されている。また、二つの排気系１１，１
２のうち一方の排気系（以下、第一排気系）１１は、基
板９が配置されて処理される空間（以下、処理空間）を
排気するものである。また、他方の排気系（以下、第二
排気系１２は、加熱のためのヒータ４が配置された空間
（以下、加熱空間）を排気するものである。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正内容】

【００５３】サセプタ３は、処理チャンバー１の底面に
固定された台状のものであり、上面に基板９が載置され
る。サセプタ３の内部には、昇降可能なリフトピン５が
設けられている。リフトピン５の下端はピン支持板５２
に固定されている。ピン支持板５２は、大気側に設けら
れた昇降駆動源５１によって上下動するようになってお
り、これによってサセプタ３の上面に設けられた穴を通
してリフトピン５が昇降するようになっている。基板９
をサセプタ３に載置する際には、リフトピン５が上昇し
てサセプタ３の上面から突出し、基板９がリフトピン５
の上に載った後にリフトピン５が下降する。リフトピン
５の上部は、サセプタ３に設けた凹部に退避し、基板９
がサセプタ３の上面に載置される。また、ピン保持板５
２は、ベローズ５３を介して処理チャンバー１の底面の
開口の縁に気密に接続されている。従って、サセプタ５
内の空間に真空漏れが生ずることは無くなっている。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００７０

【補正方法】変更

【補正内容】

【００７０】また尚、本実施形態の方法で使用された装
置は、バッチ式装置ではなく枚葉式装置である。そし
て、リフトピン５によって上昇した基板９を搬送する不
図示の搬送ロボットを備えている。この点は、上層Ｐ：
ａ−Ｓｉ膜を作成した後に直ちに搬送ロボットが基板９
を保持して搬送することによりその温度を急速に下げる
ことができることになり、Ｐ：ａ−Ｓｉ膜から再び燐が
蒸発することが防止されている。この点も、燐濃度を増
加させる空乏化の抑制に大きく貢献している。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００７５

【補正方法】変更

【補正内容】

【表１】表１から解る通り、総合的にキャパシタ性能を
比較すれば、本実施形態の方法によるとともに誘電体膜
厚を５ｎｍとしたキャパシタが、良好な絶縁破壊特性を
維持しつつ最も容量が大きいことが分かった。キャパシ
タの絶縁破壊は、文字どおりキャパシタの永久破壊を引
き起こしてメモリセルの機能を不能化するとともに、大
きなリーク電流が流れつづけることによってメモリデバ
イス全体の機能を低下もしくは停止させる極めて深刻な
事態を引き起こす。よって、絶縁破壊特性の向上はＨＳ
Ｇをメモリデバイスに用いるための最も重要な課題の一
つである。

【手続補正１５】

【補正対象書類名】明細書

【補正対象項目名】００７９

【補正方法】変更

【補正内容】

【００７９】また、セパレーションチャンバー６内に
は、搬送ロボット６１が設けられており、いずれか一方
のロードロックチャンバー８から基板９を一枚ずつ取り
出し、各処理チャンバー７，７１，７２に送って順次処
理を行うようになっている。そして、最後の処理が終了
した後、いずれか一方のロードロックチャンバー８に戻
すようになっている。また、ロードロックチャンバー８
内のロック内カセットと外部カセット８２との間で基板
９を搬送するオートローダ８１が設けられている。尚、
前述した図１に示す装置も、図４に示すのと同様のマル
チチャンバータイプの装置として構成されると好適であ
る。

【手続補正１６】

【補正対象書類名】明細書

【補正対象項目名】００８２

【補正方法】変更

【補正内容】

【００８２】また、ガス導入手段７２６は、Ｔａ有機化
合物ガス導入系７２７と、酸素ガス導入系７２８とを備
えている。Ｔａ有機化合物ガス導入系７２７は、Ｔａ
（ＯＣＨ₃）₅，Ｔａ（ＯＣ₂Ｈ₅）₅ のようなタンタルと
酸素を含有した有機物化合物ガスを導入するようになっ
ている。Ｔａ有機化合物ガス導入系７２７の配管や流量
調整器などは１５０℃程度に加熱されており、Ｔａ有機
化合物ガスをこの程度の温度に加熱した状態で導入する
ようになっている。また、酸素ガス導入系７２８は、酸
素ガスを導入する配管にバイパスさせて設けた補助配管
上にオゾン発生器７２９を備えている。このため、酸素
ガス導入系７２８は、０〜３％程度のオゾンを含有した
酸素ガスを導入することが可能となっている。

【手続補正１７】

【補正対象書類名】明細書

【補正対象項目名】００８４

【補正方法】変更

【補正内容】

【００８４】そして、バルブ７２０によってドライポン
プ７２４による排気に切り替えた後、Ｔａ有機化合物ガ
スとしてＴａ（ＯＣＨ₃）₅又はＴａ（ＯＣ₂Ｈ₅）₅ ガス
を５ＳＣＣＭの流量で導入する。処理空間の圧力をドラ
イポンプ７２４によって１ｍＴｏｒｒ程度に維持し、基
板９の表面にＴａ₂Ｏ₅膜を８〜１２ｎｍ程度の厚さで形
成する。この際、加熱空間は、図１に示す装置の場合と
同様に、第二排気系７２２によって処理空間よりも高い
圧力になるように排気される。従って、Ｔａ有機化合物
ガスがヒータ７２５などに到達して薄膜を堆積させるこ
とはない。

【手続補正１８】

【補正対象書類名】明細書

【補正対象項目名】００８７

【補正方法】変更

【補正内容】

【００８７】次に、上述のように作成したＴａ₂Ｏ₅ 膜の
上にＴｉＳｉＮ膜を作成し、キャパシタの上部電極とす
る。ＴｉＳｉＮ膜の作成は、ＴｉＣｌ₄ ガス、ＳｉＨ₄
ガスおよびＮ₂ ガスを用いたプラズマＣＶＤ法により行
う。即ち、処理チャンバー内にＴｉＣｌ₄ ガス、ＳｉＨ
₄ ガスおよびＮ₂ ガスを混合させて導入し、処理チャン
バー内を所定の真空圧力に保ちながら、高周波放電等に
よりプラズマを形成する。プラズマ中では、各原料ガス
の分解や合成等が生じ、基板９の表面にＴｉＳｉＮ膜が
堆積する。ＴｉＳｉＮ膜が上部電極となり、これによっ
てキャパシタが完成する。

【手続補正１９】

【補正対象書類名】明細書

【補正対象項目名】００９４

【補正方法】変更

【補正内容】

【００９４】一方、上述した各実施形態の方法は、既に
ＨＳＧが形成された後に上層Ｐ：ａ−Ｓｉ膜を作成する
ものである。従って、ＨＳＧのグレイン直径が小さくな
ったりグレインの数密度が低くなる問題は生じない。そ
して、上層Ｐ：ａ−Ｓｉ膜を燐の供給源として利用し、
その後の加熱処理によって上層Ｐ：ａ−Ｓｉ膜からＨＳ
Ｇ中に燐を追加拡散させる。従って、その効果は上記Ｐ
Ｈ₃ ガスの導入のみの場合に比べて比較にならないもの
となる。 ─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年１月２０日（１９９９．１．２
０）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

【図４】

【図１０】

【図１１】

【図５】

【図６】

【図７】

【図８】

【図９】

Claims

【特許請求の範囲】

【請求項１】二つの電極の間に誘電体層を介在させた
構造のメモリセル用キャパシタを製作する方法であっ
て、表面が清浄化された燐添加アモルファスシリコン薄膜を
真空雰囲気又は酸化物質の存在しない雰囲気で所定の温
度に加熱しながらその燐添加アモルファスシリコン薄膜
の表面に所定量のシリコン水素化合物ガスを供給し、引
き続いてその燐添加アモルファスシリコン薄膜を５３０
℃〜６５０℃でアニール処理をして、半球状の結晶粒群
であるＨＳＧを形成する第一の工程と、この第一の工程
の後、シリコン水素化合物ガスと燐化合物ガスとを混合
してＨＳＧの表面に供給してＨＳＧの表面に別の燐添加
シリコン膜を作成する第二の工程とを含むプロセスによ
って前記二つの電極のうちの一方の電極を形成すること
を特徴とするメモリセル用キャパシタの製作方法。
【請求項２】前記プロセスの後、前記別の燐添加シリ
コン膜の表面にタンタル及び酸素を含むガスを供給して
当該表面にＴａ₂Ｏ₅膜を堆積させて前記誘電体層とする
ことを特徴とする請求項１記載のメモリセル用キャパシ
タの製作方法。
【請求項３】前記Ｔａ₂Ｏ₅膜の作成は、前記別の燐添
加シリコン膜の表面を大気に晒すことなく、当該表面に
タンタル及び酸素を含むガスを供給して行うことを特徴
とする請求項２記載のメモリセル用キャパシタの製作方
法。
【請求項４】前記Ｔａ₂Ｏ₅膜を堆積させて前記誘電体
層とした後、当該Ｔａ₂Ｏ₅膜の表面を大気に晒すことな
く、当該表面の上に他方の電極を形成することを特徴と
する請求項３記載のメモリセル用キャパシタの製作方
法。
【請求項５】真空に排気されることが可能な複数の処
理チャンバーと、処理チャンバー間で基板を大気に取り
出すことなく真空中で搬送することが可能な搬送ロボッ
トとを備えた枚葉式の基板処理装置であって、前記複数の処理チャンバーのうちの一つの処理チャンバ
ーは、表面に燐添加アモルファスシリコン膜が堆積しそ
の燐添加アモルファスシリコン膜の表面が清浄化されて
いる基板のその表面にシリコン水素化合物ガスを供給し
た後に基板を所定温度に加熱して半球状の結晶粒群であ
るＨＳＧを形成させるとともに、シリコン水素化合物ガ
スと燐化合物ガスの混合ガスをＨＳＧの表面に供給して
ＨＳＧの表面に別の燐添加シリコン膜を堆積させること
が可能であり、前記複数の処理チャンバーのうちの別の一つの処理チャ
ンバーは、キャパシタの誘電体層を成す誘電体膜を前記
別の燐添加シリコン膜の上に形成することが可能である
ことを特徴とする基板処理装置。
【請求項６】前記別の一つの処理チャンバーは、前記
誘電体膜としてＴａ₂Ｏ₅膜を作成するものであることを
特徴とする請求項５記載の基板処理装置。