KR100522420B1 - 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법 - Google Patents

도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR100522420B1
KR100522420B1 KR10-2003-0043097A KR20030043097A KR100522420B1 KR 100522420 B1 KR100522420 B1 KR 100522420B1 KR 20030043097 A KR20030043097 A KR 20030043097A KR 100522420 B1 KR100522420 B1 KR 100522420B1
Authority
KR
South Korea
Prior art keywords
storage node
doping
capacitor
silicon film
amorphous silicon
Prior art date
Application number
KR10-2003-0043097A
Other languages
English (en)
Other versions
KR20050002051A (ko
Inventor
신동우
최형복
이종민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0043097A priority Critical patent/KR100522420B1/ko
Publication of KR20050002051A publication Critical patent/KR20050002051A/ko
Application granted granted Critical
Publication of KR100522420B1 publication Critical patent/KR100522420B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 MPS 공정 적용시 스토리지노드의 전체 영역까지 미치도록 후속 인(P) 도핑의 도핑 능력을 최대화시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 불순물이 도핑된 제1비정질실리콘막과 불순물이 전혀 도핑되지 않은 제2비정질실리콘막을 인시튜로 형성하는 단계, 상기 제1비정질실리콘막과 상기 제2비정질실리콘막을 패터닝하여 스토리지노드를 형성하는 단계, 상기 스토리지노드 표면에 MPS 그레인을 성장시키는 단계, 상기 MPS 그레인이 성장된 스토리지노드를 결정화시키는 단계, 상기 스토리지노드가 가져야 하는 전도성을 확보하기 위해 상기 스토리지노드에 불순물을 도핑시키는 단계, 및 상기 불순물이 도핑된 스토리지노드 상에 유전막과 플레이트를 차례로 형성하는 단계를 포함하여, PH3 도핑 공정 전에 미리 스토리지노드를 결정화시키므로써 PH3 도핑 공정의 강화없이 스토리지노드의 표면을 포함한 전체 영역까지 인을 충분히 도핑시킬 수 있다.

Description

도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법{METHOD FOR FORMING CAPACITOR HAVING MPS GRAIN WITH IMPROVED DOPING EFFICIENCY}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.
반도체 소자의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 대략 25fF 이상의 캐패시턴스를 확보하여야 한다. 이와 같이 좁은 면적 상에 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위해, 실리콘산화막(ε=3.8), 질화막(ε=7)을 대체하여 Ta2O5, Al2O 3 또는 HfO2와 같은 높은 유전율을 가지는 물질을 유전체막으로 이용하는 방법, 스토리지노드를 실린더(cylinder)형, 콘케이브(concave)형 등으로 입체화하거나 스토리지노드표면에 MPS(Meta stable-Poly Silicon)를 성장시켜 스토리지노드의 유효 표면적을 1.7∼2배 정도 증가시키는 방법 등이 제안되었다.
이중 스토리지노드 표면에 MPS를 성장시켜 스토리지노드의 유효 표면적을 넓힌 캐패시터에 관한 기술이 최근에 주로 연구되고 있다. 현재는 셀과 셀 사이를 격리할 수 있는 한도내에서 캐패시터 구조의 내벽에만 MPS 기술을 접목시킨 이너(inner) 캐패시터 구조가 적용되고 있다.
실린더 또는 콘케이브 형태의 캐패시터 구조에서 MPS 공정을 적용하기 위해서는 스토리지노드 실리콘막을 캐패시터의 버팀목 역할을 하는 도우프드 실리콘막과 실제로 MPS 그레인이 성장되는 언도우프드 실리콘막으로 나누어 인시튜로 증착한다.
디자인룰이 작아지면서 동일한 캐패시터 구조에서 캐패시턴스를 확보하기 위해 MPS 그레인 사이즈의 최적화와 동시에 성장된 MPS 그레인들의 인 도핑(Phosphorous doping)의 최적화가 이루어져야 한다. 더욱이, MPS 그레인들이 하부전극으로 작용하기 위해서는 소자동작시에 불가피하게 발생하는 공핍(depletion)을 최소화하여야 하는데, 이를 위해 직접 캐패시터 유전물질과 접촉하는 MPS 그레인을 충분한 농도로 인 도핑시켜야만 한다.
이와 같이, MPS 그레인을 충분한 농도로 인 도핑시키는 종래 기술로 외부에서 가하는 PH3 도핑조건의 강화법, 즉 챔버플라즈마(Chamber plasma) PH3 도핑법과 퍼니스(Furnace) PH3 도핑법이 제안되었는데, 종횡비(aspect ratio)가 증가하고 콘택사이즈(contact size)가 감소함에 따라 도핑효율을 보다 향상시키는 방법이 필요하게 되었다.
도 1은 종래 기술에 따른 캐패시터의 제조 방법을 간략히 도시한 도면이다.
도 1을 참조하면, 트랜지스터 등의 하부 구조가 형성된 기판(도시 생략) 상에 층간절연막(11)을 형성하고, 층간절연막(11)을 식각하여 형성된 콘택홀에 콘택플러그(12)을 매립시킨 후 층간절연막(11) 상에 식각배리어막(13)과 스토리지노드산화막(14)을 적층하여 형성한다. 그리고, 스토리지노드산화막(14)과 식각배리어막(13)을 순차적으로 식각하여 스토리지노드가 형성될 홈을 형성한 후, 홈에 실린더 형태의 스토리지노드(15)를 형성한다. 다음에, 스토리지노드(15)의 내벽 표면에 MPS 그레인(16)을 형성한 후, 스토리지노드(15) 및 MPS 그레인(16)의 전도성을 확보하기 위해 PH3 도핑 공정을 진행한다.
예를 들어, 종래 기술은 PH3 도핑 공정으로 퍼니스 도핑법을 이용하며, 도핑효율 증대를 위해 PH3 도핑 공정의 유량, 압력 및 온도를 조절하여 인의 도핑농도를 조절한다.
도 2는 종래 퍼니스 도핑조건에 따른 인 농도를 비교한 도면으로서, 400Å 두께의 언도우프드 실리콘막에 퍼니스 도핑법을 사용하여 PH3 도핑한 실험 결과이다. 도 1에서, 커브 C1은 600℃에서 2시간동안 퍼니스 PH3 도핑한 결과이고, 커브 C2는 700℃에서 2시간동안 퍼니스 PH3 도핑한 결과이며, 커브 C3는 퍼니스 PH3 도핑이 생략된 결과이다.
도 2를 참조하여, 커브 C1(600℃, 2시간, 퍼니스 PH3 도핑)을 살펴보면, 언도우프드 실리콘막 표면에서는 인 농도가 5×1020 수준을 유지하다가 표면에서 100Å을 초과하면서부터 인 농도가 급격하게 감소하는 것을 알 수 있다. 즉, 400Å 두께의 언도우프드 실리콘막 전체를 충분하게 도핑시키지 못하고 있다.
그리고, 커브 C2(700℃, 2시간, 퍼니스 PH3 도핑)의 경우를 보면, 언도우프드 실리콘막 표면에서는 인 농도가 5×1019 수준을 유지하다가 표면에서 100Å을 초과하면서부터 인 농도가 급격하게 감소하는 것을 알 수 있다. 즉, 커브 C1의 결과보다 도핑 능력이 떨어짐을 알 수 있다.
커브 C1과 커브 C2를 비교해보면, 두 결과 모두 400Å 두께의 언도우프드 실리콘막을 충분하게 도핑시키지 못하고 있고, 또한 온도가 상승한 경우에 언도우프드 실리콘막 표면에서의 인농도가 더 감소함을 알 수 있다.
일반적으로 언도우프드 실리콘막 표면의 인농도는 도핑 가스로 들어가는 PH3가 언도우프드 실리콘막 표면과 반응되는 정도로써 결정된다. 즉, 언도우프드 실리콘막 표면의 인 농도는 가스상태의 PH3가 실리콘 표면에 부착되는 양과 이미 표면에 부착되어 있던 인이 실리콘 표면에서 탈착되어 가스상태로 빠져나가는 양의 차이에 의해 순수하게 표면에 존재하는 양에 의해 결정된다. 도핑온도가 700℃인 커브C2에서는 표면에 부착되는 양보다 표면에서 탈착되어 나가는 양이 도핑온도가 600℃인 커브C1에 비해 많기 때문에 도핑 능력이 더 떨어지는 것이다.
위와 같이, 종래 기술에서는 도핑 효율 증대를 위해 가스 상태에서 MPS 그레인 표면으로 유입되는 인의 양을 증가시키는 방법, 즉 외부에서 가하는 PH3 도핑조건(유량, 압력, 온도)의 강화를 통해 인도핑 효율을 증대시키고 있으나, 도 1의 결과에 의하면 그 도핑 효율 증대 효과가 스토리지노드의 전체 영역으로 미치지 못하는 단점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, MPS 공정 적용시 스토리지노드의 전체 영역까지 미치도록 후속 인(P) 도핑의 도핑 능력을 최대화시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 불순물이 도핑된 제1비정질실리콘막과 불순물이 전혀 도핑되지 않은 제2비정질실리콘막을 인시튜로 형성하는 단계, 상기 제1비정질실리콘막과 상기 제2비정질실리콘막을 패터닝하여 스토리지노드를 형성하는 단계, 상기 스토리지노드 표면에 MPS 그레인을 성장시키는 단계, 상기 MPS 그레인이 성장된 스토리지노드를 결정화시키는 단계, 상기 스토리지노드가 가져야 하는 전도성을 확보하기 위해 상기 스토리지노드에 불순물을 도핑시키는 단계, 및 상기 불순물이 도핑된 스토리지노드 상에 유전막과 플레이트를 차례로 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 MPS 그레인이 성장된 스토리지노드를 결정화시키는 단계는, 650℃∼750℃ 온도에서 질소 어닐링을 통해 이루어지는 것을 특징으로 하고, 상기 질소 어닐링은 급속열처리 장비 또는 퍼니스 장비를 이용하는 것을 특징으로 한다.
또한, 본 발명의 캐패시터의 제조 방법은 반도체 기판의 상부에 콘택홀을 갖는 절연막을 형성하는 단계, 상기 콘택홀에 매립되어 상기 반도체 기판과 연결되는 플러그를 형성하는 단계, 상기 플러그 및 절연막 상에 상기 플러그를 노출시키는 홈을 갖는 분리막을 형성하는 단계, 상기 분리막의 홈을 포함한 전면에 불순물이 도핑된 제1비정질실리콘막과 불순물이 전혀 도핑되지 않은 제2비정질실리콘막을 인시튜로 형성하는 단계, 상기 제1비정질실리콘막과 상기 제2비정질실리콘막을 패터닝하여 상기 분리막의 홈에 실린더 형태의 스토리지노드를 형성하는 단계, 상기 스토리지노드의 내벽 표면에 MPS 그레인을 성장시키는 단계, 상기 MPS 그레인이 성장된 스토리지노드를 결정화시키는 단계, 상기 스토리지노드가 가져야 하는 전도성을 확보하기 위해 상기 스토리지노드에 불순물을 도핑시키는 단계, 상기 분리막을 선택적으로 제거하는 단계, 상기 스토리지노드에 추가로 불순물을 도핑시키는 단계, 및 상기 불순물이 도핑된 스토리지노드 상에 유전막과 플레이트를 차례로 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 트랜지스터 등의 하부 구조가 형성된 기판(도시 생략) 상에 층간절연막(21)을 형성하고, 기판의 불순물 영역과 스토리지노드를 전기적으로 연결하기 위한 콘택홀을 형성한 후, 여기에 도전성 물질을 적층하고 화학적기계적연마나 에치백으로 평탄화하여 콘택플러그(22)를 형성한다. 이어서, 전면에 식각배리어막(23)을 증착하고, 식각배리어막(23) 상에 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), BPSG(Boron Phosphorus Silicate Glass), PSG(Phoshporus Silicate Glass) 또는 USG(Undoped Silicate Glass)와 같은 스토리지노드산화막(Storagenode oxide)을 증착한다. 이때, 스토리지노드산화막은 15000Å∼25000Å 두께로 형성한다.
다음에, 스토리지노드산화막과 식각배리어막(23)을 순차적으로 식각하여 스토리지노드를 형성할 영역의 콘택플러그(22)를 노출시키는 홈을 갖는 스토리지노드간 분리막패턴(24)을 형성한다. 이때, 식각배리어막(23)은 스토리지노드간 분리막패턴(24)의 형성시 산화막의 식각을 정지시키는 막으로서, 스토리지노드간 분리막 패턴(24)과 식각선택비가 좋은, 예컨대 실리콘질화막(silicon nitride)으로 형성한다. 이와 같은 식각배리어막(23)은 높이가 높은 스토리지노드를 측면에서 지탱하는 역할을 하여 기계적인 강도 면에서는 더욱 뛰어난 스토리지노드를 얻을 수 있다.
한편, 식각배리어막(23)의 적층 순서는 바꿀 수도 있다. 즉, 층간절연막(21)과 식각배리어막(23)을 적층 형성하고, 콘택홀 및 콘택플러그(22)를 형성한 후, 전면에 스토리지노드간 분리막패턴(24)을 형성하기 위한 스토리지노드산화막을 형성할 수 있다.
도 3b에 도시된 바와 같이, 스토리지노드간 분리막패턴(24)의 홈을 포함한 전면에 불순물이 도핑된 제1비정질실리콘막(25)과 불순물이 전혀 도핑되지 않은 제2비정질실리콘막(26)을 인시튜로 연속해서 형성한다.
이렇게 불순물이 도핑된 제1비정질실리콘막(25)과 불순물이 전혀 도핑되지 않은 제2비정질실리콘막(26)을 인시튜로 형성하는 이유는, 불순물의 도핑 농도가 고농도인 비정질실리콘막에서는 실리콘 원자가 거의 이동되지 않아 MPS 그레인이 성장되지 않고 불순물이 도핑되지 않은 비정질실리콘막에서는 실리콘 원자가 빠르게 이동되어 MPS 그레인이 용이하게 성장되는 현상을 이용하기 위한 것이다. 즉, 불순물이 도핑된 제1비정질실리콘막(25)은 이후에 스토리지노드의 실린더 형태의 골격을 이루는 외벽이 되고, 불순물이 도핑되지 않은 제2비정질실리콘막(26)은 실린더 형태의 내벽에 형성되는 MPS 그레인으로 된다. 따라서, 이 MPS 그레인으로 되는 제2비정질실리콘막(26)의 실리콘 원자가 거의 대부분 이동하여 MPS 그레인으로 성장하더라도 제1비정질실리콘막(25)에서 실리콘 원자의 이동이 정지되어 스토리지노드의 골격을 이루도록 하기 위해서 제1비정질실리콘막(25)의 도핑 농도를 높게 한다.
이와 같은 제1,2비정질실리콘막(25, 26) 인시튜 증착시, 제1 비정질실리콘막(25)에 도핑되는 불순물로는 인(P)을 사용할 수 있고, 제1비정질실리콘막(25)의 증착과 동시에 인(P)을 도핑할 수 있다. 이때, 인(P)의 도핑 농도는 실리콘 소스가스 대비 인을 함유한 불순물 소스가스의 유량을 조절함으로써 조절할 수 있는데, 실리콘 소스가스로는 모노실란(monosilane), 디실란(disilane), 트리실란(trisilane), 디클로로실란(dichlorosilane) 등 실란계 가스를 사용하고, 인을 함유한 불순물소스가스는 PH3 가스를 사용한다. 제1비정질실리콘막(25)의 인(P) 도핑 농도는 실리콘 원자를 이동시키는 시간, 성장시킬 실리콘그레인의 크기 등을 고려하여 설정하는데, SIMS를 이용하여 1E20∼3E21/cm3 정도의 높은 도핑농도를 갖도록 한다. 이러한 1.0E20/cm3∼3E21cm3 정도의 인(P) 도핑 농도는 콘택플러그(22)와 스토리지노드간 콘택저항이 증가하거나 또는 도핑 부족에 의해 스토리지노드에 공핍(depletion)이 발생하여 전체적인 캐패시턴스의 감소를 초래하는 문제를 해결하기에 충분한 것이다.
한편, 제1비정질실리콘막(25)과 제2비정질실리콘막(26)의 두께는 원하는 소자의 집적도나 스토리지노드의 높이, 폭 등에 따라 결정되는데, 본 발명에서는 각각 100Å∼300Å 정도로 하여 비정질실리콘막의 총 두께가 300Å∼600Å이 되도록 한다. 그리고, 제1비정질실리콘막(25)과 제2비정질실리콘막(26)의 인시튜 증착시 증착온도는 500℃∼550℃를 유지하도록 하는데, 이는 550℃ 이상의 온도에서 실리콘막을 증착하면 비정질이 아닌 결정질의 형태를 갖기 때문이다. 결정질 실리콘막에서는 MPS 그레인을 성장시킬 수 없다.
다음으로, 스토리지노드간 분리막패턴(24)의 상부에 형성된 제1비정질실리콘막(25) 및 제2비정질실리콘막(26)을 화학적기계적 연마나 에치백 등의 방법으로 제거하여 제1비정질실리콘막(25)과 제2비정질실리콘막(26)의 이중층으로 되는 실린더 형태의 스토리지노드를 형성한다. 여기서, 제1비정질실리콘막(25) 및 제2비정질실리콘막(26)을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 포토레지스트로 실린더 내부를 모두 채운 후에, 스토리지노드간 분리막패턴(24)이 노출될 때까지 연마 또는 에치백을 수행하고, 실린더 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다.
도 3c에 도시된 바와 같이, 스토리지노드의 내벽에 MPS 그레인(26a)을 성장시킨다. MPS 그레인(26a)을 성장시키는 방법은 제2비정질실리콘막(26) 표면에 실란계 가스를 이용하여 실리콘시드를 형성한 후, 600℃∼650℃의 온도에서 어닐링하여 실리콘을 이동시키므로써 이루어진다. 즉, 불순물이 도핑되지 않은 제2비정질실리콘막(26)이 MPS 그레인(26a)으로 성장한다. 이렇게 MPS 그레인(26a)을 성장시킬 때, 제1비정질실리콘막(25)내 실리콘원자의 이동이 억제되는 반면 제2비정질실리콘막(26)의 실리콘 원자는 이동하여 MPS 그레인(26a)으로 성장된다. 이때, 특히 MPS 그레인(26a)의 크기를 크게 하기 위해, 제2비정질실리콘막(26)의 실리콘 원자가 대부분 이동되어 MPS 그레인(26a)으로 성장하게 하면, 제2비정질실리콘막(26)의 실리콘 원자가 대부분 소진되어 MPS 그레인(26a)으로 성장하고 성장된 MPS 그레인(26a)들의 사이사이에는 제1비정질실리콘막(25)이 드러날 수 있다. 이렇게, 제2비정질실리콘막(26)이 소진되어 MPS 그레인(26a)으로 성장하더라도 인(P)의 도핑 농도가 높은 제1비정질실리콘막(25)에서는 실리콘 원자의 이동이 소량으로 억제되므로 최소한 제1비정질실리콘막(25) 두께 만큼의 스토리지노드 골격이 유지된다.
도 3d에 도시된 바와 같이, 650℃∼750℃ 온도에서 질소 어닐링(N2 annealing)을 실시한다. 여기서, 어닐링 장비는 급속열처리[RTP; Rapid Thermal Process] 장비 또는 퍼니스(Furnace) 장비를 이용하되, 급속열처리장비에서는 2분∼5분동안 어닐링하며, 퍼니스 장비에서는 30분∼1시간동안 어닐링한다.
이러한 질소 어닐링에 의해 제1비정질실리콘막(25)과 MPS 그레인(26a)이 결정화된다. 이하, 결정화된 제1비정질실리콘막(25)과 MPS 그레인(26a)을 통틀어 스토리지노드(27)라고 한다.
위와 같이, 본 발명은 PH3 도핑 공정을 진행하기에 앞서, 미리 스토리지노드를 결정화시킨다. 즉, MPS 그레인(26a)과 그 하부의 제1비정질실리콘막(25)을 PH3 도핑전에 결정화시키므로써 후속 PH3 도핑 공정시 외부에서 표면으로 들어오는 인(P)이 빠른 확산경로인 MPS 그레인(26a)의 그레인바운더리(Grain boundary)를 통해 확산해들어가도록 하여 높은 인 도핑효과를 얻을 수 있다.
예컨대, 결정화된 실리콘막의 그레인바운더리를 통해 확산하는 도펀트의 확산도가 비정질 실리콘막을 통해 확산하는 도펀트의 확산도에 비해 10배∼100배 정도 크며, 이를 통해 확산해 들어가 존재하는 높은 농도의 인(P)은 후속 유전막 증착후 고온의 어닐링 공정을 통해 실리콘 그레인 내부로 인 농도 기울기를 따라 확산하므로써 높은 도핑효과를 얻게 된다.
도 3e에 도시된 바와 같이, 결정화된 스토리지노드(27)가 가져야 하는 전도성, 예컨대 스토리지노드(27)의 인(P) 도핑 농도를 확보하기 위해 PH3 도핑 공정을 진행한다. 이때, PH3 도핑 공정은 불순물이 도핑되지 않은 MPS 그레인(26a)에 인(P)을 도핑시키기 위한 것일뿐 아니라 제1비정질실리콘막(25) 증착시에 도핑시켰던 인(P)의 도핑농도를 증가시키기 위한 공정이다. 먼저, PH3 도핑공정의 도핑효율을 높이기 위해 HF 케미컬 내지 BOE 케미컬을 사용하여 MPS 그레인이 성장된 스토리지노드(27) 표면을 세정한 후, PH3 도핑을 실시하여 MPS 그레인 부분에 인(P)을 도핑한다. 아울러, 이미 형성되었던 제1비정질실리콘막(25) 내의 인(P)의 도핑 농도도 증가시킨다. PH3 가스를 반응가스로 하여 확산공정에 의해 스토리지노드(27) 내부로 확산시키므로써, 스토리지노드(27)의 전영역에 걸쳐 인(P)의 도핑농도를 균일하게 분포시킨다.
이하, PH3 도핑 공정의 다양한 예를 들기로 한다.
첫 번째, PH3 도핑 공정은 챔버플라즈마(Chamber plasma) 도핑법을 이용한다. 챔버플라즈마도핑법은 챔버내에 PH3 가스의 플라즈마를 발생시켜 인을 도핑시키는 방법으로, 공정 온도는 700℃∼800℃로 하며, 공정 시간은 2분∼5분으로 하고, 공정 압력과 플라즈마 파워는 각각 1.5torr∼2.5torr와 300W∼500W의 범위로 한다. 이때, PH3 가스의 유량은 300sccm∼500sccm으로 한다.
두 번째, PH3 도핑 공정은 퍼니스 도핑법을 이용한다. 퍼니스 도핑법은 퍼니스에서 PH3 가스를 이용하여 인을 도핑시키는 방법으로, 공정 온도는 600℃∼700℃로 하며, 공정 시간은 1시간∼2시간으로 하고, 공정 압력과 PH3 가스의 유량은 각각 5torr∼10torr와 100sccm∼200sccm으로 한다.
도 3f에 도시된 바와 같이, 스토리지노드간 분리막패턴(24)을 HF 또는 BOE의 습식케미컬을 이용하여 딥아웃(dip out)한다. 습식딥아웃 공정후에 PH3 도핑 공정을 추가로 진행한다. 이러한 추가 PH3 도핑 공정은 스토리지노드(27)내 인(P)의 도핑효율을 더욱 좋게 하기 위한 것이면서 인(P)의 도핑프로파일을 보정해주기 위한 것이다. 즉, 스토리지노드간 분리막패턴(24)의 습식딥아웃시에 스토리지노드(27) 표면의 인(P)이 탈리되어 도핑농도 부족으로 인한 공핍이 발생될 수 있기 때문에 추가로 PH3 도핑 공정을 통해 스토리지노드(27)에 인을 도핑시켜 주는 것이다.
자세히 살펴보면, 스토리지노드간 분리막패턴(24)을 습식딥아웃을 통해 내벽은 물론 외벽까지 노출된 스토리지노드(27)에 추가로 PH3 도핑 공정을 진행한다.
추가 PH3 도핑 공정은 챔버플라즈마도핑법 또는 퍼니스도핑법을 이용한다.
먼저, 챔버플라즈마도핑법은 700℃∼800℃의 공정온도, 1분∼3분의 공정시간, 1.5torr∼2.5torr의 공정압력 및 300W∼500W의 플라즈마 파워 조건하에서 PH3 가스를 300sccm∼500sccm의 유량으로 흘려주면서 진행한다.
그리고, 퍼니스 도핑법에서 공정 온도는 600℃∼700℃로 하며, 공정 시간은 1시간∼2시간으로 하고, 공정 압력과 PH3 가스의 유량은 각각 5torr∼10torr와 100sccm∼200sccm으로 한다.
다음으로, 도 3g에 도시된 것처럼, 유전막(28)과 플레이트(29)를 형성하여 캐패시터를 완성한다. 여기서, 유전막(28)은 산화처리된 Si3N4, Ta2O5 , Al2O3, HfO2를 이용하고, 플레이트(29)는 도우프드 폴리실리콘막 또는 도우프드 폴리실리콘막과 티타늄나이트라이드막(TiN)의 이중막을 사용한다.
전술한 바와 같은 실시예에 따르면, PH3 도핑 공정 전에 미리 스토리지노드를 결정화시키므로써, PH3 도핑 공정의 강화없이 스토리지노드(27)의 표면 및 콘택플러그(22)에 접하는 바닥영역까지 인을 충분히 도핑시킬 수 있고, 이로써 스토리지노드(27)와 콘택플러그(22)간 콘택저항 및 스토리지노드(27)의 전도성을 충분히 확보할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 외부에서 가하는 PH3 도핑조건의 강화를 통하지 않고 단순히 스토리지노드를 결정화시킨 후 인 도핑하여 인의 도핑효율을 높일 수 있는 효과가 있다.
또한, 질소 어닐링 공정만 추가됨에 따라 비용절감의 효과를 얻을 수 있다.
도 1은 종래 기술에 따른 캐패시터의 제조 방법을 간략히 도시한 도면,
도 2는 종래 퍼니스 도핑조건에 따른 인 농도를 비교한 도면,
도 3a 내지 도 3g는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 층간절연막 22 : 콘택플러그
23 : 식각배리어막 24 : 스토리지노드간 분리막패턴
25 : 제1비정질실리콘막 26a : MPS 그레인
27 : 스토리지노드 28 : 유전막
29 : 플레이트

Claims (18)

  1. 불순물이 도핑된 제1비정질실리콘막과 불순물이 전혀 도핑되지 않은 제2비정질실리콘막을 인시튜로 형성하는 단계;
    상기 제1비정질실리콘막과 상기 제2비정질실리콘막을 패터닝하여 스토리지노드를 형성하는 단계;
    상기 스토리지노드 표면에 MPS 그레인을 성장시키는 단계;
    상기 MPS 그레인이 성장된 스토리지노드를 결정화시키는 단계;
    상기 스토리지노드가 가져야 하는 전도성을 확보하기 위해 상기 스토리지노드에 불순물을 도핑시키는 단계; 및
    상기 불순물이 도핑된 스토리지노드 상에 유전막과 플레이트를 차례로 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  2. 제1항에 있어서,
    상기 MPS 그레인이 성장된 스토리지노드를 결정화시키는 단계는,
    질소 어닐링을 통해 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
  3. 제2항에 있어서,
    상기 질소 어닐링은,
    650℃∼750℃ 온도에서 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  4. 제2항에 있어서,
    상기 질소 어닐링은 급속열처리 장비 또는 퍼니스 장비를 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  5. 제1항에 있어서,
    상기 스토리지노드에 불순물을 도핑시키는 단계는,
    챔버플라즈마 도핑법 또는 퍼니스 도핑법을 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  6. 제5항에 있어서,
    상기 챔버플라즈마도핑법은,
    700℃∼800℃의 온도와 1.5torr∼2.5torr의 압력하에서 300W∼500W의 플라즈마파워를 인가하고, PH3 가스를 300sccm∼500sccm의 유량으로 흘려주면서 2분∼5분동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
  7. 제5항에 있어서,
    상기 퍼니스 도핑법은,
    600℃∼700℃의 온도와 5torr∼10torr의 압력하에서 PH3 가스를 100sccm∼200sccm으로 흘려주면서 1시간∼2시간동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
  8. 반도체 기판의 상부에 콘택홀을 갖는 절연막을 형성하는 단계;
    상기 콘택홀에 매립되어 상기 반도체 기판과 연결되는 플러그를 형성하는 단계;
    상기 플러그 및 절연막 상에 상기 플러그를 노출시키는 홈을 갖는 분리막을 형성하는 단계;
    상기 분리막의 홈을 포함한 전면에 불순물이 도핑된 제1비정질실리콘막과 불순물이 전혀 도핑되지 않은 제2비정질실리콘막을 인시튜로 형성하는 단계;
    상기 제1비정질실리콘막과 상기 제2비정질실리콘막을 패터닝하여 상기 분리막의 홈에 실린더 형태의 스토리지노드를 형성하는 단계;
    상기 스토리지노드의 내벽 표면에 MPS 그레인을 성장시키는 단계;
    상기 MPS 그레인이 성장된 스토리지노드를 결정화시키는 단계;
    상기 스토리지노드가 가져야 하는 전도성을 확보하기 위해 상기 스토리지노드에 불순물을 도핑시키는 단계;
    상기 분리막을 선택적으로 제거하는 단계;
    상기 스토리지노드에 추가로 불순물을 도핑시키는 단계; 및
    상기 불순물이 도핑된 스토리지노드 상에 유전막과 플레이트를 차례로 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  9. 제8항에 있어서,
    상기 MPS 그레인이 성장된 스토리지노드를 결정화시키는 단계는,
    질소 어닐링을 통해 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
  10. 제9항에 있어서,
    상기 질소 어닐링은,
    650℃∼750℃ 온도에서 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  11. 제9항에 있어서,
    상기 질소 어닐링은 급속열처리 장비 또는 퍼니스 장비를 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  12. 제8항에 있어서,
    상기 스토리지노드에 불순물을 도핑시키는 단계는,
    챔버플라즈마 도핑법 또는 퍼니스 도핑법을 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  13. 제12항에 있어서,
    상기 챔버플라즈마도핑법은,
    700℃∼800℃의 온도와 1.5torr∼2.5torr의 압력하에서 300W∼500W의 플라즈마파워를 인가하고, PH3 가스를 300sccm∼500sccm의 유량으로 흘려주면서 2분∼5분동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
  14. 제12항에 있어서,
    상기 퍼니스 도핑법은,
    600℃∼700℃의 온도와 5torr∼10torr의 압력하에서 PH3 가스를 100sccm∼200sccm으로 흘려주면서 1시간∼2시간동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
  15. 제8항에 있어서,
    상기 MPS 그레인을 성장시킨 후에,
    상기 스토리지노드 표면을 세정하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  16. 제15항에 있어서,
    상기 스토리지노드 표면을 세정하는 단계는,
    HF 케미컬 또는 BOE 케미컬을 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  17. 제8항에 있어서,
    상기 스토리지노드에 추가로 불순물을 도핑시키는 단계는,
    챔버플라즈마도핑법을 이용하되, 상기 챔버플라즈마도핑법은 700℃∼800℃의 온도와 1.5torr∼2.5torr의 압력하에서 300W∼500W의 플라즈마파워를 인가하고, PH3 가스를 300sccm∼500sccm의 유량으로 흘려주면서 1분∼3분동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
  18. 제8항에 있어서,
    상기 스토리지노드에 추가로 불순물을 도핑시키는 단계는,
    퍼니스 도핑법을 이용하되, 상기 퍼니스 도핑법은 600℃∼700℃의 온도와 5torr∼10torr의 압력하에서 PH3 가스를 100sccm∼200sccm으로 흘려주면서 1시간∼2시간동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
KR10-2003-0043097A 2003-06-30 2003-06-30 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법 KR100522420B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043097A KR100522420B1 (ko) 2003-06-30 2003-06-30 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043097A KR100522420B1 (ko) 2003-06-30 2003-06-30 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20050002051A KR20050002051A (ko) 2005-01-07
KR100522420B1 true KR100522420B1 (ko) 2005-10-19

Family

ID=37217611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0043097A KR100522420B1 (ko) 2003-06-30 2003-06-30 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR100522420B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673241B1 (ko) * 2005-06-20 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트 형성방법

Also Published As

Publication number Publication date
KR20050002051A (ko) 2005-01-07

Similar Documents

Publication Publication Date Title
US7053010B2 (en) Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
KR100363083B1 (ko) 반구형 그레인 커패시터 및 그 형성방법
JPH05315543A (ja) 半導体装置およびその製造方法
US7666738B2 (en) Method for fabricating capacitor of semiconductor device
US20080054400A1 (en) Capacitor and method of manufacturing the same
EP0941552B1 (en) Semiconductor device with memory capacitor and method of manufacturing such a device
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
TW202121668A (zh) 半導體裝置
KR100548846B1 (ko) 도핑 균일도를 향상시킨 캐패시터의 제조 방법
KR100722997B1 (ko) 반도체 장치의 캐패시터 제조 방법
KR20050002056A (ko) 엠피에스 도핑 효율을 향상시킨 반도체 소자의 캐패시터제조 방법
KR100531461B1 (ko) 엠피에스 공정을 이용한 캐패시터의 제조 방법
KR100604666B1 (ko) 반도체 소자의 ｓｉｓ 캐패시터 제조방법
KR100316064B1 (ko) 반도체장치의 하부전극 형성방법
KR100744107B1 (ko) 캐패시터 제조 방법
KR100372640B1 (ko) 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR100596424B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20060011425A (ko) 반도체소자의 캐패시터 제조 방법
KR20000043619A (ko) 반도체장치의 제조방법
KR20020050521A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20050002058A (ko) 캐패시터의 스토리지노드 형성 방법
JPH04209570A (ja) 半導体素子の製造方法
KR20050002040A (ko) 엠아이엠 캐패시터 및 그 제조 방법
KR20010008584A (ko) 고집적 반도체장치의 커패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee