KR20060011425A - 반도체소자의 캐패시터 제조 방법 - Google Patents

반도체소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR20060011425A
KR20060011425A KR1020040060269A KR20040060269A KR20060011425A KR 20060011425 A KR20060011425 A KR 20060011425A KR 1020040060269 A KR1020040060269 A KR 1020040060269A KR 20040060269 A KR20040060269 A KR 20040060269A KR 20060011425 A KR20060011425 A KR 20060011425A
Authority
KR
South Korea
Prior art keywords
storage node
capacitor
doping
forming
doped
Prior art date
Application number
KR1020040060269A
Other languages
English (en)
Inventor
채수진
김해원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040060269A priority Critical patent/KR20060011425A/ko
Publication of KR20060011425A publication Critical patent/KR20060011425A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 불순물의 도핑레벨 저하를 초래하는 자연산화막 생성과 불순물의 외확산을 방지하면서도 스토리지노드에 도핑된 불순물의 활성화를 얻을 수 있는 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 스토리지노드의 표면에 MPS 그레인을 형성하는 단계, 상기 스토리지노드 및 상기 MPS 그레인에 불순물을 도핑시킴과 동시에 상기 스토리지노드 표면에 산화방지막을 형성하는 단계, 상기 스토리지노드에 도핑된 불순물의 활성화를 위해 어닐링을 진행하는 단계, 및 상기 스토리지노드 상에 유전막과 플레이트를 차례로 형성하는 단계를 포함하고, PH3 도핑공정시 인시튜로 스토리지노드 표면에 산화방지막(질화막)을 형성하므로써, 자연산화막의 생성되는 것을 방지함과 동시에 스토리지노드의 인이 외확산하는 것을 방지하여 스토리지노드의 도핑레벨 감소를 억제할 수 있는 효과가 있다.
캐패시터, 스토리지노드, MPS, 외확산, 급속어닐링, 도핑

Description

반도체소자의 캐패시터 제조 방법{METHOD FOR FABRICATING CAPACITOR IN SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따른 반도체소자의 캐패시터의 구조를 도시한 구조 단면도,
도 2a 내지 도 2f는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23 : 스토리지노드콘택플러그 24 : 식각배리어막
25 : 스토리지노드 분리막 27 : 도우프드 비정질실리콘막
28 : 언도우프드 비정질실리콘막 28a : MPS 그레인
29 : 질화막 101 : 스토리지노드
200 ; 유전막 300 : 플레이트
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.
DRAM을 비롯한 반도체 소자는 밀도가 높아짐에 따라 셀면적은 급격하게 축소되나, 소자의 특성을 일정하게 유지하기 위하여 디자인룰 상의 셀면적이 작아짐에도 불구하고 일정량 이상의 캐패시턴스를 유지해야 하는 어려움이 있다.
이에 따라 셀의 동작에 필요로 하는 일정 용량 이상의 캐패시턴스 확보를 위해 공정개발과 동시에 소자의 신뢰성 확보가 현재 DRAM을 비롯한 반도체소자의 고집적화에서 해결해야 할 가장 큰 관심 중의 하나이다.
이와 같이 일정 용량 이상의 캐패시턴스 확보를 위해 스토리지노드(Storage node) 형성시 표면의 불순물 농도가 낮은 비정질실리콘(Amorphous polysilicon)을 증착하고, 선택적 MPS(Selective Meta-stable Polysilicon) 공정을 통해 울퉁불퉁한 그레인(Grain)을 형성하는 방법을 적용하고 있으며, 그 위에 Al2O3 또는 Al2O3/HfO2의 이중 유전막과 같은 고유전상수(high-k)를 갖는 유전막 재료를 적용하고 있다.
도 1은 종래기술에 따른 반도체소자의 캐패시터의 구조를 도시한 구조 단면도이다.
도 1을 참조하면, 비정질실리콘으로 형성된 스토리지노드(11), 스토리지노드 (11) 표면에 형성된 MPS 그레인(12), 스토리지노드(11) 상의 유전막(13), 유전막(13) 상의 플레이트(14)를 포함한다. 여기서, 스토리지노드(11)는 도전성을 갖기 위한 불순물로 인(Phosphorous; P)이 도핑되어 있다.
도 1과 같은 캐패시터는 유전막 형성시 산소확산에 의해 스토리지노드의 표면에서 성장하는 자연산화막(Native oxide)의 존재에 의해 원하는 수준의 캐패시터의 용량을 얻지 못하거나, 캐패시터의 역할 자체를 수행하지 못하는 현상이 발생할 수 있다.
이를 해결하기 위해 선택적 MPS 공정후 후처리로 PH3 도핑 공정과 HF 계열의 케미컬을 이용한 세정 공정을 진행하여 자연산화막을 제거하고, 급속열질화(Rapid Thermal Nitridation; RTN) 공정을 진행하여 스토리지노드 표면에 산화막 대비 유전율이 높은 질화막을 형성하고 있다. 여기서, 질화막은 후속 산소분위기의 공정시 산소확산을 방지하여 스토리지노드 표면이 산화되는 것을 방지하는 산화방지막 역할을 한다.
특히, 유전막이 Al2O3과 HfO2의 순서로 적층된 이중 유전막(이하, 'AHO 유전막'이라고 약칭함)을 사용하는 캐패시터에서 HfO2가 후속 고온 공정에서 다른 물질과 반응하거나, 또는 결정화되어 누설전류(Leakage current)가 증가하기 때문에 AHO 유전막의 증착전에 급속열질화(RTN) 공정을 반드시 진행한다. 아울러, 급속열질화 공정을 통해 스토리지노드에 도핑된 불순물의 활성화도 구현할 수 있다.
그러나, 이러한 PH3 도핑과 급속열질화(RTN) 공정을 적용하는 캐패시터는, 도핑공정후에 자연산화막을 제거하기 위한 세정 공정을 진행할 때 스토리지노드 표면에 도핑된 불순물이 같이 제거되며, 아울러 급속열질화(RTN) 공정시에 스토리지노드 내의 불순물이 외부로 확산하는 외확산(Out-diffusion) 현상이 발생한다.
이와 같이, 세정 공정 및 급속열질화 공정으로 인해 스토리지노드의 불순물의 도핑레벨이 감소하고, 이처럼 스토리지노드의 불순물의 도핑레벨이 감소하면 캐패시턴스의 공핍율(Depletion rate)이 커지게 되며, 결국에는 (-) 전압에서의 캐패시턴스 감소를 초래하는 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 불순물의 도핑레벨 저하를 초래하는 자연산화막 생성과 불순물의 외확산을 방지하면서도 스토리지노드에 도핑된 불순물의 활성화를 얻을 수 있는 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체 기판 상부에 스토리지노드 영역을 오픈시킨 스토리지노드분리막을 형성하는 단계, 상기 스토리지노드분리막의 스토리지노드 영역 내부에 실린더 형태의 스토리지노드를 형성하는 단계, 상기 스토리지노드의 표면에 MPS 그레인을 형성하는 단계, 상기 스토리지노드 및 상기 MPS 그레인에 불순물을 도핑시킴과 동시에 상기 스토리지노드 표 면에 산화방지막을 형성하는 단계, 상기 스토리지노드에 도핑된 불순물의 활성화를 위해 어닐링을 진행하는 단계, 및 상기 스토리지노드 상에 유전막과 플레이트를 차례로 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 스토리지노드 및 상기 MPS 그레인에 불순물을 도핑시킴과 동시에 상기 스토리지노드 표면에 산화방지막을 형성하는 단계는 상기 MPS 그레인이 형성된 스토리지노드 표면에 형성된 자연산화막을 제거하기 위한 세정 단계, 상기 세정된 MPS 그레인이 형성된 스토리지노드에 PH3 도핑을 진행하는 단계; 및상기 MPS 그레인이 형성된 스토리지노드에 PH3 도핑을 진행하는 단계를 포함하는 것을 특징으로 하며, 상기 스토리지노드에 도핑된 불순물의 활성화를 위해 어닐링을 진행하는 단계는 튜브를 이용한 급속어닐링으로 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 트랜지스터 등의 하부 구조가 형성된 반도체 기판(21) 상에 층간절연막(22)을 형성하고, 반도체 기판(21)의 불순물 영역(통상적으로 트랜지스터의 소스/드레인 영역)과 스토리지노드를 전기적으로 연결하기 위한 콘택홀을 형성한 후, 여기에 도전성 물질을 적층하고 화학적기계적연마나 에치백으로 평탄화하여 스토리지노드콘택플러그(23)를 형성한다.
이어서, 전면에 식각배리어막(24)을 증착하고, 식각배리어막(24) 상에 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), BPSG(Boron Phosphorus Silicate Glass), PSG(Phoshporus Silicate Glass) 또는 USG(Undoped Silicate Glass) 중에서 선택된 스토리지노드분리막(Storagenode oxide, 25)을 증착한다. 이때, 스토리지노드 분리막(25)은 15000Å∼25000Å 두께로 형성한다.
다음에, 스토리지노드 분리막(25)과 식각배리어막(24)을 순차적으로 식각하여 스토리지노드를 형성할 영역의 스토리지노드콘택플러그(23) 상부를 개방시키는 스토리지노드영역(26)을 형성한다.
이때, 스토리지노드 분리막(25)의 형성시 산화막의 식각을 정지시키는 막으로 사용되는 식각배리어막(24)은 스토리지노드 분리막(25) 식각에 대해 식각선택비가 큰, 예컨대 실리콘질화막(silicon nitride)으로 형성한다. 이와 같은 식각배리어막(24)은 높이가 높은 스토리지노드를 측면에서 지탱하는 역할을 하여 기계적인 강도 면에서는 더욱 뛰어난 스토리지노드를 얻을 수 있다.
도 2b에 도시된 바와 같이, 스토리지노드영역(26)을 포함한 스토리지노드 분리막(25)의 표면 상에 불순물이 도핑된 도우프드 비정질실리콘막(Doped amorphous silicon, 27)과 불순물이 도핑되지 않은 언도우프드 비정질실리콘막(Undoped amorphous silicon, 28)을 인시튜(Insitu)로 적층한다. 이렇게 불순물이 도핑된 도우프드 비정질실리콘막(27)과 불순물이 전혀 도핑되지 않은 언도우프드 비정질실리 콘막(28)을 인시튜로 형성하는 이유는, 불순물의 도핑 농도가 고농도인 비정질실리콘막에서는 실리콘 원자가 거의 이동되지 않아 MPS 그레인이 성장되지 않고 불순물이 도핑되지 않은 비정질실리콘막에서는 실리콘 원자가 빠르게 이동되어 MPS 그레인이 용이하게 성장되는 현상을 이용하기 위한 것이다. 즉, 불순물이 도핑된 도우프드 비정질실리콘막(27)은 이후에 스토리지노드의 실린더 형태의 골격을 이루는 외벽이 되고, 불순물이 도핑되지 않은 언도우프드 비정질실리콘막(28)은 실린더 형태의 내벽에 형성되는 MPS 그레인으로 된다. 따라서, 이 MPS 그레인으로 되는 언도우프드 비정질실리콘막(28)의 실리콘 원자가 거의 대부분 이동하여 MPS 그레인으로 성장하더라도 도우프드 비정질실리콘막(27)에서 실리콘 원자의 이동이 정지되어 스토리지노드의 골격을 이루도록 하기 위해서 도우프드 비정질실리콘막(27)의 도핑 농도를 높게 한다.
이와 같은 도우프드 비정질실리콘막(27)과 언도우프드 비정질실리콘막(28) 인시튜 증착시, 도우프드 비정질실리콘막(27)에 도핑되는 불순물로는 인(P)을 사용할 수 있고, 도우프드 비정질실리콘막(27)의 증착과 동시에 인(P)을 도핑할 수 있다. 이때, 인(P)의 도핑 농도는 실리콘 소스가스 대비 인을 함유한 불순물 소스가스의 유량을 조절함으로써 조절하는데, 실리콘 소스가스는 모노실란(Monosilane), 디실란(Disilane), 트리실란(Trisilane) 또는 디클로로실란(Dichlorosilane) 중에서 선택되는 실란계 가스를 사용하고, 인(P)을 함유한 불순물소스가스는 포스핀(PH3) 가스를 사용한다. 이때, 도우프드 비정질실리콘막(27)의 인(P) 도핑 농도는 실리콘 원자를 이동시키는 시간, 성장시킬 MPS 그레인의 크기 등을 고려하여 설정하는데, 본 발명은 SIMS를 이용하여 1E20∼2E22/cm3 정도의 도핑농도를 갖도록 한다. 이러한 1E20∼2E22/cm3 정도의 도핑농도는 스토리지노드콘택플러그(22)와 스토리지노드간 콘택저항 개선 또는 도핑 부족에 의한 스토리지노드의 공핍(depletion)을 방지할 수 있는 충분한 도핑농도이다.
한편, 도우프드 비정질실리콘막(27)과 언도우프드 비정질실리콘막(28)의 두께는 원하는 소자의 집적도나 스토리지노드의 높이, 폭 등에 따라 결정되는데, 본 발명에서는 각각 100Å∼300Å 정도로 한다. 그리고, 도우프드 비정질실리콘막(27)과 언도우프드 비정질실리콘막(28)의 인시튜 증착시 증착온도는 500℃∼550℃를 유지하도록 하는데, 이는 550℃ 이상의 온도에서 실리콘막을 증착하면 비정질이 아닌 결정질의 형태를 갖기 때문이다. 결정질 실리콘막에서는 MPS 그레인을 성장시킬 수 없다.
다음으로, 스토리지노드 분리막(25)의 상부에 형성된 도우프드 비정질실리콘막(27) 및 언도우프드 비정질실리콘막(28)을 화학적기계적연마(CMP)나 에치백(Etch-back) 등의 방법으로 제거하여 도우프드 비정질실리콘막(27)과 언도우프드 비정질실리콘막(28)의 이중층으로 되는 실린더 구조의 스토리지노드(100)를 형성한다. 여기서, 도우프드 비정질실리콘막(27) 및 언도우프드 비정질실리콘막(28)을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 포토레지스트로 실린더 내부를 모두 채운 후 에, 스토리지노드 분리막(25)이 노출될 때까지 연마 또는 에치백을 수행하고, 실린더 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다.
도 2c에 도시된 바와 같이, 선택적 MPS 공정을 진행하여 스토리지노드(100)의 내벽에 MPS 그레인(28a)을 성장시킨다.
상기 MPS 그레인(28a)을 성장시키는 방법에 대해 살펴보기로 한다.
먼저, MPS 그레인(28a)의 균일한 성장을 구현하기 위해 불산(HF)과 같은 산화물 식각 용액으로 전세정(Pre-cleaning) 처리하여 스토리지노드 표면에 생성된 자연산화막을 제거한다.
이어서, 싱글웨이퍼타입(Single wafer type) 또는 배치타입(Batch type)의 장비 내부로 웨이퍼를 로딩시킨 후, 실란(SiH4) 또는 디실란(Si2H6) 가스를 소스가스로 사용하여 언도우프드 비정질실리콘막(28) 표면에 실리콘시드(Silicon seed)를 형성하고, 600℃∼650℃의 온도에서 어닐링하여 실리콘시드를 중심으로 언도우프드 비정질실리콘막(28)의 실리콘원자를 표면이동시키므로써 반구형 MPS 그레인(28a)을 형성한다. 즉, 불순물이 도핑되지 않은 언도우프드 비정질실리콘막(28)이 MPS 그레인(28a)으로 성장한다.
이렇게 MPS 그레인(28a)을 성장시킬 때, 불순물의 도핑에 의해 도우프드 비정질실리콘막(27)의 실리콘원자의 이동이 억제되는 반면 언도우프드 비정질실리콘막(28)의 실리콘 원자는 이동하여 MPS 그레인(28a)으로 성장되는 것이며, 아울러 600℃∼650℃의 어닐링에 의해 MPS 그레인(28a)을 성장시킴과 동시에 도우프드 비 정질실리콘막(27)과 MPS 그레인(28a)을 결정화시킨다.
MPS 그레인(28a)의 크기를 크게 하기 위해, 언도우프드 비정질실리콘막(28)의 실리콘 원자가 대부분 이동되어 MPS 그레인(28a)으로 성장하게 하면, 언도우프드 비정질실리콘막(28)의 실리콘 원자가 대부분 소모되어 MPS 그레인(28a)으로 성장하고 성장된 MPS 그레인(28a)의 사이 사이에는 도우프드 비정질실리콘막(27)이 드러날 수 있다. 이렇게, 언도우프드 비정질실리콘막(28)이 모두 소모되어 MPS 그레인(28a)으로 성장하더라도 인(P)의 도핑 농도가 높은 도우프드 비정질실리콘막(27)에서는 실리콘 원자의 이동이 소량으로 억제되므로 최소한 도우프드 비정질실리콘막(27) 두께 만큼의 스토리지노드 골격이 유지된다.
이하, 어닐링에 의해 결정화된 도우프드 비정질실리콘막(27)을 도우프드 결정질실리콘막(27a)이라 하고, 결정질실리콘막(27a)과 MPS 그레인(28a)을 통틀어 '스토리지노드(101)'라고 약칭한다.
도 2d에 도시된 바와 같이, 스토리지노드(101)가 가져야 하는 전도성, 예컨대 결정질실리콘막(27a)과 MPS 그레인(28a)의 인(P)의 도핑 농도를 확보하기 위해 PH3 도핑 공정을 진행한다. 이때, PH3 도핑 공정은 불순물이 도핑되지 않은 언도우프드 비정질실리콘막을 이용하여 성장된 MPS 그레인(28a)을 인(P)으로 충분히 도핑시키기 위한 것이다.
이하, PH3 도핑공정에 대해 자세히 살펴보기로 한다.
먼저 PH3 도핑공정의 도핑 효율을 높이기 위해 불산(HF)을 사용하여 MPS 그 레인(28a)이 성장된 스토리지노드(101) 표면을 전세정 처리한 후, PH3 도핑 공정을 실시하여 MPS 그레인(28a)에 인(P)을 도핑한다. 아울러, PH3 가스를 반응가스로 하여 스토리지노드(101)의 전영역에 걸쳐 인(P)의 도핑농도를 1E20∼2E22/cm3 수준이 되도록 하여 스토리지노드콘택플러그(23)와의 콘택저항을 확보함과 동시에 스토리지노드(101)가 가져야 하는 전도성을 확보한다.
위와 같은 스토리지노드(101)내 인(P)의 도핑농도를 확보하기 위한 PH3 도핑 공정은 질소(N2) 또는 헬륨(He)과 같은 불활성가스(Inert gas)에 희석시킨 PH3 가스를 도펀트소스로 하고 열(Thermal) 방식 또는 플라즈마(Plasma) 방식을 이용한 PH3 의 분해반응(Decomposition reaction)을 통해 인(P)을 도핑한다.
상기 PH3 도핑 공정은 챔버 또는 튜브 내부에서 600℃∼800℃의 온도 범위에서 진행하는데, 튜브를 이용한 열 방식 적용시에는 600℃∼750℃로 하고, 챔버를 이용한 플라즈마 방식 적용시에는 700℃∼800℃로 한다.
특히, PH3 도핑 공정시에 인시튜(In-situ)로 챔버(플라즈마 방식) 또는 튜브 (열방식) 내부에 NH3 가스를 흘려주어 스토리지노드(101) 표면에 질화막(29)을 형성해주어, PH3 도핑공정후에 스토리지노드(101) 표면에 자연산화막이 생성되는 것을 방지하면서 스토리지노드(101)에 도핑된 인의 외확산을 방지하여 도핑레벨이 감소하는 것을 억제한다.
상기한 질화막(29) 형성시, NH3 가스를 단독으로 사용하는 것외에 Ar 또는 N2를 혼합하여 즉, NH3/Ar, NH3/N2의 혼합가스 분위기의 튜브 또는 챔버에서 진행하고, 이때, 온도는 600℃∼800℃ 범위이고, 압력은 0.1torr∼760torr 범위이다.
위와 같이, PH3 도핑 공정시에 인시튜(In-situ)로 질화막(29)을 형성해주면 자연산화막을 제거하기 위한 후속 세정 공정이 필요없다. 또한, 질화막(29)은 후속 유전막 공정시 산소확산을 방지하여 스토리지노드(101) 표면이 산화되는 것을 방지하는 산화방지막 역할을 한다.
도 2e에 도시된 바와 같이, 전술한 바와 같이 자연산화막을 제거하기 위한 세정공정없이 바로 스토리지노드 급속어닐링(Storage Node Rapid Thermal Annealing; SN RTA) 공정을 진행한다. 이때, 스토리지노드 급속어닐링(SN RTA) 공정은 상온에서부터 온도를 점차 상승시키면서 질소(N2) 또는 아르곤(Ar)과 같은 불활성 가스를 튜브(열방식) 내부에 유입시키고, 800℃∼950℃ 온도 대역에서 급속어닐링을 진행하여 스토리지노드(101)에 도핑되어 있는 인(P)을 활성화시킨다. 이러한 스토리지노드 급속어닐링(SN RTA) 공정시 램프업률(Ramp up rate)을 초당 20℃초∼80℃로 설정하고, 가장 높은 온도대역(800℃∼950℃)에서 10초∼120초 동안 어닐링한다.
이와 같이, 스토리지노드 급속어닐링(SN RTA) 공정을 불활성 가스를 이용하여 진행하므로써 스토리지노드(101)에 도핑되어 있는 인을 활성화시키고, 이로써 스토리지노드(101)의 공핍을 억제하며, (-) 전압에서의 캐패시턴스를 증가시킨다.
도 2f에 도시된 바와 같이, 스토리지노드(101)를 포함한 스토리지노드 분리막(25) 표면 상에 유전막(200)과 플레이트(300)를 차례로 형성한다.
이때, 유전막(200)은 Al2O3 단독, Al2O3와 HfO2가 순차 적층된 AHO 유전막 또는 HfO2, Al2O3 및 HfO2가 순차 적층된 HAH 유전막으로 형성하며, 이때 AHO 유전막 또는 HAH, 유전막은 인시튜 또는 엑시튜(Ex-situ)로 형성하고, 그 두께는 20Å∼100Å 범위이다. 그리고, 유전막(200) 형성후에는 막내 잔류하는 탄소(Carbon)와 같은 불순물을 제거하기 위해 질소(N2) 분위기에서 500℃∼600℃ 온도로 퍼니스 어닐링(Furnace annealing)하거나 또는 600℃∼750℃의 온도에서 급속어닐링을 진행한다.
그리고, 플레이트(300)는 불순물이 도핑된 폴리실리콘막, 화학기상증착방식 (CVD) 또는 원자층증착방식(ALD)으로 증착한 티타늄나이트라이드(TiN) 또는 티타늄나이트라이드와 폴리실리콘막의 적층 구조로 형성한다.
상술한 실시예에 따르면, 본 발명은 선택적 MPS 공정후에 PH3 도핑공정시 인시튜로 질화막 공정을 진행하므로써, 자연산화막의 생성되는 것을 방지함과 동시에 스토리지노드의 인이 외확산하는 것을 방지한다.
또한, 세정공정없이 스토리지노드 급속어닐링 공정을 진행함에 따라 스토리지노드에 도핑되어 있는 인의 활성화를 구현하므로써, 스토리지노드의 공핍 현상을 억제한다.
전술한 본 발명은 스토리지노드분리막을 제거하지 않는 콘케이브 구조의 캐 패시터에 대해 설명하였으나, 본 발명은 스토리지노드분리막을 제거한 후에 유전막과 플레이트를 형성하는 실린더 구조의 캐패시터에도 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 PH3 도핑공정시 인시튜로 스토리지노드 표면에 질화막을 형성하므로써, 자연산화막의 생성되는 것을 방지함과 동시에 스토리지노드의 인이 외확산하는 것을 방지하여 스토리지노드의 도핑레벨 감소를 억제할 수 있는 효과가 있다.
또한, 세정공정없이 스토리지노드급속어닐링 공정을 진행하므로써 스토리지노드의 인의 활성화를 구현하여 공핍 현상을 방지할 수 있는 효과가 있다.
또한, 본 발명은 도핑레벨감소 및 공핍현상을 억제하므로 캐패시턴스 증가를 얻어 리프레시특성을 향상시킬 수 있는 효과가 있다.

Claims (9)

  1. 반도체 기판 상부에 스토리지노드 영역을 오픈시킨 스토리지노드분리막을 형성하는 단계;
    상기 스토리지노드분리막의 스토리지노드 영역 내부에 실린더 형태의 스토리지노드를 형성하는 단계;
    상기 스토리지노드의 표면에 MPS 그레인을 형성하는 단계;
    상기 스토리지노드 및 상기 MPS 그레인에 불순물을 도핑시킴과 동시에 상기 스토리지노드 표면에 산화방지막을 형성하는 단계;
    상기 스토리지노드에 도핑된 불순물의 활성화를 위해 어닐링을 진행하는 단계; 및
    상기 스토리지노드 상에 유전막과 플레이트를 차례로 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  2. 제1항에 있어서,
    상기 스토리지노드 및 상기 MPS 그레인에 불순물을 도핑시킴과 동시에 상기 스토리지노드 표면에 산화방지막을 형성하는 단계는,
    상기 MPS 그레인이 형성된 스토리지노드 표면에 형성된 자연산화막을 제거하기 위한 세정 단계;
    상기 세정된 MPS 그레인이 형성된 스토리지노드에 PH3 도핑을 진행하는 단계; 및
    상기 PH3 도핑이 완료된 스토리지노드 표면에 인시튜로 질화막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  3. 제2항에 있어서,
    상기 PH3 도핑 단계는,
    불활성가스에 희석시킨 PH3 가스를 도펀트소스로 하고, 열 방식 또는 플라즈마 방식을 이용하여 인(P)을 도핑시키는 것을 특징으로 하는 캐패시터의 제조 방법.
  4. 제3항에 있어서,
    상기 PH3 도핑 단계는,
    600℃∼800℃의 온도 범위에서 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  5. 제2항에 있어서,
    상기 질화막을 형성하는 단계는,
    NH3, NH3/Ar 또는 NH3/N2의 혼합가스 분위기의 튜브 또는 챔버에서 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  6. 제5항에 있어서,
    상기 질화막을 형성하는 단계는,
    600℃∼800℃ 온도와 0.1torr∼760torr의 압력조건에서 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  7. 제1항에 있어서,
    상기 스토리지노드에 도핑된 불순물의 활성화를 위해 어닐링을 진행하는 단계는,
    튜브를 이용한 급속어닐링으로 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  8. 제7항에 있어서,
    상기 급속어닐링은,
    불활성 가스를 상기 튜브 내부에 유입시켜 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  9. 제8항에 있어서,
    상기 급속어닐링은,
    상온에서 800℃∼950℃ 온도 대역까지 온도를 초당 20℃초∼80℃의 램프업률로 상승시키되, 가장 높은 온도대역(800℃∼950℃)에서 10초∼120초 동안 어닐링하는 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020040060269A 2004-07-30 2004-07-30 반도체소자의 캐패시터 제조 방법 KR20060011425A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040060269A KR20060011425A (ko) 2004-07-30 2004-07-30 반도체소자의 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040060269A KR20060011425A (ko) 2004-07-30 2004-07-30 반도체소자의 캐패시터 제조 방법

Publications (1)

Publication Number Publication Date
KR20060011425A true KR20060011425A (ko) 2006-02-03

Family

ID=37121475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060269A KR20060011425A (ko) 2004-07-30 2004-07-30 반도체소자의 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR20060011425A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051155B1 (ko) * 2009-03-09 2011-07-21 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051155B1 (ko) * 2009-03-09 2011-07-21 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7176109B2 (en) Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
US6624069B2 (en) Methods of forming integrated circuit capacitors having doped HSG electrodes
US7157327B2 (en) Void free, silicon filled trenches in semiconductors
US20060160375A1 (en) Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry, methods of forming trench isolation in the fabrication of integrated circuitry, Method of depositing silicon dioxide-comprising layers in the fabrication of integrated circuitry, and methods of forming bit line over capacitor arrays of memory cells
US20080048291A1 (en) Semiconductor interconnection structures and capacitors including poly-sige layers and metal contact plugs, and methods of fabricating the same
US20070040203A1 (en) Semiconductor device capacitors with oxide-nitride layers and methods of fabricating such capacitors
JP2002343743A (ja) 半導体素子のコンタクトプラグ形成方法
US7666738B2 (en) Method for fabricating capacitor of semiconductor device
JP2004320022A (ja) 半導体素子のキャパシタ及びその製造方法
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
KR100796724B1 (ko) 커패시터 및 이의 제조 방법
KR100517328B1 (ko) 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR20060011425A (ko) 반도체소자의 캐패시터 제조 방법
KR100364813B1 (ko) 반도체 소자의 에피택셜층 형성 방법
KR100524802B1 (ko) 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR20010008604A (ko) 고집적 반도체장치의 하부전극 형성방법
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
KR100604666B1 (ko) 반도체 소자의 ｓｉｓ 캐패시터 제조방법
KR100548846B1 (ko) 도핑 균일도를 향상시킨 캐패시터의 제조 방법
JP4298187B2 (ja) 半導体装置の製造方法
KR100744107B1 (ko) 캐패시터 제조 방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR20050002534A (ko) 반도체 소자의 캐패시터 형성방법
KR20050002056A (ko) 엠피에스 도핑 효율을 향상시킨 반도체 소자의 캐패시터제조 방법
KR20040096340A (ko) 반도체 소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid