KR100744107B1 - 캐패시터 제조 방법 - Google Patents
캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR100744107B1 KR100744107B1 KR1020030043175A KR20030043175A KR100744107B1 KR 100744107 B1 KR100744107 B1 KR 100744107B1 KR 1020030043175 A KR1020030043175 A KR 1020030043175A KR 20030043175 A KR20030043175 A KR 20030043175A KR 100744107 B1 KR100744107 B1 KR 100744107B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- capacitor
- heat treatment
- nitriding
- doping
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000003990 capacitor Substances 0.000 title claims abstract description 20
- 238000003860 storage Methods 0.000 claims abstract description 51
- 238000010438 heat treatment Methods 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 238000005121 nitriding Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000011065 in-situ storage Methods 0.000 claims abstract description 10
- 238000007669 thermal treatment Methods 0.000 claims abstract description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 11
- 239000012298 atmosphere Substances 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 239000010410 layer Substances 0.000 description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000010926 purge Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910004140 HfO Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910003071 TaON Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- HCHMSRNTMWTCMW-UHFFFAOYSA-N [SiH4].[SiH3][SiH2][SiH3] Chemical compound [SiH4].[SiH3][SiH2][SiH3] HCHMSRNTMWTCMW-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 유전막 증착후의 후속 열처리 과정시 스토리지노드 표면이 산화되는 것을 억제하는데 적합한 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 HSG가 성장된 스토리지노드를 형성하는 단계, 상기 스토리지노드에 전도성 확보를 위한 불순물을 도핑하는 도핑 공정과 상기 스토리지노드 표면을 질화시키는 질화 공정을 동일 로(Furnace)에서 인시튜로 순서대로 진행하는 단계, 상기 도핑공정과 질화 공정이 진행된 스토리지노드 상에 유전막을 증착하는 단계, 상기 유전막의 막특성을 향상시키기 위한 후속 열처리를 급속열처리법으로 실시하는 단계, 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함하므로써, HSG 성장후 PH3 도핑공정과 질화 공정을 동일 로에서 인시튜로 진행하고 유전막의 후속 열처리를 급속열처리로 진행하여 스토리지노드의 산화를 억제하여 캐패시턴스를 향상시킬 수 있는 효과가 있다.
캐패시터, 급속열처리, 질화, HSG, 캐패시턴스, 인시튜
Description
도 1은 종래 기술에 따라 형성된 캐패시터를 도시한 구조 단면도,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도,
도 3은 종래 기술과 본 발명의 캐패시터의 전기적 특성을 비교한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 층간절연막 22 : 콘택플러그
23 : 스토리지노드간 분리막패턴 24 : 스토리지노드
25 : HSG 26 : 실리콘질화막
27 : Al2O3 28 : 상부전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.
DRAM을 비롯한 반도체소자에서 집적도가 높아짐에 따라 캐패시턴스를 높이기 위하여 고유전상수를 갖는 유전물질로 대체하는 방법등이 이용되고 있으며, 주로 Ta2O5, TiO2, TaON, HfO2, Al2O3, ZrO
2 등의 금속산화물계열의 물질이 개발되고 있다.
도 1은 종래 기술에 따라 형성된 캐패시터를 도시한 구조 단면도이다.
도 1에 도시된 바와 같이, 트랜지스터 등의 하부 구조가 형성된 기판(도시 생략) 상에 층간절연막(11)이 형성되고, 기판의 불순물 영역과 스토리지노드를 전기적으로 연결하기 위한 콘택홀에 콘택플러그(12)가 형성된다. 그리고, 콘택플러그(12)를 노출시키는 스토리지노드 분리막패턴(13) 내에 실린더 형태의 스토리지노드(14)가 형성된다. 여기서, 스토리지노드(14)는 폴리실리콘막이며, 스토리지노드(14) 표면에 HSG(Hemi Spherical Grain, 15)이 성장되어 있다. 그리고, HSG(15)가 성장된 스토리지노드(14) 상에 Al2O3(16)가 형성되고, Al2O3
(16) 상에 상부전극(17)이 형성되어 있다.
도 1과 같은 종래 기술에서는 스토리지노드(14) 표면에 HSG(15)를 성장시켜 표면적을 증대시키고 있으며, HSG(15) 성장후에 스토리지노드(14)의 전도성 확보를 위해 PH3 도핑 공정을 진행하고, 바로 Al2O3(16)를 증착한다.
그러나, 종래 기술은 Al2O3(16) 증착후에 막 특성 향상을 위한 열처리 공정이 반드시 수반되는데, 이 열처리 공정이 산소 분위기의 로(furnace)에서 이루어지므 로 스토리지노드(14)와 Al2O3(16) 계면에 저유전층이 형성되는 문제가 있다. 즉, 열처리 분위기중의 산소가 스토리지노드(14) 표면을 산화시켜 SiO2와 같은 저유전층을 형성시키고, 이 저유전층의 두께가 두꺼워지면 캐패시턴스의 손실 원인이 된다. 따라서 DRAM이 고집적화됨에 따라 캐패시터의 캐패시턴스(Cs) 확보가 매우 어려우며, 특히 캐패시턴스가 1fF/cell의 차이만으로도 DRAM의 불량 또는 합격품의 차이를 가져올 수 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 유전막 증착후의 후속 열처리 과정시 스토리지노드 표면이 산화되는 것을 억제하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 HSG가 성장된 스토리지노드를 형성하는 단계, 상기 스토리지노드에 전도성 확보를 위한 불순물을 도핑하는 도핑 공정과 상기 스토리지노드 표면을 질화시키는 질화 공정을 동일 로(Furnace)에서 인시튜로 순서대로 진행하는 단계, 상기 도핑공정과 질화 공정이 진행된 스토리지노드 상에 유전막을 증착하는 단계, 상기 유전막의 막특성을 향상시키기 위한 후속 열처리를 급속열처리법으로 실시하는 단계, 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 급속열처리법은 질소 분위기에서 300℃∼800℃의 온도와 760torr의 압력조건으로 30초∼5분동안 실시하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 트랜지스터 등의 하부 구조가 형성된 기판(도시 생략) 상에 층간절연막(21)을 형성하고, 기판의 불순물 영역과 스토리지노드를 전기적으로 연결하기 위한 콘택홀을 형성한 후, 여기에 도전성 물질을 적층하고 화학적기계적연마나 에치백으로 평탄화하여 콘택플러그(22)를 형성한다. 이어서, 전면에 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), BPSG(Boron Phosphorus Silicate Glass), PSG(Phoshporus Silicate Glass) 또는 USG(Undoped Silicate Glass)와 같은 스토리지노드산화막(Storagenode oxide)을 증착한다. 이때, 스토리지노드산화막은 15000Å∼25000Å 두께로 형성한다.
다음에, 스토리지노드산화막을 식각하여 스토리지노드를 형성할 영역의 콘택플러그(22)를 노출시키므로써 스토리지노드간 분리막패턴(23)을 형성한다. 그리고, 스토리지노드간 분리막패턴(23) 내에 표면에 HSG(25)가 성장된 실린더 형태의 스토 리지노드(24)를 형성한다.
스토리지노드(24)를 형성하는 방법은, 먼저, 불순물이 도핑된 도우프드폴리실리콘막과 불순물이 도핑되지 않은 언도우프드폴리실리콘막을 인시튜로 연속해서 형성한다. 이렇게 불순물이 도핑된 도우프드폴리실리콘막과 불순물이 도핑되지 않은 언도우프드폴리실리콘막을 인시튜로 형성하는 이유는, 불순물이 도핑된 도우프드폴리실리콘막에서는 실리콘 원자가 거의 이동되지 않아 HSG(25)가 성장되지 않고 불순물이 도핑되지 않은 언도우프드폴리실리콘막에서는 실리콘 원자가 빠르게 이동되어 HSG(25)가 용이하게 성장되는 현상을 이용하기 위한 것이다. 이와 같은 도우프드폴리실리콘막 증착시, 도핑되는 불순물로는 인(P)을 사용할 수 있고, 도우프드폴리실리콘막의 증착과 동시에 인(P)을 도핑할 수 있다. 이때, 인(P)의 도핑 농도는 실리콘 소스가스 대비 인을 함유한 불순물 소스가스의 유량을 조절함으로써 조절할 수 있는데, 실리콘 소스가스로는 모노실란(monosilane), 디실란(disilane), 트리실란(trisilane), 디클로로실란(dichlorosilane) 등 실란계 가스를 사용하고, 인을 함유한 불순물소스가스는 PH3 가스를 사용한다. 한편, 도우프드폴리실리콘막과 언도우프드폴리실리콘막의 두께는 원하는 소자의 집적도나 스토리지노드의 높이, 폭 등에 따라 결정되는데, 본 발명에서는 각각 100Å∼300Å 정도로 한다. 그리고, 스토리지노드간 분리막패턴(23)의 상부에 형성된 도우프드폴리실리콘막 및 언도우프드폴리실리콘막을 화학적기계적 연마나 에치백 등의 방법으로 제거하여 도우프드폴리실리콘막과 언도우프드폴리실리콘막의 이중층으로 되는 실린더 형태의 스토리 지노드를 형성한다. 여기서, 도우프드폴리실리콘막 및 언도우프드폴리실리콘막을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 포토레지스트로 실린더 내부를 모두 채운 후에, 스토리지노드간 분리막패턴(23)이 노출될 때까지 연마 또는 에치백을 수행하고, 실린더 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다. 다음으로, 스토리지노드(24)의 내벽에 HSG(25)을 성장시킨다. HSG(25)을 성장시키는 방법은 언도우프드폴리실리콘막 표면에 실란계 가스를 이용하여 실리콘시드를 형성한 후, 600℃∼650℃의 온도에서 어닐링하여 실리콘을 이동시키므로써 이루어진다. 즉, 불순물이 도핑되지 않은 언도우프드폴리실리콘막이 HSG(25)로 성장한다.
도 2b에 도시된 바와 같이, 스토리지노드(24)가 가져야 하는 전도성, 예컨대 스토리지노드(24) 및 HSG(25)의 인(P)의 도핑 농도를 확보하기 위해 PH3 도핑 공정을 진행한다. 이때, PH3 도핑 공정은 먼저 PH3 도핑공정의 도핑효율을 높이기 위해 HF 케미컬 내지 BOE 케미컬을 사용하여 HSG(25)이 성장된 스토리지노드(24) 표면을 세정한 후, 로(furnace)에서 PH3 도핑을 실시하여 HSG(25)이 성장된 부분에 인(P)을 도핑한다. 아울러, 이미 형성되었던 스토리지노드(24) 내의 인(P)의 도핑 농도도 증가시킨다. PH3 가스를 반응가스로 하여 확산공정에 의해 스토리지노드(24) 내부로 확산시키므로써, 스토리지노드(24)의 전영역에 걸쳐 인(P)의 도핑농도를 24E20cm3 수준으로 높여 콘택플러그(22)와의 콘택저항을 확보함과 동시에 스토리지노드(24) 의 전도성을 확보한다.
한편, PH3 도핑 공정은 550℃∼800℃의 온도와 1torr∼10torr의 압력을 유지하는 로(furnace)에서 30분∼2시간동안 실시한다.
다음으로, PH3 도핑 공정후 인시튜로 질화(Nitridation) 공정을 실시한다. 이때, 질화 공정은 산소분위기의 후속 고온 열처리과정에 의해 스토리지노드(24) 물질로 사용된 폴리실리콘막이 산화되는 것을 억제하기 위한 산화저항막을 형성하는 과정이다. 예컨대, PH3 도핑 공정이 진행되었던 동일 로(furnace)에서 분위기를 NH3로 바꾼 후, 600℃∼800℃의 온도와 1torr∼50torr의 압력을 유지한 상태에서 30분∼2시간동안 질화 공정을 실시한다. 이와 같은 질화 공정에 의해 HSG(25)가 성장된 스토리지노드(24) 표면에는 얇은 질화막, 즉 실리콘질화막(Si3N4, 26)이 4Å∼10Å 두께로 형성된다.
도 2c에 도시된 바와 같이, 실리콘질화막(26)상에 캐패시터의 유전막으로 작용하는 Al2O3(27)을 증착하되, 원자층증착법(ALD)을 통해 증착한다.
예를 들면, 0.1torr∼10torr의 압력과 250℃∼500℃의 온도를 유지하는 반응챔버내에 원료물질로서 TMA[Tri Methyl Aluminum, Al(CH3)3]를 0.1초∼5초동안 플로우시켜 실리콘질화막(26) 상에 TMA를 흡착시킨다. 그리고, 미반응 TMA를 퍼지시키기 위해 반응챔버내에 질소(N2) 가스를 0.1초∼5초동안 플로우시킨 후, 반응챔버내 에 반응가스(또는 산화제)로서 오존(O3)을 0.1초∼5초동안 플로우시켜 TMA와 오존의 반응을 유도하여 Al2O3(27)를 증착한다. 다음으로, TMA와 오존의 반응부산물을 퍼지시키기 위해 질소(N2) 가스를 0.1초∼5초동안 플로우시킨다.
위와 같은 일련의 TMA 소스 공급, 퍼지, 오존 공급, 퍼지의 4단계를 반복수행하므로써 원하는 두께의 Al2O3(27)를 증착한다. 바람직하게, Al2O3
(27)의 두께는 30Å∼100Å이다.
다음으로, Al2O3(27)의 결정화 및 불순물 또는 산소공핍을 줄여 막특성을 향상시키기 위해 열처리 공정을 진행한다. 이때, 열처리 공정은 급속열처리법(Rapid Thermal Process)을 이용하는데, 질소(N2) 분위기에서 300℃∼800℃의 온도와 760torr의 압력조건으로 30초∼5분동안 실시한다.
전술한 바와 같이, Al2O3(27) 증착후 후속 열처리 공정을 급속열처리법으로 실시하므로써, 후속 열처리 공정을 실시하지 않거나 로(furnace)를 이용하여 후속 열처리 공정을 진행한 경우에 비해 Al2O3의 막질 개선이 더욱 효과적이다.
아울러, 후속 열처리 공정을 급속열처리법으로 진행하므로써 로 열처리에 비해 스토리지노드(24)의 산화정도를 감소시켜 캐패시턴스를 증가시킬 수 있다.
도 2d에 도시된 바와 같이, Al2O3(27) 상에 상부전극(28)을 형성한다. 이때, 상부전극(28)은 폴리실리콘막이다.
도 3은 종래 기술과 본 발명의 캐패시터의 캐패시턴스를 비교한 도면이다. 도 3의 결과는 인가전압이 -1V인 경우와 +1V인 경우에 대한 측정 결과이다.
도 3에 도시된 바와 같이, 질화공정이 없이 바로 Al2O3를 40Å 두께로 증착한 종래기술에 비해 PH3 도핑과 질화 공정을 인시튜로 진행한 본 발명이 캐패시턴스가 4fF/cell만큼 커짐을 알 수 있다.
위와 같이, 본 발명에 의해 종래 기술에 비해 캐패시턴스가 증가하는 효과가 있음을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 HSG 성장후 PH3 도핑공정과 질화 공정을 동일 로에서 인시튜로 진행하므로써 스토리지노드의 산화를 억제하여 캐패시턴스를 향상시킬 수 있는 효과가 있다.
또한, Al2O3 증착후 후속 열처리 공정을 실시하지 않거나 로를 이용하여 후속 열처리 공정을 진행한 경우에 비해 후속 열처리 공정을 급속열처리법으로 실시하므 로써 Al2O3의 막질 개선을 더욱 효과적으로 구현할 수 있는 효과가 있다. 아울러, 후속 열처리 공정을 급속열처리법으로 진행하므로써 로 열처리에 비해 스토리지노드의 산화정도를 감소시켜 캐패시턴스의 증가를 구현할 수 있는 효과가 있다.
Claims (6)
- 삭제
- HSG가 성장된 스토리지노드를 형성하는 단계;상기 스토리지노드에 전도성 확보를 위한 불순물을 도핑하는 도핑 공정과 상기 스토리지노드 표면을 질화시키는 질화 공정을 동일 로(Furnace)에서 인시튜로 순서대로 진행하는 단계;상기 도핑공정과 질화 공정이 진행된 스토리지노드 상에 유전막을 증착하는 단계;상기 유전막의 막특성을 향상시키기 위한 후속 열처리를 급속열처리법으로 실시하는 단계; 및상기 유전막 상에 상부전극을 형성하는 단계를 포함하는 캐패시터의 제조 방법.
- 제2항에 있어서,상기 불순물 도핑은,PH3 가스를 이용하되, 550℃∼800℃의 온도와 1torr∼10torr의 압력을 유지하는 상기 로에서 30분∼2시간동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제2항에 있어서,상기 질화는,상기 불순물 도핑후에 상기 로의 분위기를 NH3로 바꾼 후, 600℃∼800℃의 온도와 1torr∼50torr의 압력을 유지한 상태에서 30분∼2시간동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제2항에 있어서,상기 후속 열처리를 급속열처리법으로 실시하는 단계는,질소 분위기에서 300℃∼800℃의 온도와 760torr의 압력조건으로 30초∼5분동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제2항에 있어서,상기 유전막은 원자층증착법을 이용하여 증착한 Al2O3인 것을 특징으로 하는 캐패시터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043175A KR100744107B1 (ko) | 2003-06-30 | 2003-06-30 | 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043175A KR100744107B1 (ko) | 2003-06-30 | 2003-06-30 | 캐패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050003048A KR20050003048A (ko) | 2005-01-10 |
| KR100744107B1 true KR100744107B1 (ko) | 2007-08-01 |
Family
ID=37218292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030043175A KR100744107B1 (ko) | 2003-06-30 | 2003-06-30 | 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100744107B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259038B1 (ko) | 1997-03-31 | 2000-06-15 | 윤종용 | 반도체커패시터제조방법및그에따라형성된반도체커패시터 |
| KR20010003954A (ko) * | 1999-06-26 | 2001-01-15 | 윤종용 | 반도체 메모리 장치의 캐패시터 제조 방법 |
| KR20020072655A (ko) * | 2001-03-12 | 2002-09-18 | 삼성전자 주식회사 | 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법 |
| KR20030045265A (ko) * | 2001-12-01 | 2003-06-11 | 삼성전자주식회사 | 반도체 장치의 커패시터 형성 방법 |
-
2003
- 2003-06-30 KR KR1020030043175A patent/KR100744107B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259038B1 (ko) | 1997-03-31 | 2000-06-15 | 윤종용 | 반도체커패시터제조방법및그에따라형성된반도체커패시터 |
| KR20010003954A (ko) * | 1999-06-26 | 2001-01-15 | 윤종용 | 반도체 메모리 장치의 캐패시터 제조 방법 |
| KR20020072655A (ko) * | 2001-03-12 | 2002-09-18 | 삼성전자 주식회사 | 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법 |
| KR20030045265A (ko) * | 2001-12-01 | 2003-06-11 | 삼성전자주식회사 | 반도체 장치의 커패시터 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050003048A (ko) | 2005-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100313091B1 (ko) | 반도체장치의 ＴａＯＮ 게이트절연막 형성방법 | |
| JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2000216346A (ja) | 半球形グレ―ンキャパシタ及びその形成方法 | |
| US7666738B2 (en) | Method for fabricating capacitor of semiconductor device | |
| KR20020083772A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| JP2004320022A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR100796724B1 (ko) | 커패시터 및 이의 제조 방법 | |
| KR100583155B1 (ko) | 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법 | |
| KR100744107B1 (ko) | 캐패시터 제조 방법 | |
| KR100548846B1 (ko) | 도핑 균일도를 향상시킨 캐패시터의 제조 방법 | |
| KR100882090B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100722997B1 (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| KR100522420B1 (ko) | 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법 | |
| KR20010008604A (ko) | 고집적 반도체장치의 하부전극 형성방법 | |
| KR100925028B1 (ko) | 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법 | |
| KR100855263B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR100311178B1 (ko) | 캐패시터 제조방법 | |
| KR101046757B1 (ko) | 반도체소자의 캐패시터 및 그 제조 방법 | |
| KR100510526B1 (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| KR20050002056A (ko) | 엠피에스 도핑 효율을 향상시킨 반도체 소자의 캐패시터제조 방법 | |
| KR100596424B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100494127B1 (ko) | 반도체소자의 플러그 형성방법 | |
| KR100716644B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 제조방법 | |
| KR20060011425A (ko) | 반도체소자의 캐패시터 제조 방법 | |
| KR20050002058A (ko) | 캐패시터의 스토리지노드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050819 Effective date: 20061030 |
|
| S901 | Examination by remand of revocation | ||
| E902 | Notification of reason for refusal | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |