KR20050002058A - 캐패시터의 스토리지노드 형성 방법 - Google Patents

캐패시터의 스토리지노드 형성 방법 Download PDF

Info

Publication number
KR20050002058A
KR20050002058A KR1020030043104A KR20030043104A KR20050002058A KR 20050002058 A KR20050002058 A KR 20050002058A KR 1020030043104 A KR1020030043104 A KR 1020030043104A KR 20030043104 A KR20030043104 A KR 20030043104A KR 20050002058 A KR20050002058 A KR 20050002058A
Authority
KR
South Korea
Prior art keywords
storage node
mps
capacitor
forming
pattern
Prior art date
Application number
KR1020030043104A
Other languages
English (en)
Inventor
오훈정
이종민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043104A priority Critical patent/KR20050002058A/ko
Publication of KR20050002058A publication Critical patent/KR20050002058A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 MPS 그레인 성장시 실리콘원자의 이동을 방해하는 요인을 제거할 수 있는 캐패시터의 스토리지노드 형성 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 스토리지노드 형성 방법은 기판 상부에 스토리지노드가 형성될 홈을 갖는 TEOS막 패턴을 형성하는 단계, 상기 TEOS막 패턴의 홈에 실린더 형태의 스토리지노드를 형성하는 단계, 상기 TEOS 패턴 내부에 잔류하는 탄소를 제거하기 위한 UV-O3표면처리 단계, 및 상기 스토리지노드의 표면에 MPS 그레인을 성장시키는 단계를 포함한다.

Description

캐패시터의 스토리지노드 형성 방법{METHOD FOR FORMING STORAGE NODE OF CAPACITOR}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.
반도체 소자의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 대략 25fF 이상의 캐패시턴스를 확보하여야 한다. 이와 같이 좁은 면적 상에 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위해, 실리콘산화막(ε=3.8), 질화막(ε=7)을 대체하여 Ta2O5, Al2O3또는 HfO2와 같은 높은 유전율을 가지는 물질을 유전체막으로 이용하는 방법, 스토리지노드를 실린더(cylinder)형, 콘케이브(concave)형 등으로 입체화하거나 스토리지노드표면에 MPS(Meta stable-Poly Silicon)를 성장시켜 스토리지노드의 유효 표면적을 1.7∼2배 정도 증가시키는 방법 등이 제안되었다.
이중 스토리지노드 표면에 MPS를 성장시켜 스토리지노드의 유효 표면적을 넓힌 캐패시터에 관한 기술이 최근에 주로 연구되고 있다. MPS 캐패시터의 제조 방법으로는 비정질실리콘막으로 이루어진 스토리지노드를 형성한 후 실란(Silane, SiH4)계 가스를 시드(seed) 가스로 주입하고 진공 상태에서 이 시드 주위로 실리콘 원자를 이동(migration)시켜 MPS를 성장시키 방법이 알려져 있다. 이때, 시드 가스의 주입시간, 유량 및 온도, 실리콘 원자를 이동시키는 시간, 온도 및 압력은 물론 불순물의 도핑 농도에 따라 실리콘 원자의 이동 속도, 양이 달라져 결과적으로 성장되는 MPS의 크기, 양이 달라지게 된다.
이러한 종래의 방법에 따라 형성한 MPS 캐패시터의 구조가 도 1에 도시되어 있다.
도 1은 종래 기술에 따라 형성한 MPS 캐패시터의 구조를 도시한 도면이다.
도 1에 도시된 바와 같이, 종래 MPS 캐패시터는 기판(11) 상부에 층간절연막(12)이 형성되고, 층간절연막(12) 상에 콘택플러그(13)에 의해 기판(11)의 불순물 영역과 전기적으로 연결되고, 그 표면의 전부에 MPS 그레인(MPS Grain, 17)이 형성된 스토리지노드(16)가 형성된다. 여기서, 스토리지노드(16)는 식각배리어막(14)과 스토리지노드간 분리막패턴(15)의 적층막에 의해 지지되고 있다.
도 1에서 도시된 종래 캐패시터는, 스토리지노드(16) 표면에 MPS 그레인(17)을 성장시켜 표면적을 증대시키고 있다.
그러나, 종래 기술은 스토리지노드간 분리막패턴(15)이 노출된 상태에서 MPS 그레인(17)이 성장되기 때문에 스토리지노드(16) 표면에서 균일하게 MPS 그레인을 성장시킬 수 없는 문제가 있다. 즉, 스토리지노드간 분리막패턴(15)이 주로 TEOS를 소스로 이용한 실리콘산화막(SiO2)을 이용하고, 이 실리콘산화막 내부에 탄소가 잔류하기 때문이다. 이를 화학식으로 표현하면 다음과 같다.
SiO2-xCx→ SiO2+ C*
C*+ Si → SiC
[화학식1]에서 SiO2-xCx는 스토리지노드간 분리막패턴(15)을 나타낸다.
화학식1에 나타난 바와 같이, MPS 그레인 성장전에 노출되는 스토리지노드간 분리막패턴(15)은 막내에 탄소를 함유하고 있고, MPS 그레인 성장 조건이 스토리지노드간 분리막패턴(15)의 증착온도보다 높기 때문에 탄소는 MPS 그레인 성장공정시 외확산(out-diffusion)하여 스토리지노드 표면에 흡착된다. 결국, 표면에 흡착된 탄소와 스토리지노드의 실리콘이 반응하여 SiC를 생성시키고, 이 SiC는 MPS 그레인 성장을 방해하는 요인, 즉 MPS 그레인 성장시 실리콘원자의 이동(migration)을 방해한다.
이와 같이, 스토리지노드간 분리막패턴에 잔류하고 있는 탄소로 인해 MPS 그레인을 통한 표면적 증대효과가 감소한다. 즉 MPS AEF(Area Enhancement Factor)가 감소하여 표면적 증가량이 제한된다.
도 2는 종래 기술에 따른 MPS AEF 감소를 나타낸 사진으로서, 스토리지노드 표면에서 MPS 그레인이 불균일하게 성장되고, 아울러 MPS 그레인의 수가 현저히 감소하고 있음을 알 수 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, MPS 그레인 성장시 실리콘원자의 이동을 방해하는 요인을 제거할 수 있는 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따라 형성한 MPS 캐패시터의 구조를 도시한 도면,
도 2는 종래 기술에 따른 MPS AEF 감소를 나타낸 사진,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 캐패시터의 스토리지노드 형성 방법을 도시한 공정 단면도.
도 4는 본 발명의 실시예에 따른 MPS AEF 증가를 나타낸 사진.
* 도면의 주요 부분에 대한 부호의 설명
20 : 기판 21 : 층간절연막
22 : 콘택플러그 23 : 식각배리어막
24a : 스토리지노드간 분리막패턴 27 : 스토리지노드
28 : MPS 그레인
상기 목적을 달성하기 위한 본 발명의 캐패시터의 스토리지노드 형성 방법은 기판 상부에 스토리지노드가 형성될 홈을 갖는 TEOS막 패턴을 형성하는 단계, 상기 TEOS막 패턴의 홈에 실린더 형태의 스토리지노드를 형성하는 단계, 상기 TEOS 패턴 내부에 잔류하는 탄소를 제거하기 위한 표면처리 단계, 및 상기 스토리지노드의 표면에 MPS 그레인을 성장시키는 단계를 포함하는 것을 특징으로 하고, 상기 표면처리 단계는 UV-O3표면처리 공정을 이용하며, 상기 UV-O3표면처리 공정은 UV 램프를 이용하여 오존(O3) 가스를 활성화시켜 챔버에 1∼20분간 주입하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 소자 동작에 필요한 트랜지스터 등의 하부구조 및 접합영역이 형성된 기판(20) 상부에 층간절연막(21)을 형성하고, 기판(20)의 접합영역과 스토리지노드를 전기적으로 연결하기 위한 콘택홀을 형성한후, 여기에 도전성 물질을 적층하고 화학적기계적연마나 에치백으로 평탄화하여 콘택플러그(22)를 형성한다.
이어서, 전면에 식각배리어막(23)을 증착하고, 식각배리어막(23) 상에 스토리지노드산화막(24)을 증착한다. 이때, 스토리지노드산화막(24)은 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 또는 TEOS를 소스로 사용하는 실리콘산화막(SiO2)이다. 예를 들어, TEOS(Si(OC2H5)4)를 소스로 이용하고, 250℃∼ 500℃의 온도범위에서 증착한다.
도 3b에 도시된 바와 같이, 스토리지노드산화막(24)과 식각배리어막(23)을 순차적으로 식각하여 스토리지노드를 형성할 영역의 콘택플러그(22)를 노출시키므로써 스토리지노드가 형성될 홈을 갖는 스토리지노드간 분리막패턴(24a)을 형성한다. 이때, 식각배리어막(23)은 스토리지노드간 분리막패턴(24a)의 형성시 스토리지노드산화막의 식각을 정지시키는 막으로서, 스토리지노드간 분리막 패턴(24a)과 식각선택비가 좋은, 예컨대 실리콘질화막(silicon nitride)으로 형성한다. 이와 같은 식각배리어막(23)은 높이가 높은 스토리지노드를 측면에서 지탱하는 역할을 하여 기계적인 강도 면에서는 더욱 뛰어난 스토리지노드를 얻을 수 있다.
한편, 식각배리어막(23)의 적층 순서는 바꿀 수도 있다. 즉, 층간절연막(21)과 식각배리어막(23)을 적층 형성하고, 콘택홀 및 콘택플러그(22)를 형성한 후, 전면에 스토리지노드간 분리막패턴(24a)을 형성하기 위한 스토리지노드산화막을 형성할 수 있다.
도 3c에 도시된 바와 같이, 스토리지노드간 분리막패턴(24a)을 포함한 전면에 불순물이 도핑된 제1비정질실리콘막(25)과 불순물이 전혀 도핑되지 않은 제2비정질실리콘막(26)을 인시튜로 연속해서 증착한다. 이렇게 불순물이 도핑된 제1비정질실리콘막(25)과 불순물이 전혀 도핑되지 않은 제2비정질실리콘막(26)을 인시튜로 형성하는 이유는, 불순물의 도핑 농도가 고농도인 비정질실리콘막에서는 실리콘 원자가 거의 이동되지 않아 MPS 그레인이 성장되지 않고 불순물이 도핑되지 않은 비정질실리콘막에서는 실리콘 원자가 빠르게 이동되어 MPS 그레인이 용이하게 성장되는 현상을 이용하기 위한 것이다.
한편, 제1비정질실리콘막(25)을 폴리실리콘막으로 대체하여 결정화된 폴리실리콘막과 비정질실리콘막의 조합을 이용할 수도 있으며, 이때 폴리실리콘막의 두께는 총 스토리지노드 두께의 5%∼70% 수준이 되도록 하여 스토리지노드의 외벽을 형성하도록 한다.
다음으로, 스토리지노드간 분리막패턴(24a)의 상부에 형성된 제1비정질실리콘막(25) 및 제2비정질실리콘막(26)을 화학적기계적연마(CMP)나 에치백(Etchback) 등의 방법으로 제거하여 제1비정질실리콘막(25)과 제2비정질실리콘막(26)의 이중층으로 되는 실린더 형태의 스토리지노드를 형성한다. 여기서, 제1비정질실리콘막(25) 및 제2비정질실리콘막(26)을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 포토레지스트로 실린더 내부를 모두 채운 후에, 스토리지노드간 분리막패턴(24a)이 노출될 때까지 연마 또는 에치백을 수행하고, 실린더 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다.
도 3d에 도시된 바와 같이, 후속 MPS 그레인 성장 공정시 MPS 그레인의 성장을 억제하는 스토리지노드분리막패턴 내부의 탄소를 제거하기 위해 UV-O3표면처리 공정을 진행한다. 여기서, UV-O3표면처리 공정은 UV 램프(lamp)를 이용하여 오존(O3) 가스를 활성화시켜 챔버에 1∼20분간 주입하는 공정이며, 이때 주입되는 오존(O3)의 농도는 10000ppm∼200000ppm으로 하고, 서셉터(Susceptor)에 지지되는 기판의 온도는 250℃∼500℃로 유지한다.
이와 같이, UV-O3표면처리 공정을 진행하면, 스토리지노드간 분리막 패턴 (24a) 내부에 잔류하는 탄소를 제거할 수 있다. 이를 화학식으로 표현하면 다음과 같다.
SiO2-xCx+ O3+ UV/열에너지 → CO2↑ + SiO2+ O2-
[화학식2]에서 SiO2-xCx는 탄소가 함유된 스토리지노드간 분리막 패턴을 나타내고, UV-O3표면처리 공정을 진행하므로써 SiO2-xCx내부의 탄소가 산소와 반응하여 CO2기체로 휘발되고 있음을 알 수 있다.
도 3e에 도시된 바와 같이, 스토리지노드(27)의 내벽에 선택적으로 MPS 그레인(28)을 성장시킨다. MPS 그레인(27)을 성장시키는 방법은 1E-4torr 이하의 진공에서 실란계 가스를 이용하여 실리콘시드를 형성한 후, 500℃∼700℃의 온도에서 어닐링하여 실리콘을 이동시키므로써 이루어진다. 즉, 불순물이 도핑되지 않은 제2비정질실리콘막(26)이 MPS 그레인(28)으로 성장한다. 아울러, 불순물이 도핑된 제1비정질실리콘막(25)은 스토리지노드(27)의 골격을 형성한다.
이렇게 MPS 그레인(28)을 성장시킬 때, 제1비정질실리콘막(25)내 실리콘원자의 이동이 억제되는 반면 제2비정질실리콘막(26)의 실리콘 원자는 이동하여 MPS 그레인(27)으로 성장되고, 아울러 500℃∼700℃의 어닐링에 의해 스토리지노드(27)와 MPS 그레인(28)이 결정질화된다.
위와 같은 MPS 그레인(28) 성장 공정이 스토리지노드분리막 패턴(24a) 내부에 잔류했던 탄소를 미리 제거한 상태에서 진행되므로 MPS 그레인(28)의 성장이 스토리지노드(27)의 전 표면에서 균일하게 발생한다. 이로써 MPS AEF가 증가된 스토리지노드를 형성할 수 있다. 즉, 표면적 증가량이 개선된 스토리지노드를 형성할 수 있다.
도면에 도시되지 않았지만, 후속 공정으로 유전막과 상부전극을 형성하여 콘케이브(Concave) 형태의 캐패시터를 완성한다.
도 4는 본 발명의 실시예에 따른 MPS AEF 증가를 나타낸 사진으로서, 스토리지노드의 표면에서 균일하게 MPS 그레인이 다수 형성되고 있음을 알 수 있다.
전술한 실시예에서는 실린더 형태의 캐패시터를 예로 들었으나, 본 발명은 스토리지노드간 분리막패턴을 제거한 후 유전막과 상부전극을 형성하는 실린더 형태의 캐패시터에도 적용 가능하다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명은 MPS 그레인의 성장을 방해하는 불순물을 제거하므로써 MPS AEF를 증가시켜 캐패시턴스를 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 기판 상부에 스토리지노드가 형성될 홈을 갖는 TEOS막 패턴을 형성하는 단계;
    상기 TEOS막 패턴의 홈에 실린더 형태의 스토리지노드를 형성하는 단계;
    상기 TEOS 패턴 내부에 잔류하는 탄소를 제거하기 위한 표면처리 단계; 및
    상기 스토리지노드의 표면에 MPS 그레인을 성장시키는 단계
    를 포함하는 캐패시터의 스토리지노드 형성 방법.
  2. 제1항에 있어서,
    상기 표면처리 단계는,
    UV-O3표면처리 공정을 이용하는 것을 특징으로 하는 캐패시터의 스토리지노드 형성 방법.
  3. 제2항에 있어서,
    상기 UV-O3표면처리 공정은
    UV 램프를 이용하여 오존(O3) 가스를 활성화시켜 챔버에 1∼20분간 주입하여이루어지는 것을 특징으로 하는 캐패시터의 스토리지노드 형성 방법.
  4. 제3항에 있어서,
    상기 주입되는 오존(O3)의 농도는 10000ppm∼200000ppm으로 하고, 상기 기판의 온도는 250℃∼500℃로 유지하는 것을 특징으로 하는 캐패시터의 스토리지노드 형성 방법.
KR1020030043104A 2003-06-30 2003-06-30 캐패시터의 스토리지노드 형성 방법 KR20050002058A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043104A KR20050002058A (ko) 2003-06-30 2003-06-30 캐패시터의 스토리지노드 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043104A KR20050002058A (ko) 2003-06-30 2003-06-30 캐패시터의 스토리지노드 형성 방법

Publications (1)

Publication Number Publication Date
KR20050002058A true KR20050002058A (ko) 2005-01-07

Family

ID=37217618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043104A KR20050002058A (ko) 2003-06-30 2003-06-30 캐패시터의 스토리지노드 형성 방법

Country Status (1)

Country Link
KR (1) KR20050002058A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655788B1 (ko) * 2005-06-30 2006-12-08 삼성전자주식회사 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655788B1 (ko) * 2005-06-30 2006-12-08 삼성전자주식회사 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.

Similar Documents

Publication Publication Date Title
KR100222455B1 (ko) 반도체 장치 및 그의 제조방법
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
JP3887433B2 (ja) 半導体装置のキャパシタの形成方法
KR20000052343A (ko) 반구형 그레인 커패시터 및 그 형성방법
KR100505441B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20050002058A (ko) 캐패시터의 스토리지노드 형성 방법
KR100722997B1 (ko) 반도체 장치의 캐패시터 제조 방법
KR100305075B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100338822B1 (ko) 반도체장치의 스토리지노드 전극 제조방법
KR100384843B1 (ko) 캐패시터의 제조 방법
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
KR100673895B1 (ko) 캐패시터의 제조 방법
KR20030011684A (ko) 반도체 장치의 제조 방법
KR0150049B1 (ko) 캐패시터의 전하저장전극 형성방법
KR100445063B1 (ko) 반도체 소자의 커패시터 형성 방법
KR100744107B1 (ko) 캐패시터 제조 방법
KR100596424B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100404478B1 (ko) 반도체소자의 커패시터 형성방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR100574473B1 (ko) 반도체장치의 커패시터 제조방법_
KR100865545B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20050002049A (ko) 반도체 소자의 캐패시터 제조방법
KR20050002040A (ko) 엠아이엠 캐패시터 및 그 제조 방법
KR20010008584A (ko) 고집적 반도체장치의 커패시터 형성방법
KR20050002056A (ko) 엠피에스 도핑 효율을 향상시킨 반도체 소자의 캐패시터제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid