KR100673895B1

KR100673895B1 - 캐패시터의 제조 방법

Info

Publication number: KR100673895B1
Application number: KR1020040049897A
Authority: KR
Inventors: 한상엽
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2007-01-26
Also published as: KR20060000908A

Abstract

본 발명은 습식딥아웃공정시 습식용액이 하부전극으로 사용되는 티타늄나이트라이드의 엉성한 결정립계를 따라 캐패시터 아래의 하부구조물로 침투하는 것을 방지할 수 있는 실린더 구조의 캐패시터 제조 방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상부에 스토리지노드콘택을 형성하는 단계, 상기 스토리지노드콘택 상에 상기 스토리지노드콘택을 개방시키는 스토리지노드홀을 갖는 식각배리어막과 스토리지노드산화막의 적층막을 형성하는 단계, 상기 스토리지노드홀을 포함한 전면에 제1금속막을 형성하는 단계, 상기 제1금속막의 결정립계에 산소를 충진시키기 위해 산소분위기에 노출시키는 단계, 상기 산소가 충진된 제1금속막 상에 제2금속막을 형성하는 단계, 상기 산소가 충진된 제1금속막과 상기 제2금속막을 선택적으로 제거하여 상기 스토리지노드홀의 내부에 실린더형 하부전극을 형성하는 단계, 및 상기 스토리지노드산화막을 습식딥아웃을 통해 제거하는 단계를 포함한다.

캐패시터, TiN, 습식딥아웃, 결정립계, 침투경로, 산소충진

Description

캐패시터의 제조 방법{METHOD FOR FABRICATING CAPACITOR}

도 1a 내지 도 1c는 종래기술에 따른 실린더 구조의 캐패시터 제조 방법을 도시한 공정 단면도이다.

도 2는 종래기술에 따른 티타늄나이트라이드의 결정립계를 도시한 도면,

도 3a 내지 도 3f는 본 발명의 실시예에 따른 실린더 구조의 캐패시터 제조 방법을 도시한 공정 단면도,

도 4a 내지 도 4c는 본 발명의 실시예에 따른 하부전극의 산소 충진 방법을 상세히 도시한 공정 단면도,

도 5는 본 발명의 실시예에 따른 불산용액의 침투가 차단되는 현상을 보여주는 도면.

* 도면의 주요 부분에 대한 부호의 설명

21 : 반도체 기판 22 : 층간절연막

23 : 스토리지노드콘택플러그 24 : 식각배리어막

25 : 스토리지노드산화막 26 : 스토리지노드홀

27, 27a : 제1티타늄나이트라이드 28 : 티타늄산화막

29 : 제2티타늄나이트라이드

본 발명은 반도체 제조 기술에 관한 것으로, 특히 실린더 구조의 캐패시터 제조 방법에 관한 것이다.

반도체 소자의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 대략 25pF 이상의 캐패시턴스를 확보하여야 한다. 이와 같이 좁은 면적 상에 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위해, 실리콘산화막(ε=3.8), 질화막(ε=7)을 대체하여 Ta₂O₅, Al₂O₃ 또는 HfO₂와 같은 높은 유전율을 가지는 물질을 유전체막으로 이용하는 방법, 스토리지노드를 실린더(cylinder)형, 콘케이브(concave)형 등으로 입체화하거나 스토리지노드표면에 MPS(Meta stable-Poly Silicon)를 성장시켜 스토리지노드의 유효 표면적을 1.7∼2배 정도 증가시키는 방법, 하부전극과 상부전극을 금속막으로 형성하는 방법 등이 제안되었다.

도 1a에 도시된 바와 같이, 워드라인, 트랜지스터 및 비트라인 공정이 완료된 반도체기판(11) 상부에 층간절연막(12)을 형성한 후, 층간절연막(12)을 식각하 여 반도체 기판(11)의 일부를 노출시키는 콘택홀을 형성하고, 이 콘택홀에 폴리실리콘을 매립시켜 스토리지노드콘택플러그(13)를 형성한다.

다음으로, 스토리지노드콘택플러그(13) 및 층간절연막(12) 상에 식각배리어막(14)과 스토리지노드산화막(Storage node oxide, 15)을 적층한다. 이때, 식각배리어막(14)은 실리콘질화막으로 형성하고, 스토리지노드산화막(15)은 BPSG 또는 USG와 같은 실리콘산화막(Silicon oxide)으로 형성한다.

이어서, 스토리지노드산화막(15)과 식각배리어막(14)을 연속해서 식각하여 캐패시터의 하부전극이 형성될 스토리지노드홀(Storage node hole, 16)을 형성한다.

도 1b에 도시된 바와 같이, 스토리지노드홀(16)의 내부에만 실린더 형태의 하부전극(17)을 형성한다. 이때, 하부전극(17)은 티타늄나이트라이드(TiN)로 형성한다.

도 1c에 도시된 바와 같이, 스토리지노드산화막(15)을 습식딥아웃(Wet dip-out)을 통해 제거한다. 후속 공정으로, 스토리지노드산화막(15) 제거후에 드러난 실린더형 하부전극(17) 상에 유전막과 상부전극(도시 생략)을 차례로 형성하여 실린더 구조의 캐패시터를 완성한다.

상술한 종래기술에서는 스토리지노드산화막(15)의 습식딥아웃 공정시, 불산(HF)과 같은 습식 용액을 이용한다. 이러한 습식딥아웃 공정시에, 실리콘질화막인 식각배리어막(14)이 선택비를 가져 불산용액이 층간절연막쪽으로 침투하는 것을 방지한다.

아울러, 하부전극(17)인 티타늄나이트라이드는 불산용액이 하부전극(17) 아래의 스토리지노드콘택플러그(13)나 층간절연막(12)으로 침투하지 못하도록 하는 역할을 수행해야 한다.

그러나, 티타늄나이트라이드(TiN)는 불산용액의 침투를 충분히 막아주지 못하는 단점이 있어 습식용액이 캐패시터 이전에 형성된 구조물들을 용해시키는 문제를 초래한다.

도 2는 종래기술에 따른 티타늄나이트라이드의 결정립계를 도시한 도면이다.

도 2에 도시된 바와 같이, 티타늄나이트라이드는 결정립계(Grain boundary; GB)를 갖고 있으며, 이 결정립계(GB)가 치밀하지 못한 엉성한(porous) 구조를 갖기 때문에 이 엉성한 결정립계(GB)가 습식용액이 침투하는 경로 역할을 한다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 습식딥아웃공정시 습식용액이 하부전극으로 사용되는 티타늄나이트라이드의 엉성한 결정립계를 따라 캐패시터 아래의 하부구조물로 침투하는 것을 방지할 수 있는 실린더 구조의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.

삭제

상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체 기판 상부에 스토리지노드콘택을 형성하는 단계, 상기 스토리지노드콘택 상에 상기 스토리지노드콘택을 개방시키는 스토리지노드홀을 갖는 식각배리어막과 스토리지노드산화막의 적층막을 형성하는 단계, 상기 스토리지노드홀을 포함한 전면에 제1금속막을 형성하는 단계, 상기 제1금속막의 결정립계에 산소를 충진시키기 위해 산소분위기에 노출시키는 단계, 상기 산소가 충진된 제1금속막 상에 제2금속막을 형성하는 단계, 상기 산소가 충진된 제1금속막과 상기 제2금속막을 선택적으로 제거하여 상기 스토리지노드홀의 내부에 실린더형 하부전극을 형성하는 단계, 및 상기 스토리지노드산화막을 습식딥아웃을 통해 제거하는 단계를 포함하는 것을 특징으로 하며, 상기 산소분위기에 노출시키는 단계는 상기 제1금속막에 대해 산소분위기에서 급속열처리를 진행하는 것을 특징으로 하고, 상기 급속열처리는 O₂, O₂와 N₂ 또는 N₂O와 N₂혼합 가스 분위기로 200℃∼700℃에서 20초∼60초 동안 진행하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 실린더 구조의 캐패시터 제조 방법을 도시한 공정 단면도이다.

도 3a에 도시된 바와 같이, 워드라인, 트랜지스터 및 비트라인 공정이 완료된 반도체기판(21) 상부에 층간절연막(22)을 형성한 후, 층간절연막(22)을 식각하여 반도체 기판(21)의 일부를 노출시키는 콘택홀을 형성하고, 이 콘택홀에 폴리실리콘을 매립시켜 스토리지노드콘택플러그(23)를 형성한다. 이때, 스토리지노드콘택플러그(23)가 접하는 반도체기판(21)은 트랜지스터의 소스/드레인과 같은 불순물접합일 수 있다. 그리고, 스토리지노드콘택플러그(23)가 접하는 하부전극이 금속막인 경우에는 스토리지노드콘택플러그(23) 상부에 오믹콘택을 형성해주기 위한 실리사이드층과 배리어메탈(barrer metal)이 필요하다. 이때, 실리사이드층 및 배리어메탈의 제조 방법은 먼저, 스토리지노드콘택플러그(23)를 콘택홀에 부분 매립시키고, 전면에 티타늄을 증착한 후 열처리하여 형성한 티타늄실리사이드층을 형성한 후 미반응 티타늄을 제거한다. 그리고 나서, 티타늄실리사이드층 상에 배리어메탈로 티타늄나이트라이드(TiN)를 증착한 후, 티타늄나이트라이드를 화학적기계적연마(CMP)를 통해 제거하여 콘택홀을 완전히 매립시키는 형태로 잔류시킨다.

다음으로, 스토리지노드콘택플러그(23)를 포함한 층간절연막(22) 상에 식각배리어막(24)으로서 실리콘화막(Si₃N₄)를 증착한 후, 실리콘질화막 상에 스토리지노드산화막(25)을 증착한다. 이때, 스토리지노드산화막(25)은 화학기상증착법(CVD)을 이용하여 증착한 산화막, 예를 들면 TEOS, USG, PSG, BPSG 또는 HDP 산화막을 이용하거나 SOG(Spin On Glass)를 이용한다.

다음에, 마스크 및 스토리지노드산화막(25)의 식각 공정을 진행하여 하부전극이 형성될 스토리지노드홀(26)을 형성한다.

도 3b에 도시된 바와 같이, 스토리지노드홀(26)을 포함한 스토리지노드산화막(25)의 표면 상에 제1티타늄나이트라이드(27)를 증착한다.

이때, 제1티타늄나이트라이드(27)는 화학기상증착(CVD), 물리기상증착(PVD) 또는 원자층증착(ALD) 방식으로 증착하며, 예컨대, 화학기상증착 방식으로 증착하는 경우, 증착온도를 400℃∼500℃의 온도로 유지하고, TiCl₄와 NH₃를 원료로 하여 100Å∼300Å 두께로 증착한다.

도 3c에 도시된 바와 같이, 제1티타늄나이트라이드(27)를 산소분위기에 노출시킨다. 예컨대, 공기중에 노출시키거나, 산소분위기에서 열처리한다.

산소분위기의 열처리는 급속열처리(RTP) 방식을 이용하는데, 급속열처리는 O₂, O₂와 N₂ 또는 N₂O와 N₂혼합 가스 분위기로 200℃∼700℃에서 20초∼60초 동안 처리한다.

위와 같이, 제1티타늄나이트라이드(27)를 산소분위기에 노출시키게 되면, 제1티타늄나이트라이드(27)의 결정립계에 산소가 충진(Stuffing)된다. 또한, 제1티타늄나이트라이드(27)의 표면에 얇은 티타늄산화막(TiO_x, 28)이 형성된다.

이하, 산소분위기에 노출된 제1티타늄나이트라이드(27)를 '제1티타늄나이트라이드(27a)'라고 약칭한다.

도 3d에 도시된 바와 같이, 산소분위기에 노출되어 결정립계에 산소가 충진 된 제1티타늄나이트라이드(27a) 상에 제2티타늄나이트라이드(29)를 증착한다.

이때, 제2티타늄나이트라이드(29)는 화학기상증착(CVD), 물리기상증착(PVD) 또는 원자층증착(ALD) 방식으로 증착하며, 에컨대, 화학기상증착 방식으로 증착하는 경우, 증착온도를 400℃∼500℃의 온도로 유지하고, TiCl₄와 NH₃를 원료로 하여 100Å∼300Å 두께로 증착한다.

상술한 바와 같이, 제1티타늄나이트라이드(27) 증착 공정, 산소분위기 노출, 제2티타늄나이트라이드(29) 증착 공정의 순서로 이루어지는 일련의 공정을 통해 하부전극으로 사용될 티타늄나이트라이드(100)를 200Å∼600Å 두께로 형성한다.

상기한 티타늄나이트라이드(100)에서, 제1티타늄나이트라이드(27a)와 제2티타늄나이트라이드(29) 사이에 형성된 얇은 티타늄산화막(TiO_x, 28)은 전자들이 그냥 통과할 정도로 매우 얇은 산화막이므로 하부전극 특성에 영향을 미치지 않으며, 아울러 제2티타늄나이트라이드(27a) 증착시 티타늄이 산소를 응집하여 티타늄산화막(28)을 크랙(Crack)시키므로써 제1티타늄나이트라이드(27a)와 제2티타늄나이트라이(29)를 도통시키므로 별도로 제거할 필요는 없다. 따라서, 제1티타늄나이트라이드(27a)에 산소를 충진시킨 후에 반드시 제2티타늄나이트라이드(29)를 증착해주어야 티타늄산화막(28)에 의한 캐패시터 열화를 방지할 수 있다.

도 3e에 도시된 바와 같이, 스토리지노드홀(26)의 내부에만 실린더 형태의 하부전극(101)을 형성하는 하부전극 분리(Bottom electrode isolation) 공정을 진행한다. 이때, 하부전극(101)은 제1티타늄나이트라이드(27a)와 제2티타늄나이트라 이드(28)의 다층 구조를 갖는 티타늄나이트라이드(100)이다.

상기 하부전극 분리 공정은, 스토리지노드산화막(25) 상부의 티타늄나이트라이드(100)를 화학적기계적연마 또는 에치백으로 제거하여 형성한다. 여기서, 티타늄나이트라이드(100)를 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 형태의 하부전극(101) 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 감광막으로 실린더 내부를 모두 채운 후에, 스토리지노드산화막(25)이 노출될 때까지 연마 또는 에치백을 수행하고, 실린더 내부의 감광막을 애싱(ashing)하여 제거하는 것이 좋다.

도 3f에 도시된 바와 같이, 스토리지노드산화막(25)을 습식딥아웃 공정을 통해 제거한다. 이때, 습식딥아웃 공정은 불산(HF)과 같은 습식용액을 이용하며, 4℃∼80℃의 온도에서 10초∼3600초간 실시한다.

상기한 습식딥아웃 공정시에 식각배리어막(24)인 실리콘질화막이 식각선택비를 가져 불산 용액이 층간절연막(22)쪽으로 침투하는 것을 방지한다. 아울러, 하부전극(101)을 구성하는 티타늄나이트라이드가 결정립계에 산소가 충진되어 있으므로 불산용액이 하부전극(101)의 결정립계를 통해 침투하지 못한다. 즉, 하부전극의 결정립계에 충진된 산소가 불산용액의 침투경로를 차단시킨다.

도 4a 내지 도 4c는 본 발명의 실시예에 따른 하부전극의 산소 충진 방법을 상세히 도시한 공정 단면도이다.

도 4a에 도시된 바와 같이, 제1티타늄나이트라이드(27)를 증착한다. 이때, 제1티타늄나이트라이드(27)는 엉성한 결정립계(GB)를 갖는다.

도 4b에 도시된 바와 같이, 제1티타늄나이트라이드(27)를 산소분위기에 노출시켜 제1티타늄나이트라이드(27)의 결정립계(GB)에 산소를 충진시킨다. 이때, 제1티타늄나이트라이드(27)의 표면에 얇은 티타늄산화막(28)이 형성된다. 도면부호 '27a'는 산소가 충진된 제1티타늄나이트라이드를 나타낸다.

도 4c에 도시된 바와 같이, 산소가 충진된 제1티타늄나이트라이드(27a) 상에 제2티타늄나이트라이드(29)를 증착한다. 이때, 제2티타늄나이트라이드(29)는 제1티타늄나이트라이드와 같이 엉성한 결정립계(GB)를 갖는다.

도 5는 본 발명의 실시예에 따른 불산용액의 침투가 차단되는 현상을 보여주는 도면이다.

도 5에 도시된 바와 같이, 산소가 충진된 제1티타늄나이트라이드(27a)를 포함하는 하부전극(101)은 엉성한 결정립계(GB)에 충진된 산소에 의해 습식딥아웃 공정시에 불산용액이 침투하는 것을 차단하고 있음을 알 수 있다.

이와 같이, 하부전극(101)이 산소가 충진된 제1티타늄나이트라이드(27a)를 포함하므로써 불산용액이 침투하는 것을 차단하여 불산용액이 캐패시터의 하부구조물(스토리지노드콘택플러그, 층간절연막, 워드라인, 비트라인)로 침투하는 것을 방지한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은 하부전극으로 사용되는 티타늄나이트라이드의 결정립계에 산소를 충진시키므로써 후속 습식딥아웃 공정시 하부전극의 결정립계로 습식용액이 침투하는 것을 차단할 수 있는 효과가 있다.

Claims

삭제
삭제
삭제
삭제
삭제
반도체 기판 상부에 스토리지노드콘택을 형성하는 단계;

상기 스토리지노드콘택 상에 상기 스토리지노드콘택을 개방시키는 스토리지노드홀을 갖는 식각배리어막과 스토리지노드산화막의 적층막을 형성하는 단계;

상기 스토리지노드홀을 포함한 전면에 제1금속막을 형성하는 단계;

상기 제1금속막의 결정립계에 산소를 충진시키기 위해 산소분위기에 노출시키는 단계;

상기 산소가 충진된 제1금속막 상에 제2금속막을 형성하는 단계;

상기 산소가 충진된 제1금속막과 상기 제2금속막을 선택적으로 제거하여 상기 스토리지노드홀의 내부에 실린더형 하부전극을 형성하는 단계; 및

상기 스토리지노드산화막을 습식딥아웃을 통해 제거하는 단계

를 포함하는 캐패시터의 제조 방법.
제6항에 있어서,

상기 산소분위기에 노출시키는 단계는,

상기 제1금속막을 공기중에 노출시키는 것을 특징으로 하는 캐패시터의 제조 방법.
제6항에 있어서,

상기 산소분위기에 노출시키는 단계는,

상기 제1금속막에 대해 산소분위기에서 급속열처리를 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
제8항에 있어서,

상기 급속열처리는,

O₂, O₂와 N₂ 또는 N₂O와 N₂혼합 가스 분위기로 200℃∼700℃에서 20초∼60초 동안 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
제6항 내지 제9항 중 어느 한 항에 있어서,

상기 제1금속막과 상기 제2금속막은 티타늄나이트나이드로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.