JP2000269454A - 半導体素子のキャパシタ構造及びその製造方法 - Google Patents
半導体素子のキャパシタ構造及びその製造方法Info
- Publication number
- JP2000269454A JP2000269454A JP11356417A JP35641799A JP2000269454A JP 2000269454 A JP2000269454 A JP 2000269454A JP 11356417 A JP11356417 A JP 11356417A JP 35641799 A JP35641799 A JP 35641799A JP 2000269454 A JP2000269454 A JP 2000269454A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- forming
- contact hole
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000003990 capacitor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 59
- 150000004767 nitrides Chemical class 0.000 claims abstract description 46
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052741 iridium Inorganic materials 0.000 claims description 9
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 description 16
- 239000000126 substance Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000457 iridium oxide Inorganic materials 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 下部電極の整合性を向上させ、安定したコン
タクトを形成できる高誘電膜を用いた半導体素子のキャ
パシタ構造及びその製造方法に関するものである。 【解決手段】 不純物層が形成された半導体基板と、導
電性物質で充填したコンタクトホールを有する層間絶縁
膜と、その上面に形成された第１酸化膜と、第１酸化膜
の上面に形成された窒化膜と、窒化膜上にパターニング
された第２酸化膜と、第２酸化膜の側面と窒化膜の上面
及び側面と第１酸化膜の側面とコンタクトホールの上面
とに形成された拡散防止膜と、拡散防止膜の上面に形成
された下部電極と、第２酸化膜の上面と拡散防止膜の上
面と下部電極の上面とに形成された高誘電膜と、高誘電
膜の上面に形成された上部電極と、から構成されたもの
である。これによって、下部電極の整合性を向上させ安
定したコンタクトを形成できる。
タクトを形成できる高誘電膜を用いた半導体素子のキャ
パシタ構造及びその製造方法に関するものである。 【解決手段】 不純物層が形成された半導体基板と、導
電性物質で充填したコンタクトホールを有する層間絶縁
膜と、その上面に形成された第１酸化膜と、第１酸化膜
の上面に形成された窒化膜と、窒化膜上にパターニング
された第２酸化膜と、第２酸化膜の側面と窒化膜の上面
及び側面と第１酸化膜の側面とコンタクトホールの上面
とに形成された拡散防止膜と、拡散防止膜の上面に形成
された下部電極と、第２酸化膜の上面と拡散防止膜の上
面と下部電極の上面とに形成された高誘電膜と、高誘電
膜の上面に形成された上部電極と、から構成されたもの
である。これによって、下部電極の整合性を向上させ安
定したコンタクトを形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は、高誘電膜を用いた
半導体素子のキャパシタに係るもので、詳しくは、高誘
電膜の形成時に拡散防止膜を露出させず、拡散防止膜の
耐酸化性を向上することができる高誘電膜を用いた半導
体素子のキャパシタ構造及びその製造方法に関するもの
である。
半導体素子のキャパシタに係るもので、詳しくは、高誘
電膜の形成時に拡散防止膜を露出させず、拡散防止膜の
耐酸化性を向上することができる高誘電膜を用いた半導
体素子のキャパシタ構造及びその製造方法に関するもの
である。
【０００２】
【従来の技術】近年、DRAMセルを構成するキャパシタに
おいては、DRAM技術の高集積化に伴い、キャパシタの単
位面積当たりの貯蔵容量を増加させるため、通常用いら
れるシリコン系列の誘電物質よりも誘電率の高い物質か
らなる高誘電膜を使用するようになってきた。
おいては、DRAM技術の高集積化に伴い、キャパシタの単
位面積当たりの貯蔵容量を増加させるため、通常用いら
れるシリコン系列の誘電物質よりも誘電率の高い物質か
らなる高誘電膜を使用するようになってきた。
【０００３】以下、従来の半導体素子のキャパシタの構
造及びその製造方法について、添付図面に基づいて説明
する。まず、従来の高誘電膜を用いた半導体素子のキャ
パシタ構造は、図８(Ａ)に示したように、表面に不純物
層２が形成された半導体基板１と、前記不純物層２に連
結され内部を導電性物質で充填したコンタクトホール４
を有しており前記半導体基板１の上面に形成された層間
絶縁膜３と、この層間絶縁膜３の上部に位置する前記コ
ンタクトホール４と連結されるように形成されたノード
コンタクト５と、該ノードコンタクト５を覆うように前
記層間絶縁膜３の上面の所定領域に形成された拡散防止
膜６と、該拡散防止膜６の上面に形成された下部電極７
と、該下部電極７の上面及び側面と前記拡散防止膜６の
側面とを覆うように前記層間絶縁膜３上に形成された高
誘電膜８と、該高誘電膜８の上面に形成された上部電極
９と、から構成されていた。
造及びその製造方法について、添付図面に基づいて説明
する。まず、従来の高誘電膜を用いた半導体素子のキャ
パシタ構造は、図８(Ａ)に示したように、表面に不純物
層２が形成された半導体基板１と、前記不純物層２に連
結され内部を導電性物質で充填したコンタクトホール４
を有しており前記半導体基板１の上面に形成された層間
絶縁膜３と、この層間絶縁膜３の上部に位置する前記コ
ンタクトホール４と連結されるように形成されたノード
コンタクト５と、該ノードコンタクト５を覆うように前
記層間絶縁膜３の上面の所定領域に形成された拡散防止
膜６と、該拡散防止膜６の上面に形成された下部電極７
と、該下部電極７の上面及び側面と前記拡散防止膜６の
側面とを覆うように前記層間絶縁膜３上に形成された高
誘電膜８と、該高誘電膜８の上面に形成された上部電極
９と、から構成されていた。
【０００４】次に、このように構成された従来の半導体
素子のキャパシタの製造方法について、図８（Ａ）を参
照して説明する。先ず、半導体基板１の表面に不純物層
２を形成し、該不純物層２が形成された前記半導体基板
1の上面に層間絶縁膜３を形成し、該層間絶縁膜３の中
央下部に位置する前記不純物層２の上面にコンタクトホ
ール４を形成する。次に、該コンタクトホール４を導電
性物質で充填し、前記半導体基板１上に形成された層間
絶縁膜３の上部に、前記コンタクトホール４と連結させ
るようにノードコンタクト５を形成し、該ノードコンタ
クト５の内部を多結晶シリコンで充填する。次に、前記
ノードコンタクト５を包含した前記層間絶縁膜３上の所
定領域に拡散防止膜６を形成し、該拡散防止膜６の上面
に下部電極７を形成し、該下部電極７の上面及び側面と
前記拡散防止膜６の側面と前記層間絶縁膜３の上面とを
覆うように高誘電膜８を形成し、最後に、該高誘電膜８
の上面に上部電極９を形成してキャパシタの製造をして
いた。
素子のキャパシタの製造方法について、図８（Ａ）を参
照して説明する。先ず、半導体基板１の表面に不純物層
２を形成し、該不純物層２が形成された前記半導体基板
1の上面に層間絶縁膜３を形成し、該層間絶縁膜３の中
央下部に位置する前記不純物層２の上面にコンタクトホ
ール４を形成する。次に、該コンタクトホール４を導電
性物質で充填し、前記半導体基板１上に形成された層間
絶縁膜３の上部に、前記コンタクトホール４と連結させ
るようにノードコンタクト５を形成し、該ノードコンタ
クト５の内部を多結晶シリコンで充填する。次に、前記
ノードコンタクト５を包含した前記層間絶縁膜３上の所
定領域に拡散防止膜６を形成し、該拡散防止膜６の上面
に下部電極７を形成し、該下部電極７の上面及び側面と
前記拡散防止膜６の側面と前記層間絶縁膜３の上面とを
覆うように高誘電膜８を形成し、最後に、該高誘電膜８
の上面に上部電極９を形成してキャパシタの製造をして
いた。
【０００５】このとき、例えば、白金のような物質を用
いて下部電極７を形成するとき、前記拡散防止膜６は、
該下部電極７と多結晶シリコンからなるノードコンタク
ト５との反応を防止する役割をしていた。又、酸素を包
含する気体からなる雰囲気下で高誘電膜８を形成すると
き、前記拡散防止膜6は、前記多結晶シリコンからなる
ノードコンタクト５が酸化される現象を防止する役割も
しているため、前記拡散防止膜６には、高温下において
優れた耐酸化性が必要とされていた。
いて下部電極７を形成するとき、前記拡散防止膜６は、
該下部電極７と多結晶シリコンからなるノードコンタク
ト５との反応を防止する役割をしていた。又、酸素を包
含する気体からなる雰囲気下で高誘電膜８を形成すると
き、前記拡散防止膜6は、前記多結晶シリコンからなる
ノードコンタクト５が酸化される現象を防止する役割も
しているため、前記拡散防止膜６には、高温下において
優れた耐酸化性が必要とされていた。
【０００６】
【発明が解決しようとする課題】しかし、このような従
来の半導体素子のキャパシタ構造においては、図８(Ａ)
に示したように、拡散防止膜６の周辺部が外部に露出さ
れているため、高誘電膜８を形成するとき、酸素を包含
する気体からなる雰囲気下に直接露出され、酸素が拡散
防止膜６の周辺部に沿って距離dだけ拡散してくると、
多結晶シリコンからなるノードコンタクト５が酸化され
るという問題点があった。
来の半導体素子のキャパシタ構造においては、図８(Ａ)
に示したように、拡散防止膜６の周辺部が外部に露出さ
れているため、高誘電膜８を形成するとき、酸素を包含
する気体からなる雰囲気下に直接露出され、酸素が拡散
防止膜６の周辺部に沿って距離dだけ拡散してくると、
多結晶シリコンからなるノードコンタクト５が酸化され
るという問題点があった。
【０００７】このような問題点を解消するため、図８
(Ｂ)に示したように、拡散防止膜６′をノードコンタク
トの内部に陥没させて形成する構造もあるが、このよう
に構成された陥没構造の拡散防止膜を有するキャパシタ
構造においても、下部電極７′の側壁と拡散防止膜６′
間の距離d′は、通常、500Å以下であって、図８(Ａ)に
示したキャパシタの酸素拡散距離dと同様であるため、
結局、ノードコンタクト５′の酸化を防止することはで
きなかった。
(Ｂ)に示したように、拡散防止膜６′をノードコンタク
トの内部に陥没させて形成する構造もあるが、このよう
に構成された陥没構造の拡散防止膜を有するキャパシタ
構造においても、下部電極７′の側壁と拡散防止膜６′
間の距離d′は、通常、500Å以下であって、図８(Ａ)に
示したキャパシタの酸素拡散距離dと同様であるため、
結局、ノードコンタクト５′の酸化を防止することはで
きなかった。
【０００８】また、このような従来の半導体素子のキャ
パシタの製造方法において、図８(Ｃ)に示したように、
拡散防止膜及び該上面の各部電極の中心がノードコンタ
クトの中心軸から外れて非対称的に形成された場合、即
ち、拡散防止膜６と下部電極７とが整合されていない
（Mis-align）と、ノードコンタクト５が外部に露出さ
れて、該ノードコンタクト５上に高誘電膜８が形成され
るため、接触不良の発生及び漏洩電流の増大をもたら
し、素子に致命的な悪影響を与えるという問題点があっ
た。
パシタの製造方法において、図８(Ｃ)に示したように、
拡散防止膜及び該上面の各部電極の中心がノードコンタ
クトの中心軸から外れて非対称的に形成された場合、即
ち、拡散防止膜６と下部電極７とが整合されていない
（Mis-align）と、ノードコンタクト５が外部に露出さ
れて、該ノードコンタクト５上に高誘電膜８が形成され
るため、接触不良の発生及び漏洩電流の増大をもたら
し、素子に致命的な悪影響を与えるという問題点があっ
た。
【０００９】そこで、本発明は、このような問題点に対
処し、下部電極の整合性を向上させて、安定したコンタ
クトを形成できる半導体素子のキャパシタ構造及びその
製造方法を提供することを目的とする。
処し、下部電極の整合性を向上させて、安定したコンタ
クトを形成できる半導体素子のキャパシタ構造及びその
製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】このような目的を達成す
るため、本発明による半導体素子のキャパシタ構造は、
表面に不純物層が形成された半導体基板と、前記不純物
層に連結され内部を導電性物質で充填したコンタクトホ
ールを有しており前記半導体基板の上面に形成された層
間絶縁膜と、該層間絶縁膜の上面に形成された第１酸化
膜と、該第１酸化膜の上面に形成された窒化膜と、該窒
化膜の所定領域上にパターニングされた第２酸化膜と、
該第２酸化膜の側面と該第２酸化膜が形成されていない
窒化膜の上面及び側面と前記第１酸化膜の側面と前記コ
ンタクトホールの上面とに形成された拡散防止膜と、該
拡散防止膜の上面に形成された下部電極と、前記第２酸
化膜の上面と前記拡散防止膜の上面と前記下部電極の上
面とに形成された高誘電膜と、該高誘電膜の上面に形成
された上部電極と、から構成されている。
るため、本発明による半導体素子のキャパシタ構造は、
表面に不純物層が形成された半導体基板と、前記不純物
層に連結され内部を導電性物質で充填したコンタクトホ
ールを有しており前記半導体基板の上面に形成された層
間絶縁膜と、該層間絶縁膜の上面に形成された第１酸化
膜と、該第１酸化膜の上面に形成された窒化膜と、該窒
化膜の所定領域上にパターニングされた第２酸化膜と、
該第２酸化膜の側面と該第２酸化膜が形成されていない
窒化膜の上面及び側面と前記第１酸化膜の側面と前記コ
ンタクトホールの上面とに形成された拡散防止膜と、該
拡散防止膜の上面に形成された下部電極と、前記第２酸
化膜の上面と前記拡散防止膜の上面と前記下部電極の上
面とに形成された高誘電膜と、該高誘電膜の上面に形成
された上部電極と、から構成されている。
【００１１】ここで、前記第１酸化膜及び前記窒化膜
は、コンタクトホールを露出するようにパターニングさ
れているものとし、また、第２酸化膜は、コンタクトホ
ールに連結され該コンタクトホールよりホールの幅が広
くなるようにパターニングされているものとする。
は、コンタクトホールを露出するようにパターニングさ
れているものとし、また、第２酸化膜は、コンタクトホ
ールに連結され該コンタクトホールよりホールの幅が広
くなるようにパターニングされているものとする。
【００１２】また、パターニングされた前記第2酸化膜
は、コンタクトホールの中心位置と整合するようなホー
ルが形成されているものとする。このとき、前記拡散防
止膜は、チタン(Ti)、窒化チタン(TiN)、ルテニウム(R
u)又はイリジウム(Ir)の何れか一つの物質からなり、前
記下部電極及び前記上部電極は、白金(Pt)、酸化ルテニ
ウム(RuO2)、酸化イリジウム(IrO2)、ルテニウム(Ru)又
はイリジウム(Ir)の何れか一つの物質からなり、前記高
誘電膜は、ＢＳＴ((Ba,Sr)T2O3)、酸化タンタリウム(Ta
2O5)又はＰＺＴ(Pb(Zr,Ti)O3)を包含していてシリコン
系列の誘電物質よりも誘電率の高い物質からなるものと
する。
は、コンタクトホールの中心位置と整合するようなホー
ルが形成されているものとする。このとき、前記拡散防
止膜は、チタン(Ti)、窒化チタン(TiN)、ルテニウム(R
u)又はイリジウム(Ir)の何れか一つの物質からなり、前
記下部電極及び前記上部電極は、白金(Pt)、酸化ルテニ
ウム(RuO2)、酸化イリジウム(IrO2)、ルテニウム(Ru)又
はイリジウム(Ir)の何れか一つの物質からなり、前記高
誘電膜は、ＢＳＴ((Ba,Sr)T2O3)、酸化タンタリウム(Ta
2O5)又はＰＺＴ(Pb(Zr,Ti)O3)を包含していてシリコン
系列の誘電物質よりも誘電率の高い物質からなるものと
する。
【００１３】そして、本発明に係る半導体素子のキャパ
シタの製造方法は、半導体基板の表面に不純物層を形成
し該不純物層が形成された半導体基板の上面に層間絶縁
膜を形成するステップと、該層間絶縁膜をエッチングし
て中央下部にコンタクトホールを形成するステップと、
該コンタクトホールの内部を導電性物質で充填するステ
ップと、前記層間絶縁膜及びコンタクトホールの上面に
第1酸化膜を形成するステップと、該第1酸化膜の上面に
窒化膜を形成するステップと、前記窒化膜の所定領域を
エッチングしてその中央下部に位置する前記第1酸化膜
を露出するステップと、前記窒化膜と露出した第1酸化
膜の上部に第2酸化膜を形成するステップと、前記第2酸
化膜の所定領域及び前記第1酸化膜の所定領域をエッチ
ングして前記窒化膜の一部と前記コンタクトホールとを
露出させるステップと、前記第2酸化膜の上面及び側面
と前記窒化膜の上面及び側面と前記第1酸化膜の側面と
前記コンタクトホールの上面とを覆う拡散防止膜を形成
するステップと、前記拡散防止膜の上面に下部電極を形
成するステップと、前記第2酸化膜の上面に形成された
前記拡散防止膜及び下部電極を除去するステップと、前
記第2酸化膜の上面と前記拡散防止膜の上面と前記下部
電極の上面とに高誘電膜を形成するステップと、前記高
誘電膜の上面に上部電極を形成するステップと、を順次
行うものとする。
シタの製造方法は、半導体基板の表面に不純物層を形成
し該不純物層が形成された半導体基板の上面に層間絶縁
膜を形成するステップと、該層間絶縁膜をエッチングし
て中央下部にコンタクトホールを形成するステップと、
該コンタクトホールの内部を導電性物質で充填するステ
ップと、前記層間絶縁膜及びコンタクトホールの上面に
第1酸化膜を形成するステップと、該第1酸化膜の上面に
窒化膜を形成するステップと、前記窒化膜の所定領域を
エッチングしてその中央下部に位置する前記第1酸化膜
を露出するステップと、前記窒化膜と露出した第1酸化
膜の上部に第2酸化膜を形成するステップと、前記第2酸
化膜の所定領域及び前記第1酸化膜の所定領域をエッチ
ングして前記窒化膜の一部と前記コンタクトホールとを
露出させるステップと、前記第2酸化膜の上面及び側面
と前記窒化膜の上面及び側面と前記第1酸化膜の側面と
前記コンタクトホールの上面とを覆う拡散防止膜を形成
するステップと、前記拡散防止膜の上面に下部電極を形
成するステップと、前記第2酸化膜の上面に形成された
前記拡散防止膜及び下部電極を除去するステップと、前
記第2酸化膜の上面と前記拡散防止膜の上面と前記下部
電極の上面とに高誘電膜を形成するステップと、前記高
誘電膜の上面に上部電極を形成するステップと、を順次
行うものとする。
【００１４】このとき、前記第1酸化膜を形成するステ
ップと、前記第2酸化膜を形成するステップは、化学気
相蒸着法(ＣＶＤ法)を施して形成するものとする。ま
た、前記窒化膜の所定領域をエッチングしてその中央下
部に位置する前記第1酸化膜を露出するステップは、前
記コンタクトホールの上部に対応する窒化膜の領域が露
出するように該窒化膜の上面に第1マスクパターンを形
成し、該第1マスクパターンを用いて前記窒化膜をエッ
チングして前記コンタクトホールの上部に位置する第1
酸化膜を露出させるものとし、また、前記第２酸化膜の
所定領域及び前記第１酸化膜の所定領域をエッチングし
て前記窒化膜の一部と前記コンタクトホールとを露出さ
せるステップは、前記第２酸化膜の上面に前記コンタク
トホールより幅が広い第２マスクパターンを形成し、該
第2マスクパターンを用いて前記第2酸化膜の所定部位及
び前記第1酸化膜の所定部位を順次エッチングして前記
コンタクトホールを露出させることとする。
ップと、前記第2酸化膜を形成するステップは、化学気
相蒸着法(ＣＶＤ法)を施して形成するものとする。ま
た、前記窒化膜の所定領域をエッチングしてその中央下
部に位置する前記第1酸化膜を露出するステップは、前
記コンタクトホールの上部に対応する窒化膜の領域が露
出するように該窒化膜の上面に第1マスクパターンを形
成し、該第1マスクパターンを用いて前記窒化膜をエッ
チングして前記コンタクトホールの上部に位置する第1
酸化膜を露出させるものとし、また、前記第２酸化膜の
所定領域及び前記第１酸化膜の所定領域をエッチングし
て前記窒化膜の一部と前記コンタクトホールとを露出さ
せるステップは、前記第２酸化膜の上面に前記コンタク
トホールより幅が広い第２マスクパターンを形成し、該
第2マスクパターンを用いて前記第2酸化膜の所定部位及
び前記第1酸化膜の所定部位を順次エッチングして前記
コンタクトホールを露出させることとする。
【００１５】さらに、前記第２酸化膜の所定部位及び第
１酸化膜の所定部位を順次エッチングするときは、窒化
膜はエッチングせず、第２酸化膜及び第１酸化膜のみを
選択してエッチングし、前記第２マスクパターンのホー
ルの中心位置は、前記コンタクトホールの中心位置と一
致させることとする。
１酸化膜の所定部位を順次エッチングするときは、窒化
膜はエッチングせず、第２酸化膜及び第１酸化膜のみを
選択してエッチングし、前記第２マスクパターンのホー
ルの中心位置は、前記コンタクトホールの中心位置と一
致させることとする。
【００１６】さらにまた、前記第2酸化膜の上面に形成
された前記拡散防止膜及び下部電極を除去するステップ
は、前記下部電極を包含した前記第2酸化膜の上部に位
置する拡散防止膜までエッチバックを施し、前記下部電
極を隣接するセルと分離させることとする。
された前記拡散防止膜及び下部電極を除去するステップ
は、前記下部電極を包含した前記第2酸化膜の上部に位
置する拡散防止膜までエッチバックを施し、前記下部電
極を隣接するセルと分離させることとする。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳細に説明する。図１〜図６は、本発明
による半導体素子のキャパシタの製造方法を示す工程断
面図であり、まず、図６を参照して本発明の半導体素子
のキャパシタ構造を示す。本発明の構造は、半導体基板
１０の表面に不純物層１１を形成し、該半導体基板１０
の上面には、前記不純物層１１に連結され内部を導電性
物質で充填したコンタクトホール１３を有する層間絶縁
膜１２が形成されている。該層間絶縁膜１２の上面に
は、パターニングされた第１酸化膜１４が形成されてお
り、該第１酸化膜１４の上面には、窒化膜１５が形成さ
れている。該窒化膜１５の所定領域上には、パターニン
グされた第２酸化膜１７が形成されている。該第２酸化
膜１７及び前記第１酸化膜１４に設けられたホールの内
側面を覆うように拡散防止膜１９が形成されており、該
拡散防止膜１９の内側面を覆うように白金からなる下部
電極２０ｂが形成されている。このとき、上記下部電極
２０ｂの下部がノードコンタクト２０ａとなる。更に、
前記第２酸化膜１７の上面と前記拡散防止膜１９の上端
面と前記下部電極２０ｂ及び下部電極の下部であるノー
ドコンタクト２０ａの内側面とを覆うように高誘電膜２
１が形成され、該高誘電膜２１の上面を覆うように上部
電極２２が形成されている。
図面に基づいて詳細に説明する。図１〜図６は、本発明
による半導体素子のキャパシタの製造方法を示す工程断
面図であり、まず、図６を参照して本発明の半導体素子
のキャパシタ構造を示す。本発明の構造は、半導体基板
１０の表面に不純物層１１を形成し、該半導体基板１０
の上面には、前記不純物層１１に連結され内部を導電性
物質で充填したコンタクトホール１３を有する層間絶縁
膜１２が形成されている。該層間絶縁膜１２の上面に
は、パターニングされた第１酸化膜１４が形成されてお
り、該第１酸化膜１４の上面には、窒化膜１５が形成さ
れている。該窒化膜１５の所定領域上には、パターニン
グされた第２酸化膜１７が形成されている。該第２酸化
膜１７及び前記第１酸化膜１４に設けられたホールの内
側面を覆うように拡散防止膜１９が形成されており、該
拡散防止膜１９の内側面を覆うように白金からなる下部
電極２０ｂが形成されている。このとき、上記下部電極
２０ｂの下部がノードコンタクト２０ａとなる。更に、
前記第２酸化膜１７の上面と前記拡散防止膜１９の上端
面と前記下部電極２０ｂ及び下部電極の下部であるノー
ドコンタクト２０ａの内側面とを覆うように高誘電膜２
１が形成され、該高誘電膜２１の上面を覆うように上部
電極２２が形成されている。
【００１８】なお、図６において、拡散防止膜１９は、
チタン、窒化チタン、ルテニウム又はイリジウムの何れ
か一つの物質からなり、下部電極２０ｂ及び上部電極２
２は、白金、酸化ルテニウム、酸化イリジウム、ルテニ
ウム又はイリジウムの何れか一つの物質からなり、高誘
電膜２１は、ＢＳＴ、酸化タンタリウム又はＰＺＴを包
含しており、シリコン系列の誘電物質よりも誘電率の高
い物質からなるものである。
チタン、窒化チタン、ルテニウム又はイリジウムの何れ
か一つの物質からなり、下部電極２０ｂ及び上部電極２
２は、白金、酸化ルテニウム、酸化イリジウム、ルテニ
ウム又はイリジウムの何れか一つの物質からなり、高誘
電膜２１は、ＢＳＴ、酸化タンタリウム又はＰＺＴを包
含しており、シリコン系列の誘電物質よりも誘電率の高
い物質からなるものである。
【００１９】このような構成により、高誘電膜２１の形
成時において、酸素を包含する気体からなる雰囲気下で
拡散防止膜１９が露出されないため、拡散防止膜１９の
耐酸化性を格段に向上することができる。
成時において、酸素を包含する気体からなる雰囲気下で
拡散防止膜１９が露出されないため、拡散防止膜１９の
耐酸化性を格段に向上することができる。
【００２０】次に、このように構成された本発明による
半導体素子のキャパシタの製造方法について、図１〜図
６を用いて説明する。先ず、図１に示したように、半導
体基板１０の表面に不純物層１１を形成し、該不純物層
形成された半導体基板１０の上面に層間絶縁膜１２を形
成し、該層間絶縁膜１２の中央に位置する前記不純物層
１１の上面にコンタクトホール１３を形成し、該コンタ
クトホール１３を導電性物質で充填する。
半導体素子のキャパシタの製造方法について、図１〜図
６を用いて説明する。先ず、図１に示したように、半導
体基板１０の表面に不純物層１１を形成し、該不純物層
形成された半導体基板１０の上面に層間絶縁膜１２を形
成し、該層間絶縁膜１２の中央に位置する前記不純物層
１１の上面にコンタクトホール１３を形成し、該コンタ
クトホール１３を導電性物質で充填する。
【００２１】次に、前記コンタクトホール１３が形成さ
れた前記層間絶縁膜１２の上面に化学気相蒸着法（以下
「ＣＶＤ法」と略称する）を施して第１酸化膜１４を形
成する。そして、前記第１酸化膜１４の上面に窒化膜１
５を形成した後、前記コンタクトホール１３の上部に対
応する窒化膜１５の部位が露出するように、該窒化膜の
上面に第１マスクパターン１６を形成する。
れた前記層間絶縁膜１２の上面に化学気相蒸着法（以下
「ＣＶＤ法」と略称する）を施して第１酸化膜１４を形
成する。そして、前記第１酸化膜１４の上面に窒化膜１
５を形成した後、前記コンタクトホール１３の上部に対
応する窒化膜１５の部位が露出するように、該窒化膜の
上面に第１マスクパターン１６を形成する。
【００２２】次に、図２に示したように、前記第１マス
クパターン１６を用いて前記窒化膜１５をエッチング
し、その下部に位置する第1酸化膜１４の中央を露出さ
せる。このように、窒化膜１５をエッチングして形成さ
れた窒化膜１５内のホールの大きさは、その後のステッ
プが行われて形成されるノードコンタクト２０ａの幅と
なる。
クパターン１６を用いて前記窒化膜１５をエッチング
し、その下部に位置する第1酸化膜１４の中央を露出さ
せる。このように、窒化膜１５をエッチングして形成さ
れた窒化膜１５内のホールの大きさは、その後のステッ
プが行われて形成されるノードコンタクト２０ａの幅と
なる。
【００２３】次いで、前記窒化膜１５と露出された第1
酸化膜１４の上部にＣＶＤ法を施して第２酸化膜１７を
形成した後、該第２酸化膜１７上に第２マスクパターン
１８を形成する。この場合、前記第2マスクパターン１
８のホールの中心位置は、前記コンタクトホール１３の
中心位置と一致させる。そのとき前記第２マスクパター
ン１８は、前記コンタクトホール１３よりも幅が広くな
るよう形成する。ここで、前記第２マスクパターン１８
のホールの大きさは、その後のステップが行われて形成
される下部電極２０ｂの幅となる。
酸化膜１４の上部にＣＶＤ法を施して第２酸化膜１７を
形成した後、該第２酸化膜１７上に第２マスクパターン
１８を形成する。この場合、前記第2マスクパターン１
８のホールの中心位置は、前記コンタクトホール１３の
中心位置と一致させる。そのとき前記第２マスクパター
ン１８は、前記コンタクトホール１３よりも幅が広くな
るよう形成する。ここで、前記第２マスクパターン１８
のホールの大きさは、その後のステップが行われて形成
される下部電極２０ｂの幅となる。
【００２４】次に、図３に示したように、前記第２マス
クパターン１８を用いて前記第2酸化膜１７の所定領域
及び前記第１酸化膜１４の所定領域を順次エッチングす
る。この場合、窒化膜１５はエッチングせず、第２酸化
膜１７及び第１酸化膜１４のみを選択してエッチングす
る。このようにすると、前記第２酸化膜１７のエッチン
グされた部位は、下部電極２０ｂが形成される領域とな
り、前記第２酸化膜１７がエッチングされて露出された
窒化膜１５は、その下部の第1酸化膜１４をエッチング
する際にマスクパターンの役割をする。また、前記下部
電極２０ｂが形成される領域よりも幅が狭く形成された
前記第１酸化膜１４のエッチングされた部位は、ノード
コンタクト２０ａが形成される領域となる。
クパターン１８を用いて前記第2酸化膜１７の所定領域
及び前記第１酸化膜１４の所定領域を順次エッチングす
る。この場合、窒化膜１５はエッチングせず、第２酸化
膜１７及び第１酸化膜１４のみを選択してエッチングす
る。このようにすると、前記第２酸化膜１７のエッチン
グされた部位は、下部電極２０ｂが形成される領域とな
り、前記第２酸化膜１７がエッチングされて露出された
窒化膜１５は、その下部の第1酸化膜１４をエッチング
する際にマスクパターンの役割をする。また、前記下部
電極２０ｂが形成される領域よりも幅が狭く形成された
前記第１酸化膜１４のエッチングされた部位は、ノード
コンタクト２０ａが形成される領域となる。
【００２５】次に、図４に示したように、第２酸化膜１
７の上面及び内側面と、露出された窒化膜１５の上面及
び内側面と、第１酸化膜１４の内側面と、コンタクトホ
ール１３に充填された導電性物質の上面とを覆うように
チタン又は窒化チタンからなる拡散防止膜19を形成す
る。このとき、前記拡散防止膜１９は、図３に示した構
造物の表面に沿って、均一な厚さに形成する。この場
合、前記拡散防止膜１９の形成材料は、チタン又は窒化
チタンのみに限定されず、ルテニウム及びイリジウムな
どを用いることもできる。
７の上面及び内側面と、露出された窒化膜１５の上面及
び内側面と、第１酸化膜１４の内側面と、コンタクトホ
ール１３に充填された導電性物質の上面とを覆うように
チタン又は窒化チタンからなる拡散防止膜19を形成す
る。このとき、前記拡散防止膜１９は、図３に示した構
造物の表面に沿って、均一な厚さに形成する。この場
合、前記拡散防止膜１９の形成材料は、チタン又は窒化
チタンのみに限定されず、ルテニウム及びイリジウムな
どを用いることもできる。
【００２６】そして、図５に示したように、前記拡散防
止膜１９の上面にＣＶＤ法を施し白金膜２０を形成させ
て、ノードコンタクト２０ａ及び下部電極２０ｂを一挙
に形成する自己整合（self-align）を施す。この場合、
前記白金膜２０は、前記拡散防止膜１９の表面に沿って
形成されるが、このとき、前記第1酸化膜１４における
ホール側面とコンタクトホール１３の上部とに形成され
た白金膜２０は、下部電極の下部であるノードコンタク
ト２０ａに該当する領域となる。また、前記第1酸化膜
１４のホールよりも幅が広い第2酸化膜１７に形成され
たホールの側面と窒化膜１５上とに形成された白金膜２
０は、下部電極２０ｂに該当する領域となる。このよう
に、本発明において、下部電極２０ｂ及びノードコンタ
クト２０ａを別途の工程を施さずに、一回の蒸着工程を
施して形成した白金膜２０を用いて、白金からなる下部
電極２０ｂ及びノードコンタクト２０ａを自己整合させ
て形成することができる。
止膜１９の上面にＣＶＤ法を施し白金膜２０を形成させ
て、ノードコンタクト２０ａ及び下部電極２０ｂを一挙
に形成する自己整合（self-align）を施す。この場合、
前記白金膜２０は、前記拡散防止膜１９の表面に沿って
形成されるが、このとき、前記第1酸化膜１４における
ホール側面とコンタクトホール１３の上部とに形成され
た白金膜２０は、下部電極の下部であるノードコンタク
ト２０ａに該当する領域となる。また、前記第1酸化膜
１４のホールよりも幅が広い第2酸化膜１７に形成され
たホールの側面と窒化膜１５上とに形成された白金膜２
０は、下部電極２０ｂに該当する領域となる。このよう
に、本発明において、下部電極２０ｂ及びノードコンタ
クト２０ａを別途の工程を施さずに、一回の蒸着工程を
施して形成した白金膜２０を用いて、白金からなる下部
電極２０ｂ及びノードコンタクト２０ａを自己整合させ
て形成することができる。
【００２７】なお、本発明では、前記ノードコンタクト
２０ａ及び下部電極２０ｂの形成材料として白金を用い
たが、形成材料はこれに限定されず、酸化ルテニウム、
酸化イリジウム、ルテニウム、イリジウムなどの物質を
用いることもできる。
２０ａ及び下部電極２０ｂの形成材料として白金を用い
たが、形成材料はこれに限定されず、酸化ルテニウム、
酸化イリジウム、ルテニウム、イリジウムなどの物質を
用いることもできる。
【００２８】次に、図５に示す構造物全体の上にエッチ
バックを施し、前記第2酸化膜１７上面に形成された白
金膜２０及び拡散防止膜１９をエッチングにより前記下
部電極２０ｂを隣接したセルから分離させ、図６に示し
たように、一つのセルに対して独立した一つの下部電極
２０ｂを形成する。
バックを施し、前記第2酸化膜１７上面に形成された白
金膜２０及び拡散防止膜１９をエッチングにより前記下
部電極２０ｂを隣接したセルから分離させ、図６に示し
たように、一つのセルに対して独立した一つの下部電極
２０ｂを形成する。
【００２９】次に、前記露出した前記第２酸化膜１７の
上面及び前記拡散防止膜19の上面と、前記下部電極２０
ｂの上面とにＢＳＴからなる高誘電膜２１を形成する。
この場合、前記高誘電膜２１を形成する材料は、ＢＳＴ
に限定されず、酸化タンタリウム、ＰＺＴなどのような
物質を包含しており、通常用いられるシリコン系列の誘
電物質より誘電率の高い物質を用いることができる。
上面及び前記拡散防止膜19の上面と、前記下部電極２０
ｂの上面とにＢＳＴからなる高誘電膜２１を形成する。
この場合、前記高誘電膜２１を形成する材料は、ＢＳＴ
に限定されず、酸化タンタリウム、ＰＺＴなどのような
物質を包含しており、通常用いられるシリコン系列の誘
電物質より誘電率の高い物質を用いることができる。
【００３０】その後、前記高誘電膜２１の上面に白金か
らなる上部電極２２を形成する。なお、形成材料は白金
に限定されず、酸化ルテニウム、酸化イリジウム、ルテ
ニウム、イリジウムなどの物質を用いることもできる。
こうして、本発明に係る半導体素子のキャパシタの製造
を終了する。
らなる上部電極２２を形成する。なお、形成材料は白金
に限定されず、酸化ルテニウム、酸化イリジウム、ルテ
ニウム、イリジウムなどの物質を用いることもできる。
こうして、本発明に係る半導体素子のキャパシタの製造
を終了する。
【００３１】以上のように、本発明では、下部電極の不
整合の誤差を考慮する工程上のマージンを確保して、製
造工程を容易に進行することができる。ここで、図２に
示した製造工程において、前記第2マスクパターン１８
のホールの中心位置が前記コンタクトホール１３の中心
位置から外れて整合されていない状態で、本発明のキャ
パシタの製造が行われる場合について、以下に説明す
る。
整合の誤差を考慮する工程上のマージンを確保して、製
造工程を容易に進行することができる。ここで、図２に
示した製造工程において、前記第2マスクパターン１８
のホールの中心位置が前記コンタクトホール１３の中心
位置から外れて整合されていない状態で、本発明のキャ
パシタの製造が行われる場合について、以下に説明す
る。
【００３２】図７は、図２の場合と比較して、整合され
ていない状態の第２マスクパターン１８を用いて、その
下部に位置する第２酸化膜１７及び第１酸化膜１４を順
次エッチングしたときの構造を示した縦断面図である。
図７に示した構造物上に、図４〜図６に示した製造工程
を施してキャパシタを製造すると、下部電極は、コンタ
クトホール上に非対称的に形成されるが、このとき、拡
散防止膜の下部のコンタクトホールは、露出されること
はない。
ていない状態の第２マスクパターン１８を用いて、その
下部に位置する第２酸化膜１７及び第１酸化膜１４を順
次エッチングしたときの構造を示した縦断面図である。
図７に示した構造物上に、図４〜図６に示した製造工程
を施してキャパシタを製造すると、下部電極は、コンタ
クトホール上に非対称的に形成されるが、このとき、拡
散防止膜の下部のコンタクトホールは、露出されること
はない。
【００３３】
【発明の効果】以上説明したように、本発明による半導
体素子のキャパシタ構造においては、拡散防止膜は、コ
ンタクトホールと下部電極の下部との界面に形成され、
また、該拡散防止膜上には白金などからなる下部電極が
形成されるので、高誘電膜の形成時において、酸素を包
含する気体からなる雰囲気下で拡散防止膜が露出されな
くなり、拡散防止膜の耐酸化性を格段に向上させること
ができるようになる。これにより、下部電極の下部が露
出し酸化される現象を抑制でき、接触不良の発生及び漏
洩電流の発生を防止し得るという効果がある。
体素子のキャパシタ構造においては、拡散防止膜は、コ
ンタクトホールと下部電極の下部との界面に形成され、
また、該拡散防止膜上には白金などからなる下部電極が
形成されるので、高誘電膜の形成時において、酸素を包
含する気体からなる雰囲気下で拡散防止膜が露出されな
くなり、拡散防止膜の耐酸化性を格段に向上させること
ができるようになる。これにより、下部電極の下部が露
出し酸化される現象を抑制でき、接触不良の発生及び漏
洩電流の発生を防止し得るという効果がある。
【００３４】又、本発明による半導体素子のキャパシタ
の製造方法においては、下部電極の不整合時の誤差を考
慮する工程上のマージンを確保できるので、下部電極の
整合性を向上させることができる。こうして、安定した
コンタクトを形成できるので、製造工程が容易になり、
生産性が向上し得るという効果がある。
の製造方法においては、下部電極の不整合時の誤差を考
慮する工程上のマージンを確保できるので、下部電極の
整合性を向上させることができる。こうして、安定した
コンタクトを形成できるので、製造工程が容易になり、
生産性が向上し得るという効果がある。
【図１】本発明による半導体素子のキャパシタの製造方
法を示す工程断面図であり、半導体基板上に形成された
層間絶縁膜上に窒化膜及び第１マスクパターンを形成す
る工程を示す図である。
法を示す工程断面図であり、半導体基板上に形成された
層間絶縁膜上に窒化膜及び第１マスクパターンを形成す
る工程を示す図である。
【図２】上記の工程断面図において、パターニングされ
た窒化膜上に第２酸化膜及び第２マスクパターンを形成
する工程を示す図である。
た窒化膜上に第２酸化膜及び第２マスクパターンを形成
する工程を示す図である。
【図３】上記の工程断面図において、第２酸化膜及び第
１酸化膜をエッチングしてコンタクトホールを形成する
工程を示す図である。
１酸化膜をエッチングしてコンタクトホールを形成する
工程を示す図である。
【図４】上記の工程断面図において、コンタクトホール
を覆う拡散防止膜を形成する工程を示す図である。
を覆う拡散防止膜を形成する工程を示す図である。
【図５】上記の工程断面図において、拡散防止膜を覆う
白金膜を形成する工程を示す図である。
白金膜を形成する工程を示す図である。
【図６】上記の工程断面図において、エッチバックされ
た拡散防止膜及び白金膜上に高誘電膜及び上部電極を形
成する工程を示す図である。
た拡散防止膜及び白金膜上に高誘電膜及び上部電極を形
成する工程を示す図である。
【図７】本発明による半導体素子のキャパシタの製造方
法を示す工程において、拡散防止膜と下部電極が整合さ
れずにコンタクトホールを形成した工程断面図である。
法を示す工程において、拡散防止膜と下部電極が整合さ
れずにコンタクトホールを形成した工程断面図である。
【図８】従来の半導体素子のキャパシタ構造を示す断面
図である。
図である。
１０…半導体基板 １１…不純物層 １２…層間絶縁膜 １３…コンタクトホール １４…第１酸化膜 １５…窒化膜 １６…第１マスクパターン １７…第２酸化膜 １８…第２マスクパターン １９…拡散防止膜 ２０…白金膜 ２０ａ…ノードコンタクト ２０ｂ…下部電極 ２１…高誘電膜 ２２…上部電極
Claims (9)
- 【請求項１】 表面に不純物層が形成された半導体基板
と、 前記不純物層に連結され内部を導電性物質で充填したコ
ンタクトホールを有しており前記半導体基板の上面に形
成された層間絶縁膜と、 該層間絶縁膜の上面に形成された第１酸化膜と、 該第１酸化膜の上面に形成された窒化膜と、 該窒化膜の所定領域上にパターニングされた第２酸化膜
と、 該第２酸化膜の側面と該第２酸化膜が形成されていない
窒化膜の上面及び側面と前記第１酸化膜の側面と前記コ
ンタクトホールの上面とに形成された拡散防止膜と、 該拡散防止膜の上面に形成された下部電極と、 前記第２酸化膜の上面と前記拡散防止膜の上面と前記下
部電極の上面とに形成された高誘電膜と、 該高誘電膜の上面に形成された上部電極と、から構成さ
れたことを特徴とする半導体素子のキャパシタ構造。 - 【請求項２】 前記第１酸化膜及び前記窒化膜は、前記
コンタクトホールを露出するようにパターニングされ、
前記第２酸化膜は、前記コンタクトホールに連結され該
コンタクトホールよりホールの幅が広くなるようにパタ
ーニングされたことを特徴とする請求項1記載の半導体
素子のキャパシタ構造。 - 【請求項３】 前記第2酸化膜は、前記コンタクトホー
ルの中心位置と整合するホールが形成されたことを特徴
とする請求項1記載の半導体素子のキャパシタ構造。 - 【請求項４】 前記拡散防止膜は、チタン(Ti)、窒化チ
タン(TiN)、ルテニウム(Ru)又はイリジウム(Ir)の何れ
か一つの物質からなり、前記下部電極及び前記上部電極
は、白金(Pt)、酸化ルテニウム(RuO2)、酸化イリジウム
(IrO2)、ルテニウム(Ru)又はイリジウム(Ir)の何れか一
つの物質からなり、前記高誘電膜は、ＢＳＴ((Ba,Sr)T2
O3)、酸化タンタリウム(Ta2O5)又はＰＺＴ(Pb(Zr,Ti)
O3)を包含していてシリコン系列の誘電物質よりも誘電
率の高い物質からなることを特徴とする請求項1記載の
半導体素子のキャパシタ構造。 - 【請求項５】 半導体基板の表面に不純物層を形成し該
不純物層が形成された半導体基板の上面に層間絶縁膜を
形成するステップと、 該層間絶縁膜をエッチングして中央にコンタクトホール
を形成するステップと、 該コンタクトホールの内部を導電性物質で充填するステ
ップと、 前記層間絶縁膜及びコンタクトホールの上面に第1酸化
膜を形成するステップと、 該第1酸化膜の上面に窒化膜を形成するステップと、 前記窒化膜の所定領域をエッチングしてその中央下部に
位置する前記第1酸化膜を露出させるステップと、 前記窒化膜と露出した第1酸化膜の上部に第2酸化膜を形
成するステップと、 前記第2酸化膜の所定領域及び前記第1酸化膜の所定領域
をエッチングして前記窒化膜の一部と前記コンタクトホ
ールとを露出するステップと、 前記第2酸化膜の上面及び側面と前記窒化膜の上面及び
側面と前記第1酸化膜の側面と前記コンタクトホールの
上面とを覆う拡散防止膜を形成するステップと、 前記拡散防止膜の上面に下部電極を形成するステップ
と、 前記第2酸化膜の上面に形成された前記拡散防止膜及び
下部電極を除去するステップと、 前記第2酸化膜の上面と前記拡散防止膜の上面と前記下
部電極の上面とに高誘電膜を形成するステップと、 前記高誘電膜の上面に上部電極を形成するステップと、
を順次行うことを特徴とする高誘電膜を用いた半導体素
子のキャパシタの製造方法。 - 【請求項６】 前記第1酸化膜を形成するステップ及び
前記第2酸化膜を形成するステップは、化学気相蒸着法
(ＣＶＤ法)を施して形成することを特徴とする請求項5
記載の半導体素子のキャパシタの製造方法。 - 【請求項７】 前記第1酸化膜を露出させるステップ
は、前記コンタクトホールの上部に対応する窒化膜の領
域が露出するように該窒化膜の上面に第1マスクパター
ンを形成し、該第1マスクパターンを用いて前記窒化膜
をエッチングして前記コンタクトホールの上部に位置す
る第1酸化膜を露出させ、 前記窒化膜の一部と前記コンタクトホールとを露出させ
るステップは、前記第２酸化膜の上面に前記コンタクト
ホールより幅が広い第２マスクパターンを形成し、該第
2マスクパターンを用いて前記第2酸化膜の所定部位及び
前記第1酸化膜の所定部位を順次エッチングして前記コ
ンタクトホールを露出させることを特徴とする請求項5
記載の半導体素子のキャパシタの製造方法。 - 【請求項８】 前記第２酸化膜の所定部位及び前記第１
酸化膜の所定部位を順次エッチングするときは、窒化膜
はエッチングせず、第２酸化膜及び第１酸化膜のみを選
択してエッチングし、前記第２マスクパターンのホール
の中心位置は、前記コンタクトホールの中心位置と一致
させることを特徴とする請求項7記載の半導体素子のキ
ャパシタの製造方法。 - 【請求項９】 前記第2酸化膜の上面に形成された前記
拡散防止膜及び下部電極を除去するステップは、前記下
部電極を包含した前記第2酸化膜の上部に位置する拡散
防止膜までエッチバックを施し、前記下部電極を隣接す
るセルと分離させることを特徴とする請求項5記載の半
導体素子のキャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR8805/1999 | 1999-03-16 | ||
| KR1019990008805A KR100313506B1 (ko) | 1999-03-16 | 1999-03-16 | 고유전막을 이용한 반도체 소자의 커패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269454A true JP2000269454A (ja) | 2000-09-29 |
| JP4340823B2 JP4340823B2 (ja) | 2009-10-07 |
Family
ID=19576703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35641799A Expired - Fee Related JP4340823B2 (ja) | 1999-03-16 | 1999-12-15 | 半導体素子のキャパシタ構造及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6344965B1 (ja) |
| JP (1) | JP4340823B2 (ja) |
| KR (1) | KR100313506B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040008587A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| JP2006173558A (ja) * | 2004-12-17 | 2006-06-29 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| KR100673895B1 (ko) | 2004-06-30 | 2007-01-26 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| JP2008072132A (ja) * | 2007-10-05 | 2008-03-27 | Nec Electronics Corp | 半導体記憶装置及びその製造方法 |
| CN113272941A (zh) * | 2018-12-13 | 2021-08-17 | 超极存储器股份有限公司 | 半导体模块及其制造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100313506B1 (ko) * | 1999-03-16 | 2001-11-07 | 김영환 | 고유전막을 이용한 반도체 소자의 커패시터 및 그 제조방법 |
| DE10053170C2 (de) * | 2000-10-26 | 2002-09-26 | Infineon Technologies Ag | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung |
| KR100390849B1 (ko) * | 2001-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 하프늄산화막을 구비하는 캐패시터의 제조 방법 |
| TW508808B (en) * | 2001-09-14 | 2002-11-01 | Winbond Electronics Corp | Stacked type capacitor structure and its manufacturing method |
| KR100438673B1 (ko) * | 2001-12-29 | 2004-07-03 | 주식회사 하이닉스반도체 | 무전해도금법을 이용한 백금막의 형성 방법 및 그를이용한 캐패시터의 제조 방법 |
| US6900106B2 (en) * | 2002-03-06 | 2005-05-31 | Micron Technology, Inc. | Methods of forming capacitor constructions |
| TWI271872B (en) * | 2002-12-30 | 2007-01-21 | Hynix Semiconductor Inc | Capacitor and method for fabricating the same |
| KR100712502B1 (ko) * | 2004-11-30 | 2007-05-02 | 삼성전자주식회사 | 금속-유전막-금속 캐패시터 및 그 제조방법 |
| US10650978B2 (en) | 2017-12-15 | 2020-05-12 | Micron Technology, Inc. | Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2950392B2 (ja) | 1992-07-23 | 1999-09-20 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH0685187A (ja) * | 1992-09-07 | 1994-03-25 | Nec Corp | 半導体記憶装置 |
| US5539612A (en) * | 1992-09-08 | 1996-07-23 | Texas Instruments Incorporated | Intermediate structure for forming a storage capacitor |
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| JPH0730077A (ja) * | 1993-06-23 | 1995-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
| US5691219A (en) * | 1994-09-17 | 1997-11-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device |
| JPH0964179A (ja) * | 1995-08-25 | 1997-03-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3346994B2 (ja) * | 1996-09-13 | 2002-11-18 | 株式会社東芝 | キャパシタ及びその製造方法 |
| TW359868B (en) * | 1997-08-21 | 1999-06-01 | United Microelectronics Corp | DRAM capacitors and production process therefor |
| US5854119A (en) * | 1998-04-13 | 1998-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust method of forming a cylinder capacitor for DRAM circuits |
| TW383494B (en) * | 1998-04-21 | 2000-03-01 | United Microelectronics Corp | Structure and manufacturing method for capacitors |
| US6037213A (en) * | 1998-06-03 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making cylinder-shaped capacitors for dynamic random access memory |
| US6346454B1 (en) * | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
| KR100313506B1 (ko) * | 1999-03-16 | 2001-11-07 | 김영환 | 고유전막을 이용한 반도체 소자의 커패시터 및 그 제조방법 |
| US6136695A (en) * | 1999-08-04 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a self-aligned contact |
| US6228711B1 (en) * | 1999-11-30 | 2001-05-08 | United Microelectronics Corp. | Method of fabricating dynamic random access memory |
-
1999
- 1999-03-16 KR KR1019990008805A patent/KR100313506B1/ko not_active IP Right Cessation
- 1999-08-06 US US09/369,255 patent/US6344965B1/en not_active Expired - Lifetime
- 1999-12-15 JP JP35641799A patent/JP4340823B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-18 US US10/017,896 patent/US6645811B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040008587A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100673895B1 (ko) | 2004-06-30 | 2007-01-26 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| JP2006173558A (ja) * | 2004-12-17 | 2006-06-29 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| JP2008072132A (ja) * | 2007-10-05 | 2008-03-27 | Nec Electronics Corp | 半導体記憶装置及びその製造方法 |
| CN113272941A (zh) * | 2018-12-13 | 2021-08-17 | 超极存储器股份有限公司 | 半导体模块及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100313506B1 (ko) | 2001-11-07 |
| JP4340823B2 (ja) | 2009-10-07 |
| KR20000060481A (ko) | 2000-10-16 |
| US6344965B1 (en) | 2002-02-05 |
| US6645811B2 (en) | 2003-11-11 |
| US20020089811A1 (en) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294425B1 (en) | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers | |
| US5696015A (en) | Method of fabricating capacitor structures for inclusion within semiconductor devices | |
| KR100331570B1 (ko) | 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법 | |
| US7495311B2 (en) | Semiconductor devices having a metal-insulator-metal capacitor and methods of forming the same | |
| KR100301371B1 (ko) | 반도체메모리장치및그의제조방법 | |
| US6559025B2 (en) | Method for manufacturing a capacitor | |
| US20030035313A1 (en) | Ferroelectric memory device and method of forming the same | |
| JP4340823B2 (ja) | 半導体素子のキャパシタ構造及びその製造方法 | |
| KR20040025540A (ko) | 반도체 장치 | |
| JPH10173154A (ja) | 半導体メモリ装置のキャパシタ及びその製造方法 | |
| JPH11345944A (ja) | Ｄｒａｍセルキャパシタ及びその製造方法 | |
| GB2368972A (en) | Semiconductor memory device having plug contacted to capacitor electrode | |
| US6498094B2 (en) | Method for providing a contact hole formed in an insulating film | |
| US7064029B2 (en) | Semiconductor memory device and method of producing the same | |
| KR100471730B1 (ko) | 배리어 구조물을 구비한 커패시터 전극의 제조 방법 | |
| KR100346833B1 (ko) | 전기 도금 방법을 이용한 반도체 메모리 소자의 캐패시터제조방법 | |
| US6501113B2 (en) | Semiconductor device with capacitor using high dielectric constant film or ferroelectric film | |
| JP2001210806A (ja) | 電気メッキ法を利用して下部電極を形成する方法 | |
| KR100207542B1 (ko) | 강유전체 커패시터 및 그 제조방법 | |
| KR20010009037A (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR20020006364A (ko) | 이중 식각 마스크막을 이용한 반도체 소자의 고유전체커패시터 제조방법 | |
| KR100557965B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100614577B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR20000023169A (ko) | 핀-스택 원리에 따라 고-ε-유전체 또는 강유전체를포함하는 커패시터 및 그 제조 방법 | |
| KR20040051070A (ko) | 금속 스토리지 노드를 갖는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050428 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |