KR100463244B1 - 캐패시터 제조 방법 - Google Patents
캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR100463244B1 KR100463244B1 KR10-2000-0027638A KR20000027638A KR100463244B1 KR 100463244 B1 KR100463244 B1 KR 100463244B1 KR 20000027638 A KR20000027638 A KR 20000027638A KR 100463244 B1 KR100463244 B1 KR 100463244B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive film
- film
- capacitor manufacturing
- resultant
- titanium
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Abstract
본 발명은 콘택매립 특성 및 내산화특성이 우수한 캐패시터 제조 방법에 관한 것으로, 이를 위한 본 발명은 소정공정이 완료된 반도체 기판 상에 층간절연막을 형성하고 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 제 1 단계; 상기 제 1 단계의 결과물 상에 화학기상증착법으로 스토리지 노드용 제 1 전도막을 형성하는 제 2 단계; 상기 콘택홀을 완전히 매립하도록 화학기상증착법으로 상기 제 2 단계의 결과물 상에 스토리지 노드용 제 2 전도막을 형성하는 제 3 단계; 상기 제 2 전도막 및 제 1 전도막을 순서대로 화학적기계적연마하여 상기 층간절연막의 표면을 노출시키는 제 4 단계; 상기 콘택홀에 매립된 제 2 전도막 표면에 실리콘함유 가스를 이용하여 플라즈마처리하는 제 5 단계; 상기 제 5 단계의 결과물 표면에 질소함유 가스를 이용하여 플라즈마처리하는 제 6 단계; 및 상기 제 6 단계의 결과물 표면에 산소함유 가스를 이용하여 어닐링하는 제 7 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 내산화 특성이 우수한 스토리지 노드 콘택을 구비하는 캐패시터의 제조 방법에 관한 것이다.
최근에, 고유전율막 예를 들면, BST, SBT, PZT, PLZT, Ta2O5와 같은 고유전율 산화물을 이용한 캐패시터를 제조하는데 있어, 내산화특성이 우수하고 우수한 축전특성을 갖는 캐패시터의 제조 방법이 제안되고 있다.
이하, 첨부도면 도 1a 내지 도 1d를 참조하여 종래기술에 따른 캐패시터 제조 방법을 설명하기로 한다.
도 1a에 도시된 바와 같이, 게이트전극(도시 생략), 소오스/드레인(도시 생략)이 구비된 트랜지스터를 형성한 반도체 기판(11) 상에 층간절연막(12)을 증착하고 상기 층간절연막(12)을 선택적으로 식각하여 스토리지 노드 콘택홀(Storage node contact hole)을 형성한다. 이어, 상기 스토리지 노드 콘택홀을 포함한 전면에 비정질 실리콘(Amorphous Silicon)을 증착한 후 어닐링(Annealing) 공정을 수행하여 비정질 실리콘층을 결정화(Crystallization)시킨다.
도 1b에 도시된 바와 같이, 상기 결정화된 비정질 실리콘층 즉, 폴리실리콘층(13)을 상기 스토리지 노드 콘택홀 내부에 일부만 남기도록 에치백(Etchback) 공정을 실시한다. 이어 상기 에치백된 폴리실리콘층(13)을 포함한 층간절연막(12) 상에 물리적기상증착법(Physical Vapor Deposition; PVD)으로 티타늄층(14)을 형성한다.
이어, 폴리실리콘층(13')과 티타늄층(14)의 오믹접촉(Ohmic contact)을 위하여 급속열처리(Rapid Thermal Annealing; RTA) 공정에 의하여 폴리실리콘층(13')의상부에 티타늄실리사이드막(15)을 형성한다. 이어, 층간절연막(12) 상부 및 스토리지 노드 콘택홀 내벽에 잔류하는 티타늄층(14)을 제거하는데, 이는 후속 고온 산화 분위기 열공정시 산화를 방지하기 위함이며, 상기 잔류하는 티타늄층(14)은 세정공정을 이용하여 제거한다.
도 1c에 도시된 바와 같이, 상기 티타늄실리사이드막(15)을 포함한 전면에 물리적기상증착법(PVD)으로 확산방지층(Diffusion stop layer)으로서 티타늄나이트라이드(TiN)(16)를 증착하고, 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정을 수행하여 콘택홀 내부에만 티타늄나이트라이드(TiN)(16)가 매립되도록하여 폴리실리콘(13), 티타늄실리사이드(15), 티타늄나이트라이드(16)로 이루어지는 스토리지 노드 콘택을 형성한다.
도 1d에 도시된 바와 같이, 상기 티타늄나이트라이드(TiN)(16)에 연결되는 하부전극(17)을 형성하고 고유전막(18), 상부전극(19)을 차례로 형성하여 캐패시터를 완성한다. 여기서, 상기 고유전막은 BST, SBT, PZT, Ta2O5등을 이용한다.
상술한 바와 같이, 종래의 캐패시터의 제조 방법은 스토리지 노드 콘택을 형성하기 위해 비정질실리콘층을 형성하고 결정화시키는 공정, 에치백공정, 티타늄층 증착 및 열처리, 티타늄나이트라이드 증착 및 식각공정을 포함하여 이루어지기 때문에 그 공정이 매우 복잡하고, 또한 스토리지 노드 콘택 내부에 매립되어 있는 티타늄나이트라이드는 후속 산화분위기의 열공정시 내산화 특성이 취약하여 캐패시터 특성을 저하시키는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 스토리지 노드 콘택 매립 공정이 단순하고 내산화 특성이 우수한 캐패시터 제조 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 종래기술에 따른 캐패시터 제조 방법을 나타낸 공정 단면도,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터 제조 방법을 나타낸 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명*
21 : 반도체 기판 22 : 층간절연막
23 : CVD-Ti막 24 : 티타늄실리사이드막
25 : CVD-TiN막 26 : Ti-Si-N층
26' : Ti-Si-N-O층 27 : 하부전극
28 : 고유전막 29 : 상부전극
상기의 목적을 달성하기 위한 본 발명은 소정 공정이 완료된 반도체 기판 상에 층간절연막을 형성하고 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 제 1 단계; 상기 제 1 단계의 결과물 상에 화학기상증착법으로 스토리지 노드용 제 1 전도막을 형성하는 제 2 단계; 상기 콘택홀을 완전히 매립하도록 화학기상증착법으로 상기 제 2 단계의 결과물 상에 스토리지 노드용 제 2 전도막을 형성하는 제 3 단계; 상기 제 2 전도막 및 제 1 전도막을 순서대로 화학적기계적연마하여 상기 층간절연막의 표면을 노출시키는 제 4 단계; 상기 콘택홀에 매립된 제 2 전도막 표면에 실리콘함유 가스를 이용하여 플라즈마처리하는 제 5 단계; 상기 제 5 단계의 결과물 표면에 질소함유 가스를 이용하여 플라즈마처리하는 제 6 단계; 및 상기 제 6 단계의 결과물 표면에 산소함유 가스를 이용하여 어닐링하는 제 7 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 캐패시터 제조 방법을 나타낸 공정 단면도이다.
도 2a에 도시된 바와 같이, 게이트전극, 소오스/드레인을 포함한 트랜지스터 (도시 생략) 형성 공정이 실시된 반도체 기판(21) 상에 층간절연막(22)을 증착하고, 상기 층간절연막(22)을 선택적으로 제거하여 캐패시터의 스토리지 노드용 콘택홀(23)을 형성한다.
이어 상기 반도체 기판(21)과의 오믹접촉(Ohmic contact)을 위하여 상기 스토리지 노드 콘택홀을 포함한 전면에 화학기상증착법(Chemical Vapor Deposition; CVD)으로 티타늄(Ti)(이하 'CVD-Ti막'이라 약칭함)(23)을 증착한다. 이 때, 상기 CVD-Ti막(23)의 증착은 무기질 소스인 TiCl4를 이용하며, 550℃ 이상의 온도에서 수행하여 콘택홀 하부의 반도체 기판(21)과의 계면에서 증착과 동시에 티타늄실리사이드막(Ti-silicide)(24)이 형성된다. 또한 층간절연막(22) 상에만 티타늄이 증착되며 콘택홀 내벽에는 티타늄이 증착되지 않는다.
상기와 같이 CVD-Ti막(23) 증착시 동시에 티타늄실리사이드막(24)이 형성되므로 오믹접촉을 증가시키기 위한 추가의 어닐링 공정이 필요하지 않으며, 화학기상증착법을 이용하기 때문에 콘택홀을 매립할 때 기공 및 균열이 발생하지 않는다.
도 2b에 도시된 바와 같이, 상기 티타늄실리사이드막(24) 상에 층덮힘이 우수한 화학기상증착(CVD) 방식으로 티타늄나이트라이드막(TiN)(이하 'CVD-TiN막'이라 약칭함)(25)을 증착하여 스토리지 노드용 콘택홀 내부를 완전히 매립한다.
이 때, CVD-TiN막(25)의 증착용 소스는 무기질 소스인 TiCl4를 사용하며, 통상의 폴리실리콘층에 비해 상기 CVD-TiN막(25)은 비저항(Resistivity)이 작기 때문에 캐패시터 콘택저항을 감소시킬 수 있다.
이어, 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정을 수행하여 콘택홀 내부에 채워진 CVD-TiN막(25)만 남기고 층간절연막(22) 상부에 증착되어 있는 CVD-Ti막(23) 및 CVD-TiN막(25)을 연마한다.
도 2c에 도시된 바와 같이, 상기 스토리지 노드용 콘택홀 상부의 노출된 CVD-TiN막(25) 표면에 SiH4또는 SiH2Cl2등 실리콘이 함유된 소스 가스를 이용하여 플라즈마 처리(Plasma treatment)를 실시한다. 이 때, 플라즈마 처리에 의하여 CVD-TiN막(25) 표면에 Ti-Si-N층(26)이 형성된다.
여기서, 상기 Ti-Si-N층(26)은 내산화특성이 티타늄나이트라이드(TiN)보다 우수하여 추후 캐패시터 형성시 고온 산화분위기 열공정에서도 우수한 내산화 특성을 나타낸다.
이어 상기 Ti-Si-N층(26) 표면에 N2또는 NH3등 질소성분이 함유된 기체가스를 이용하여 플라즈마 처리를 부가적으로 한번 더 수행하는데, 이는 Ti-Si-N층(26)을 이루고 있는 Ti-N 결합상과 Si-N 결합상들 중에서 약한 결합을 하고 있는 Ti-N 또는 Si-N상에 질소기(N-radical)를 결합시켜주므로써 결합력을 강화시켜 내산화 특성을 더욱 향상시키는 역할을 한다.
이어, 산소 성분이 함유된 가스를 이용하여 Ti-Si-N층(26) 표면에 어닐링 처리를 하므로써 산소성분을 스터핑(Stuffing)시킨다. 이와 같은 방법에 의하여 Ti-Si-N층(26) 표면에는 Ti-Si-N-O층(26')이 새로이 형성되며, 이는 추후 캐패시터 형성 후 고온 열공정시 고유전율 산화물(즉 유전막)로부터의 산소 확산을 방지하여 캐패시터 특성을 향상시킨다.
도 2d에 도시된 바와 같이, 상기 Ti-Si-N-O층(26')을 포함한 전면에 하부전극용 전도막을 증착하고 선택적으로 식각하여 상기 Ti-Si-N-O층(26')에 접속되는 하부전극(27)을 형성한 다음, 상기 하부전극(27) 상에 고유전막(28) 및 상부전극 (29)을 차례로 적층형성한다.
상술한 바와 같이, 스토리지 노드 콘택 공정시 화학적기상증착법으로 CVD-Ti막(23) 및 CVD-TiN막(25)을 형성하면, 통상의 폴리실리콘 매립관련 공정을 생략할 수 있으므로 공정 단계를 현저히 감소시킬 수 있다.
도면에 도시되지 않았지만, 상술한 본 발명의 실시예는 오목한 형태 (Concave)의 스토리지 노드 콘택에도 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은 화학기상증착법을 이용하여 캐패시터 스토리지노드 콘택홀에 Ti/TiN을 매립하므로써 콘택 매립시 발생하는 콘택 내부의 기공 및 균열(seam) 형성을 방지할 수 있다.
또한 콘택 내부에 매립된 TiN의 표면을 실리콘함유 가스 및 질소함유 가스를 이용한 플라즈마 처리를 순차적으로 실시하고 산소를 함유한 열처리를 실시하므로써, 후속 열처리 공정에도 내산화 특성이 우수한 전도막을 형성하여 소자의 특성을 향상시킬 수 있는 효과가 있다.
그리고, 폴리실리콘에 비해 비저항이 낮은 티타늄나이트라이드를 이용하므로써 캐패시터 콘택 저항을 감소시킬 수 있다.
Claims (14)
- 캐패시터 제조 방법에 있어서,소정 공정이 완료된 반도체 기판 상에 층간절연막을 형성하고 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 제 1 단계;상기 제 1 단계의 결과물 상에 화학기상증착법으로 스토리지 노드용 제 1 전도막을 형성하는 제 2 단계;상기 콘택홀을 완전히 매립하도록 화학기상증착법으로 상기 제 2 단계의 결과물 상에 스토리지 노드용 제 2 전도막을 형성하는 제 3 단계;상기 제 2 전도막 및 제 1 전도막을 순서대로 화학적기계적연마하여 상기 층간절연막의 표면을 노출시키는 제 4 단계;상기 콘택홀에 매립된 제 2 전도막 표면에 실리콘함유 가스를 이용하여 플라즈마처리하는 제 5 단계;상기 제 5 단계의 결과물 표면에 질소함유 가스를 이용하여 플라즈마처리하는 제 6 단계; 및상기 제 6 단계의 결과물 표면에 산소함유 가스를 이용하여 어닐링하는 제 7 단계를 포함하여 이루어짐을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 2 단계에서,상기 제 1 전도막은 티타늄을 이용하는 것을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 3 단계에서,상기 제 2 전도막은 티타늄나이트라이드를 이용하는 것을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 2 단계에서,상기 제 1 전도막은 상기 층간절연막 상부에만 형성되고, 상기 콘택홀 하부에는 상기 제 1 전도막과 반도체 기판의 실리사이드 반응으로 인한 실리사이드막이 형성되는 것을 특징으로 하는 캐패시터 제조 방법.
- 제 4 항에 있어서,상기 실리사이드막은 티타늄실리사이드막을 이용함을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 5 단계 후,상기 제 2 전도막의 표면은 실리콘을 포함하는 제 3 전도막으로 개질되는 것을 특징으로 하는 캐패시터 제조 방법.
- 제 6 항에 있어서,상기 제 3 전도막은 티타늄-실리콘-나이트라이드의 결합막인 것을 특징으로 하는 캐패시터 제조 방법.
- 제 3 항에 있어서,상기 티타늄의 증착가스로 TiCl4를 이용함을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 7 단계 후,상기 제 7 단계의 결과물 상에 하부전극, 고유전막, 상부전극을 차례로 적층형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 실리콘함유 가스는 SiH4또는 SiH2Cl2중 어느 하나를 이용함을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 질소함유 가스는 N2또는 NH3중 어느 하나를 이용함을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 7 단계 후,상기 제 6 단계의 결과물 표면에 산소를 포함하는 제 4 전도막이 형성되는것을 특징으로 하는 캐패시터 제조 방법.
- 제 12 항에 있어서,상기 제 4 전도막은 티타늄-실리콘-나이트라이드-산소의 결합막이며, 산소확산방지막으로 이용하는 것을 특징으로 하는 캐패시터 제조 방법.
- 제 4 항에 있어서,상기 티타늄나이트라이드막의 증착가스로 TiCl4를 이용하는 것을 특징으로 하는 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0027638A KR100463244B1 (ko) | 2000-05-23 | 2000-05-23 | 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0027638A KR100463244B1 (ko) | 2000-05-23 | 2000-05-23 | 캐패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010106714A KR20010106714A (ko) | 2001-12-07 |
| KR100463244B1 true KR100463244B1 (ko) | 2004-12-29 |
Family
ID=19669714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0027638A KR100463244B1 (ko) | 2000-05-23 | 2000-05-23 | 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100463244B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763514B1 (ko) * | 2006-06-30 | 2007-10-04 | 삼성전자주식회사 | 반도체 장치의 개구 형성 방법 및 이를 이용한 반도체 장치제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306860A (ja) * | 1995-05-10 | 1996-11-22 | Oki Electric Ind Co Ltd | キャパシタを有する半導体素子の製造方法 |
| KR0144932B1 (ko) * | 1995-01-26 | 1998-07-01 | 김광호 | 반도체 장치의 캐패시터 및 그 제조방법 |
| KR19990005449A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 메모리 장치 및 그 제조 방법 |
| KR19990055190A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 강유전체 캐패시터 형성 방법 |
| KR20000061691A (ko) * | 1999-03-30 | 2000-10-25 | 윤종용 | 반도체소자의 커패시터 및 그 제조방법 |
-
2000
- 2000-05-23 KR KR10-2000-0027638A patent/KR100463244B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0144932B1 (ko) * | 1995-01-26 | 1998-07-01 | 김광호 | 반도체 장치의 캐패시터 및 그 제조방법 |
| JPH08306860A (ja) * | 1995-05-10 | 1996-11-22 | Oki Electric Ind Co Ltd | キャパシタを有する半導体素子の製造方法 |
| KR19990005449A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 메모리 장치 및 그 제조 방법 |
| KR19990055190A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 강유전체 캐패시터 형성 방법 |
| KR20000061691A (ko) * | 1999-03-30 | 2000-10-25 | 윤종용 | 반도체소자의 커패시터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010106714A (ko) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509601B1 (en) | Semiconductor memory device having capacitor protection layer and method for manufacturing the same | |
| JP3993972B2 (ja) | 半導体装置の製造方法と半導体装置 | |
| KR100604845B1 (ko) | 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법 | |
| KR100881716B1 (ko) | 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법 | |
| JP2005229001A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100413606B1 (ko) | 캐패시터의 제조 방법 | |
| US6762110B1 (en) | Method of manufacturing semiconductor device having capacitor | |
| KR20040108222A (ko) | 폴리실리콘 콘택 플러그를 갖는 금속-절연막-금속캐패시터 및 그 제조방법 | |
| KR100606256B1 (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JP2002134715A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002124649A5 (ko) | ||
| KR100463244B1 (ko) | 캐패시터 제조 방법 | |
| US20030052353A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US6489198B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2002343887A (ja) | キャパシタ製造方法 | |
| KR100503312B1 (ko) | 반도체 소자의 콘택 전극 제조 방법 | |
| KR100393965B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR100420406B1 (ko) | 티타늄질화막의 산소 충진 방법 | |
| KR100937988B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100321692B1 (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조방법 | |
| JP2001250792A (ja) | 半導体集積回路装置の製造方法 | |
| KR100875648B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100685631B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20020002756A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100359784B1 (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |