KR20030053203A - 텅스텐 볼케노 방지를 위한 금속배선 형성방법 - Google Patents

텅스텐 볼케노 방지를 위한 금속배선 형성방법 Download PDF

Info

Publication number
KR20030053203A
KR20030053203A KR1020010083272A KR20010083272A KR20030053203A KR 20030053203 A KR20030053203 A KR 20030053203A KR 1020010083272 A KR1020010083272 A KR 1020010083272A KR 20010083272 A KR20010083272 A KR 20010083272A KR 20030053203 A KR20030053203 A KR 20030053203A
Authority
KR
South Korea
Prior art keywords
titanium nitride
titanium
layer
film
nitride film
Prior art date
Application number
KR1020010083272A
Other languages
English (en)
Inventor
고창진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010083272A priority Critical patent/KR20030053203A/ko
Publication of KR20030053203A publication Critical patent/KR20030053203A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 텅스텐 볼케노 방지를 위한 금속배선 형성방법에 관한 것으로, 티타늄(Ti)/티타늄나이트라이드(TiN)/산화막/티타늄나이트라이드(TiN) 구조를 베리어 메탈로 사용하여, 티타늄나이트라이드(TiN) 베리어 메탈의 스텝 커버리지 불량에 의해 발생되는 볼케노(Volcano) 현상을 억제시킬 수 있다. 이를 위한 본 발명의 텅스텐 볼케노 방지를 위한 금속배선 형성방법은, 티타늄막 상부에 제 1 티타늄나이트라이드막을 형성하는 단계와, 상기 구조물을 다른 챔버속에서 산소 어닐 공정을 실시하여 상기 제 1 티타늄나이트라이드막 계면에 소정 두께의 산화막을 형성하는 단계와, 상기 산화막이 형성된 제 1 티타늄나이트라이드막 위에 등방성 구조의 제 2 티타늄나이트라이드막을 형성하는 단계를 구비하며, 상기 티타늄/제 1 티타늄나이트라이드막/산화막/제 2 티타늄나이트라이드막을 베리어 메틸로 사용하여 볼케노 현상을 방지하는 것을 특징으로 한다.

Description

텅스텐 볼케노 방지를 위한 금속배선 형성방법{METHOD FOR FORMING METAL INTERCONNECTION LINE FOR PREVENT TUNGSTEN VOLCANO}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히, 텅스텐(W) 볼케노(Volcano)를 방지할 수 있는 금속배선 형성방법에 관한 것이다.
일반적으로, 0.25 마이크로메타(㎛) 이하의 서브마이크론(Submicron) CMOS 테크놀러지(Technology)의 후미(backend) 기술은 낮은 배선 저항과 배선간의 낮은 캐패시턴스를 확보하여 동작 속도의 저하를 억제하는 것이 관건이다. 이를 위해서, 종래에는 비유전상수가 낮은 유전체를 IMD(Inter Metal Dielectric)층에 적용하였다. 이러한 비유전상수가 낮은(Low-k) 물질로는 SOG(Spin-on Glass) 방식의 유전체가 사용되었다.
그런데, 상기 SOG 방식의 유전체는 화학적기상증착(Chemical Vapor Deposition: CVD) 방식의 유전체보다 상대적으로 기계적/화학적 특성이 약하다.
와이드 메탈(Wide Metal) 위에서는 스핀 코우터(spin coater)의 특성상 SOG가 내로우 메탈(narrow metal)보다는 많이 남게되고, 비아 식각(Via Etch)시 SOG가 TEOS에 비해 식각비(Etch Rate)가 높다. 또한, 산소(O2) 어싱(ashing)에 의해 SOG가 보윙(bowing)이 발생한다.
한편, SOG 보윙(bowing) 발생시 티타늄(Ti)/티타늄나이트라이드(TiN)의 스텝 커버리지(step coverage)가 불량하여 뱀부(bamboo) 구조인 티타늄나이트라이드(TiN)가 티타늄(Ti)을 충분히 커버(cover)하지 못하게 되면, 후속의 텅스텐(W) 증착시 스텝 커버리지가 불량한 지역의 티타늄나이트라이드(TiN)의 계면을 따라 WF6 가스가 확산하여 티타늄(Ti)과 반응을 일으키게 된다. 이 때, 가스 페이즈(gas phase)인 TiFx가 형성되어 터지면서 상부의 티타늄나이트라이드(TiN)막을 파열(rupture) 시키게 된다. 이로 인해, 더 많은 TiFx가 생성되어 터짐, 반복 등으로 볼케노(Volcano) 현상이 발생된다. 그러므로, 텅스텐 볼케노 현상에 의해 텅스텐 플러그가 형성이 되지 않아 메탈 오픈이 됨으로써, 반도체 소자의 수율을 감소시키는 요인이 되었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명은 티타늄(Ti)/티타늄나이트라이드(TiN)/산화막/티타늄나이트라이드(TiN) 구조를 베리어 메탈로 사용하여, 티타늄나이트라이드(TiN) 베리어 메탈의 스텝 커버리지 불량에 의해 발생되는 볼케노(Volcano) 현상을 억제시킨 텅스텐 볼케노 방지를 위한 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 3은 본 발명에 의한 텅스텐 볼케노 방지를 위한 금속배선 형성방법을 설명하기 위한 공정 단면도
(도면의 주요 부분에 대한 부호의 설명)
1 : 티타늄(Ti)막3 : 산화막
2 : 제 1 티타늄나이트라이드(TiN)막
4 : 제 2 티타늄나이트라이드(TiN)막
상기 목적을 달성하기 위한 본 발명에 의한 텅스텐 볼케노 방지를 위한 금속배선 형성방법은,
티타늄막 상부에 제 1 티타늄나이트라이드막을 형성하는 단계와,
상기 구조물을 다른 챔버속에서 산소 어닐 공정을 실시하여 상기 제 1 티타늄나이트라이드막 계면에 소정 두께의 산화막을 형성하는 단계와,
상기 산화막이 형성된 제 1 티타늄나이트라이드막 위에 등방성 구조의 제 2 티타늄나이트라이드막을 형성하는 단계를 구비하며,
상기 티타늄/제 1 티타늄나이트라이드막/산화막/제 2 티타늄나이트라이드막을 베리어 메틸로 사용하여 볼케노 현상을 방지하는 것을 특징으로 한다.
상기 제 1 티타늄나이트라이드막은 200∼300℃, 2∼5 m토르(torr) 조건에서 100∼200Å 두께로 증착하는 것을 특징으로 한다.
상기 산소 어닐 공정은 400∼500℃ 온도에서 60∼100초로 실시하는 것을 특징으로 한다.
상기 제 2 티타늄나이트라이드막은 100℃ 이하, 15∼25 m토르(torr)의 조건에서 100∼200Å 두께로 형성하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1 내지 도 3은 본 발명에 의한 텅스텐 볼케노 방지를 위한 금속배선 형성방법을 설명하기 위한 공정 단면도이다.
먼저, 도 1에 도시된 바와 같이, 티타늄(Ti)막(1) 상부에 제 1 티타늄나이트라이드막(TiN)(2)을 200∼300℃, 2∼5 m토르(torr) 조건에서 100∼200Å 두께로 증착한다.
다음, 도 2에 도시된 바와 같이, 다른 챔버에서 400∼500℃ 온도에서 산소(O2) 어닐(anneal) 공정을 50∼100초로 실시한다. 이로 인해, 뱀부(bamboo) 구조인 제 1 티타늄나이트라이드(TiN)막(2)의 계면이 산소로 스터핑(stuffing)되어 WF6의 확산을 방지할 수 있다.
어닐 공정 이후 제 1 티타늄나이트라이드(TiN)막(2) 표면에 50Å 이하의 산화막(3)이 형성되어 후속 티타늄나이트라이드(TiN) 증착시 시드(seed) 역할을 한다.
다음, 도 3에 도시된 바와 같이, 상기 산화막(3)이 형성된 제 1 티타늄나이트라이드막(2) 위에 100℃ 이하, 15∼25 m토르(torr)의 조건에서 100∼200Å 두께로 제 2 티타늄나이트라이드(TiN)막(4)을 증착한다. 이 때, 제 2 티타늄나이트라이드(TiN)막(4)은 등방성 구조를 갖는다. 등방성 구조를 갖는 제 2 티타늄나이트라이드(TiN)막(4)은 베리어 역할을 하게 되어 WF6의 확산 경로를 차단하므로써 볼케노(Volcano) 현상을 억제한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의한 텅스텐 볼케노 방지를 위한 금속배선 형성방법은 티타늄(Ti)/티타늄나이트라이드(TiN)/산화막/티타늄나이트라이드(TiN) 구조를 베리어 메탈로 사용하므로써, 티타늄나이트라이드(TiN) 베리어 메탈의 스텝 커버리지 불량에 의해 발생되는 볼케노(Volcano) 현상을 억제시켜 소자의 신뢰성 및 수율을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (4)

  1. 티타늄막 상부에 제 1 티타늄나이트라이드막을 형성하는 단계와,
    상기 구조물을 다른 챔버속에서 산소 어닐 공정을 실시하여 상기 제 1 티타늄나이트라이드막 계면에 소정 두께의 산화막을 형성하는 단계와,
    상기 산화막이 형성된 제 1 티타늄나이트라이드막 위에 등방성 구조의 제 2 티타늄나이트라이드막을 형성하는 단계를 구비하며,
    상기 티타늄/제 1 티타늄나이트라이드막/산화막/제 2 티타늄나이트라이드막을 베리어 메틸로 사용하여 볼케노 현상을 방지하는 것을 특징으로 하는 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 제 1 티타늄나이트라이드막은 200∼300℃, 2∼5 m토르(torr) 조건에서 100∼200Å 두께로 증착하는 것을 특징으로 하는 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 산소 어닐 공정은 400∼500℃ 온도에서 60∼100초로 실시하는 것을 특징으로 하는 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 제 2 티타늄나이트라이드막은 100℃ 이하, 15∼25 m토르(torr)의 조건에서 100∼200Å 두께로 형성하는 것을 특징으로 하는 금속배선 형성방법.
KR1020010083272A 2001-12-22 2001-12-22 텅스텐 볼케노 방지를 위한 금속배선 형성방법 KR20030053203A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010083272A KR20030053203A (ko) 2001-12-22 2001-12-22 텅스텐 볼케노 방지를 위한 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010083272A KR20030053203A (ko) 2001-12-22 2001-12-22 텅스텐 볼케노 방지를 위한 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20030053203A true KR20030053203A (ko) 2003-06-28

Family

ID=29577801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010083272A KR20030053203A (ko) 2001-12-22 2001-12-22 텅스텐 볼케노 방지를 위한 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20030053203A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673895B1 (ko) * 2004-06-30 2007-01-26 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR100713065B1 (ko) * 2004-07-30 2007-05-02 주식회사 하이닉스반도체 실린더형 스토리지노드를 포함하는 반도체메모리장치의제조 방법
KR101143573B1 (ko) * 2009-04-28 2012-05-09 하용간 조 크러셔

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673895B1 (ko) * 2004-06-30 2007-01-26 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR100713065B1 (ko) * 2004-07-30 2007-05-02 주식회사 하이닉스반도체 실린더형 스토리지노드를 포함하는 반도체메모리장치의제조 방법
US7504300B2 (en) 2004-07-30 2009-03-17 Hynix Semiconductor Inc. Method for fabricating semiconductor memory device having cylinder type storage node
KR101143573B1 (ko) * 2009-04-28 2012-05-09 하용간 조 크러셔

Similar Documents

Publication Publication Date Title
US6127258A (en) Method for forming a semiconductor device
US7060605B2 (en) Methods for making dual-damascene dielectric structures
US7378343B2 (en) Dual damascence process utilizing teos-based silicon oxide cap layer having reduced carbon content
US20070059913A1 (en) Capping layer to reduce amine poisoning of photoresist layers
US6077767A (en) Modified implementation of air-gap low-K dielectric for unlanded via
US20060091431A1 (en) Contact plug processing and a contact plug
US20050054183A1 (en) Method for forming contact having low resistivity using porous plug and method for forming semiconductor devices using the same
JP2003332418A (ja) 半導体装置及びその製造方法
JP3175721B2 (ja) 半導体装置の製造方法
US6218287B1 (en) Method of fabricating a semiconductor structure
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
KR100341482B1 (ko) 구리 배선층의 형성방법
US8084357B2 (en) Method for manufacturing a dual damascene opening comprising a trench opening and a via opening
KR20070087856A (ko) 반도체 장치의 금속 배선 및 그 형성 방법
KR20030053203A (ko) 텅스텐 볼케노 방지를 위한 금속배선 형성방법
US6096645A (en) Method of making IC devices having stable CVD titanium nitride films
US20070037378A1 (en) Method for forming metal pad in semiconductor device
KR100321141B1 (ko) 반도체장치의제조방법
KR100274748B1 (ko) 반도체소자의 장벽 금속막 형성방법
KR100284283B1 (ko) 반도체소자의배선형성방법
KR101098920B1 (ko) 반도체 소자의 제조방법
US20030045091A1 (en) Method of forming a contact for a semiconductor device
KR20040051189A (ko) 루테늄 비트라인을 구비하는 반도체 소자 및 그의 제조 방법
KR20010003789A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20010077741A (ko) 컨택 플러그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination