KR20030002140A - 티타늄질화막의 산소 충진 방법 - Google Patents

티타늄질화막의 산소 충진 방법 Download PDF

Info

Publication number
KR20030002140A
KR20030002140A KR1020010038881A KR20010038881A KR20030002140A KR 20030002140 A KR20030002140 A KR 20030002140A KR 1020010038881 A KR1020010038881 A KR 1020010038881A KR 20010038881 A KR20010038881 A KR 20010038881A KR 20030002140 A KR20030002140 A KR 20030002140A
Authority
KR
South Korea
Prior art keywords
titanium nitride
oxygen
nitride film
source gas
plasma
Prior art date
Application number
KR1020010038881A
Other languages
English (en)
Other versions
KR100420406B1 (ko
Inventor
김남경
양우석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038881A priority Critical patent/KR100420406B1/ko
Publication of KR20030002140A publication Critical patent/KR20030002140A/ko
Application granted granted Critical
Publication of KR100420406B1 publication Critical patent/KR100420406B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속 콘택의 장벽금속층 형성 공정에 관한 것이며, 더 자세히는 티타늄질화막(TiN)의 베리어 특성을 강화하기 위한 산소 충진 공정에 관한 것이다. 본 발명은 티타늄질화막의 산화를 최소화하면서 충분한 산소 충진을 이룰 수 있는 티타늄질화막의 산소 충진 방법을 제공하는데 그 목적이 있다. 본 발명은 티타늄질화막의 산소 충진을 위한 어닐 공정시 플라즈마 활성화 에너지를 이용함으로써 상대적으로 저온에서 어닐을 수행하는 기술이다. 이처럼 저온에서 어닐을 수행하기 때문에 티타늄질화막의 산화를 최소화할 수 있게 된다.

Description

티타늄질화막의 산소 충진 방법{Oxygen stuffing method for titanium nitride layer}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속 콘택의 장벽금속층 형성 공정에 관한 것이며, 더 자세히는 티타늄질화막(TiN)의 베리어 특성을 강화하기 위한 산소 충진 공정에 관한 것이다.
알루미늄 금속배선은 비저항이 낮고 공정이 용이하다는 장점 때문에 오랫동안 사용되어 왔다. 그러나, 소자가 고집적화되면서 알루미늄막의 열악한 매립 특성이 문제점으로 지적되어 왔으며, 이러한 매립 특성을 보완하기 위한 하나의 방편으로 알루미늄막 증착 전에 콘택홀 내부에 웨팅 티타늄(wetting Ti)막을 증착하고 있다.
그러나, 티타늄막은 실리콘 고용도(silicon solubility)가 매우 높아 접합(junction)으로부터 실리콘(Si)이 확산되어 Al, Ti, Si이 혼합되면서 접합 페일(junction fail)을 유발한다.
이러한 접합 페일을 억제하기 위하여 웨팅 티타늄막 증착 전에 장벽금속층으로 티타늄질화막(TiN)을 증착하고 있다. 한편, 티타늄질화막은 주상정 구조를 가지기 때문에 결정립계를 통한 금속 또는 실리콘의 확산 가능성이 크다. 따라서, 증착된 티타늄질화막의 결정립계 산소(oxygen)를 충진(stuffing)하는 공정을 추가로 실시하고 있다. 티타늄질화막에 대한 산소 충진 공정은 통상적으로 산화 가스 분위기에서 급속열처리(RTA)를 수행하는 방식으로 진행하고 있다.
이처럼 급속열처리 방식의 산소 충진 공정을 실시하는 경우, 티타늄질화막의 베리어 특성은 어느 정도 확보할 수 있으나, 열처리 과정에서 TiN 벌크(bulk)가 심하게 산화되어 티타늄질화막의 비저항이 높아지고, 결국 콘택 저항을 증가시켜 소자의 전기적 특성을 열화시키는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 티타늄질화막의 산화를 최소화하면서 충분한 산소 충진을 이룰 수 있는 티타늄질화막의 산소 충진 방법을 제공하는데 그 목적이 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 FeRAM의 금속 콘택 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
19 : 티타늄질화막
23 : 웨팅 티타늄막
24 : 알루미늄막
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 티타늄질화막의 산소 충진 방법에 있어서, 티타늄질화막이 형성된 기판을 반응기에 로딩하는 제1 단계; 상기 반응기 내에 플라즈마 소오스 가스를 공급하여 플라즈마를 활성화시키는 제2 단계; 및 상기 반응기 내에 산소 소오스 가스를 공급하고 플라즈마 활성화 에너지를 이용하여 어닐을 실시하는 제3 단계를 포함하는 티타늄질화막의 산소 충진 방법이 제공된다.
바람직하게, 상기 제2 단계에서, 1mTorr∼10Torr의 압력, 150∼400℃의 온도, 10∼1000W의 파워 조건을 사용하여 플라즈마를 활성화시킨다.
바람직하게, 상기 플라즈마 소오스 가스는 Ar, Ne, N2, O2가스 중 적어도 어느 하나를 포함한다.
바람직하게, 상기 산소 소오스 가스는, O2, N2O, H2O, H2O2중 적어도 어느 하나를 포함한다.
바람직하게, 상기 제3 단계에서, 상기 산소 소오스 가스와 함께 Ar, Ne, N2중 적어도 어느 하나의 가스를 더 공급한다.
바람직하게, 상기 반응기로는 급속열처리(RTA) 챔버를 사용한다.
본 발명은 티타늄질화막의 산소 충진을 위한 어닐 공정시 플라즈마 활성화 에너지를 이용함으로써 상대적으로 저온에서 어닐을 수행하는 기술이다. 이처럼 저온에서 어닐을 수행하기 때문에 티타늄질화막의 산화를 최소화할 수 있게 된다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1 내지 도 4는 본 발명의 일 실시예에 따른 FeRAM의 금속 콘택 형성 공정도로서, 이하 이를 참조하여 설명한다.
본 실시예에 따른 FeRAM의 금속 콘택 형성 공정은, 우선 도 1에 도시된 바와 같이 실리콘 기판(10) 상에 소자분리막(도시되지 않음), 워드라인(21) 등을 형성하고, 그 과정에서 형성된 층간절연막(11)를 선택 식각하여 하부전극 콘택홀을 형성한 다음, 콘택홀 내에 폴리실리콘 플러그(12), 실리사이드막(13) 및 장벽금속층(14)을 형성하고, 그 상부에 하부전극(15), 강유전체 박막(16), 상부전극(17)이 차례로 적층된 구조의 강유전체 캐패시터를 형성하고, 전체 구조 상부에 평탄화된 층간절연막(18)을 증착한 후 금속 콘택 마스크를 사용한 사진 및 식각 공정을 통해 금속 콘택홀을 형성한다. 이때, 금속 콘택홀은 실리콘 기판(10)의 접합과 상부전극(17)을 노출시키며, 미설명 도면 부호 '20'는 게이트 산화막, '22'는 측벽 스페이서 산화막을 각각 나타낸 것이다.
이어서, 도 2에 도시된 바와 같이 전체 구조 표면을 따라 티타늄질화막(19)을 증착하고, 산소 충진 어닐을 실시한다. 이때, 산소 충진 어닐은 다음과 같이 진행한다.
가) 급속열처리 챔버에서 Ar, Ne, N2, O2등을 사용하여 플라즈마를 활성화시킨다. 이때, 압력은 1mTorr∼10Torr, 온도는 150∼400℃, 파워는 10∼1000W 범위에서 설정한다.
나) 상기 온도 조건을 유지하여 플라즈마 활성화 에너지를 이용한 저온 어닐을 실시한다. 이때, O2, N2O, H2O, H2O2등과 같이 산소를 포함하는 반응 가스를 챔버 내에 공급하여 산소가 티타늄질화막(19)의 결정립계에 충분히 충진되도록 한다. 한편, Ar, Ne, N2등의 비활성 가스를 더 공급할 수도 있다.
계속하여, 도 3에 도시된 바와 같이 티타늄질화막(19) 상에 웨팅 티타늄막(23)을 50∼500Å 두께로 증착한다. 이때, 웨팅 티타늄막(23)은 금속배선 재료로 알루미늄을 사용하는 경우 매립 특성을 보완하기 위한 것이므로 다른 금속배선 재료를 사용하는 경우에는 이를 증착하지 않아도 된다.
다음으로, 도 4에 도시된 바와 같이 전체 구조 상부에 알루미늄막(24)을 증착하여 콘택홀을 매립하고, 금속배선 마스크를 사용한 사진 및 식각 공정을 실시하여 금속배선을 디파인한다.
상기와 같은 공정을 실시하는 경우, 플라즈마 활성화 에너지를 이용하기 때문에 상대적으로 저온에서 어닐을 실시할 수 있어 티타늄질화막의 결정립계에 충분한 산소를 충진하면서도 티타늄질화막의 산화를 최소화할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 FeRAM의 금속 콘택 공정에서 티타늄질화막에 산소를 충진하는 경우를 일례로 들어 설명하였으나, 본 발명은 티타늄질화막에 산소를 충진하는 모든 공정에 적용될 수 있다.
전술한 본 발명은 티타늄질화막의 결정립계에 충분한 산소를 충진하고, 티타늄질화막의 산화를 최소화할 수 있으며, 이로 인하여 콘택 저항을 감소시켜 소자의 전기적 특성을 개선하는 효과가 있다.

Claims (6)

  1. 티타늄질화막의 산소 충진 방법에 있어서,
    티타늄질화막이 형성된 기판을 반응기에 로딩하는 제1 단계;
    상기 반응기 내에 플라즈마 소오스 가스를 공급하여 플라즈마를 활성화시키는 제2 단계; 및
    상기 반응기 내에 산소 소오스 가스를 공급하고 플라즈마 활성화 에너지를 이용하여 어닐을 실시하는 제3 단계
    를 포함하는 티타늄질화막의 산소 충진 방법.
  2. 제1항에 있어서,
    상기 제2 단계에서,
    1mTorr∼10Torr의 압력, 150∼400℃의 온도, 10∼1000W의 파워 조건을 사용하여 플라즈마를 활성화시키는 것을 특징으로 하는 티타늄질화막의 산소 충진 방법.
  3. 제2항에 있어서,
    상기 플라즈마 소오스 가스는 Ar, Ne, N2, O2가스 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 티타늄질화막의 산소 충진 방법.
  4. 제2항에 있어서,
    상기 산소 소오스 가스는,
    O2, N2O, H2O, H2O2중 적어도 어느 하나를 포함하는 것을 특징으로 하는 티타늄질화막의 산소 충진 방법.
  5. 제4항에 있어서,
    상기 제3 단계에서,
    상기 산소 소오스 가스와 함께 Ar, Ne, N2중 적어도 어느 하나의 가스를 더 공급하는 것을 특징으로 하는 티타늄질화막의 산소 충진 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 반응기는 급속열처리(RTA) 챔버인 것을 특징으로 하는 티타늄질화막의 산소 충진 방법.
KR10-2001-0038881A 2001-06-30 2001-06-30 티타늄질화막의 산소 충진 방법 KR100420406B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038881A KR100420406B1 (ko) 2001-06-30 2001-06-30 티타늄질화막의 산소 충진 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038881A KR100420406B1 (ko) 2001-06-30 2001-06-30 티타늄질화막의 산소 충진 방법

Publications (2)

Publication Number Publication Date
KR20030002140A true KR20030002140A (ko) 2003-01-08
KR100420406B1 KR100420406B1 (ko) 2004-03-04

Family

ID=27712772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038881A KR100420406B1 (ko) 2001-06-30 2001-06-30 티타늄질화막의 산소 충진 방법

Country Status (1)

Country Link
KR (1) KR100420406B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673895B1 (ko) * 2004-06-30 2007-01-26 주식회사 하이닉스반도체 캐패시터의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147782B2 (en) 2016-07-18 2018-12-04 International Business Machines Corporation Tapered metal nitride structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274748B1 (ko) * 1996-12-30 2001-01-15 김영환 반도체소자의 장벽 금속막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673895B1 (ko) * 2004-06-30 2007-01-26 주식회사 하이닉스반도체 캐패시터의 제조 방법

Also Published As

Publication number Publication date
KR100420406B1 (ko) 2004-03-04

Similar Documents

Publication Publication Date Title
US7153746B2 (en) Capacitors, methods of forming capacitors, and methods of forming capacitor dielectric layers
US6051281A (en) Method of forming a titanium film and a barrier metal film on a surface of a substrate through lamination
KR100390669B1 (ko) 다층막형성방법및도전층간의접속구조물형성방법
KR100234379B1 (ko) 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법
KR100361209B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100300868B1 (ko) 질소가함유된확산장벽막을이용한강유전체캐패시터형성방법
KR100420406B1 (ko) 티타늄질화막의 산소 충진 방법
KR20040074502A (ko) 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법
JP2003100995A (ja) 半導体装置およびその製造方法
KR100293720B1 (ko) 반도체 소자의 캐패시터 형성 방법
US6537621B1 (en) Method of forming a titanium film and a barrier film on a surface of a substrate through lamination
KR100313943B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100241200B1 (ko) 반도체장치 및 그 제조방법
JPH09260366A (ja) 半導体装置の製造方法
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100296128B1 (ko) 강유전 메모리 소자의 캐패시터 제조 방법
KR100463244B1 (ko) 캐패시터 제조 방법
KR100321692B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
KR100321688B1 (ko) 캐패시터 형성 방법
KR100359783B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100492903B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
KR20030045470A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20010001924A (ko) 반도체소자의 커패시터 제조방법
KR100362197B1 (ko) 반도체소자 제조 방법
KR101016952B1 (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee