KR100361209B1 - 반도체 소자의 구리 배선 형성 방법 - Google Patents

반도체 소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR100361209B1
KR100361209B1 KR1019990065162A KR19990065162A KR100361209B1 KR 100361209 B1 KR100361209 B1 KR 100361209B1 KR 1019990065162 A KR1019990065162 A KR 1019990065162A KR 19990065162 A KR19990065162 A KR 19990065162A KR 100361209 B1 KR100361209 B1 KR 100361209B1
Authority
KR
South Korea
Prior art keywords
forming
copper wiring
aluminum
trench
film
Prior art date
Application number
KR1019990065162A
Other languages
English (en)
Other versions
KR20010065289A (ko
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990065162A priority Critical patent/KR100361209B1/ko
Publication of KR20010065289A publication Critical patent/KR20010065289A/ko
Application granted granted Critical
Publication of KR100361209B1 publication Critical patent/KR100361209B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Abstract

본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 소정의 공정을 통해 구리 배선을 형성하고, 선택적 알루미늄 CVD 방법에 의해 구리 배선 상부에만 알루미늄막을 형성한 후 산소 분위기의 고온 열공정에 의해 알루미늄막을 산화시켜 알루미늄 산화막을 형성하거나, 고온의 환원성 가스 분위기에서 TMA 가스를 이용한 열처리 공정 또는 Al2Cl6플라즈마를 사용하여 구리 배선의 표면에만 알루미늄막을 형성한 후 고온 열처리 공정을 실시하여 알루미늄층을 산화시켜 알루미늄 산화막을 형성함으로써 구리 배선의 산화를 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법이 제시된다.

Description

반도체 소자의 구리 배선 형성 방법{Method of forming a copper wiring in a semiconductor device}
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 구리 배선 표면을 알루미늄 산화막으로 보호함으로써 구리 배선의 산화를 방지할 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 반도체 기판과 금속간의 상호 연결 또는 하부층 금속 배선과 상부층 금속 배선의 연결이 빈번해 지고, 콘택홀 또는 비아홀 또한 점차 깊고 작은 형태를 보이고 있다. 특히 0.1㎛ 이하의 디자인 룰을 갖는 GIGA급 DRAM 소자의 경우 소자간의 전기적 연결 및 신뢰성 측면에서 현재 반도체 소자의 금속 배선 재료로 사용되고 있는 알루미늄 배선은 EM/SM 특성 저하 및 높은 비저항에 의해 더이상 사용이 어렵게 되었다.
이에 따라 구리 금속 배선을 이용하려는 연구가 진행되고 있지만, 구리 박막이 갖는 고유 특성으로 인해 알루미늄 배선과는 다른 공정상의 보완이 필요하게 되는데, 다음과 같은 것이 있다. 효과적으로 구리 박막을 증착하기 위한 금속 유기 소오스(metal organic source)를 개발해야 하고, 구리 박막과 할로겐족 기체와의 낮은 반응성으로 인한 식각상의 어려움이 있으며, 구리 원자의 크기가 작아 다른 절연막으로 확산이 쉽고, 구리 원자와 산소등 물질과의 용이한 반응성으로 인한 포러스(popus)한 구리 산화막의 형성등 많은 문제점이 있다.
이와 같이 구리 배선은 산화에 매우 취약하고 산화시 형성되는 구리 산화물은 매우 포러스한 특성을 보이기 때문에 이를 효과적으로 보호하기 위한 구리 표면층에 대한 인캡슐레이션(encapsulation) 공정 방법에 관한 연구가 매우 필요로 하지만 아직까지 이러한 방법에 대한 연구는 충분히 이루어지지 않은 실정이다.
따라서, 본 발명은 구리 배선의 표면을 보호하여 상기와 같은 문제점을 해결할 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 제 1 실시 예는 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 공정을 통해 층간 절연막의 소정 영역을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치를 포함한 전체 구조 상부에 장벽 금속층을 형성하고, 상기 트렌치가 매립되도록 전체 구조 상부에 구리 박막을 형성한 후 연마 공정을 실시하여 구리 배선을 형성하는 단계와, 선택적 알루미늄 CVD 방법에 의해 상기 구리 배선 상부에만 선택적으로 알루미늄막을 형성하는 단계와, 산소 분위기에서 고온 열처리 공정을 실시하여 상기 알루미늄막을 산화시켜 알루미늄 산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 제 2 실시 예는 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 공정을 통해 상기 층간 절연막의 소정 영역을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치를 포함한 전체 구조 상부에 장벽 금속층을 형성하고, 상기 트렌치가 매립되도록 전체 구조 상부에 구리 박막을 형성한 후 연마 공정을 실시하여 구리 배선을 형성하는 단계와,고온의 환원성 가스 분위기에서 TMA 가스를 이용한 열처리 공정 또는 Al2Cl6플라즈마를 사용하여 상기 구리 배선의 표면에만 알루미늄막을 형성하는 단계와, 고온 열처리 공정을 실시하여 상기 알루미늄층을 산화시켜 상기 구리 배선의 표면에만 알루미늄 산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1(a) 내지 도 1(c)는 본 발명의 제 1 실시 예에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(c)는 본 발명의 제 2 실시 예에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 층간 절연막
13 및 23 : 장벽 금속층 14 및 24 : 구리 배선
15 및 25 : 알루미늄막 16 및 26 : 알루미늄 산화막
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명의 제 1 실시 예에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 층간 절연막(12)을 형성한다. 다마신 공정을 통해 층간 절연막(12)의 소정 영역을 식각하여 트렌치를 형성한다. 트렌치를 포함한 전체 구조 상부에 장벽 금속층(13)을 형성한다. 트렌치가 매립되도록 전체 구조 상부에 구리 박막을 형성한 후 연마 공정을 실시하여 구리 배선(14)을 형성한다.
도 1(b)는 선택적 알루미늄 CVD 방법에 의해 구리 배선(14) 상부에만 선택적으로 알루미늄막(15)을 형성한 상태의 단면도이다. 선택적 알루미늄 CVD 방법을 실시하면 구리 배선(14) 상부에만 알루미늄막(15)이 증착되고, 층간 절연막(12) 상부에는 알루미늄막(15)이 증착되지 않는다.
도 1(c)는 산소 분위기에서 고온 열처리 공정을 실시하여 구리 배선(14) 상부에만 형성된 알루미늄막(15)을 산화시켜 알루미늄 산화막(16)을 형성한 상태의 단면도이다. 고온 열처리 공정은 산소 분위기에서 퍼니스 처리 또는 RTA 처리를 실시하며, 이때의 온도는 400∼700℃이다.
도 2(a) 내지 도 2(c)는 본 발명의 제 2 실시 예에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(21) 상부에 층간 절연막(22)을 형성한다. 다마신 공정을 통해 층간 절연막(22)의 소정 영역을 식각하여 트렌치를 형성한다. 트렌치를 포함한 전체 구조 상부에 장벽 금속층(23)을 형성한다. 트렌치가 매립되도록 전체 구조 상부에 구리 박막을 형성한 후 연마 공정을 실시하여 구리 배선(24)을 형성한다.
도 2(b)는 고온의 환원성 가스 분위기에서 TMA{Al(CH3)3} 가스를 이용한 열처리 공정 또는 Al2Cl6플라즈마를 사용하여 구리 배선(24) 표면에서 구리와 알루미늄간의 선택적 반응을 유도하여 알루미늄층(25)을 형성한 상태의 단면도이다. TMA 가스를 이용한 열처리 공정은 10∼100Torr의 압력, 300∼1000℃의 온도 및 수소 또는 헬륨 가스의 분위기에서 RTP, RTA, 퍼니스 어닐 공정중 어느 하나의 공정으로 실시한다.
도 2(c)는 상압, 300∼1000℃에서 열처리 공정을 실시하여 알루미늄층(25)을 산화시켜 구리 배선(24)의 표면에만 내산화성이 우수한 알루미늄 산화막(26)을 형성한 상태의 단면도이다.
상술한 바와 같이 본 발명에 의하면 구리 박막의 표면층에 알루미늄 산화막을 형성하여 구리 배선의 산화를 효과적으로 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신공정을 통해 상기 층간 절연막의 소정 영역을 식각하여 트렌치를 형성하는 단계와,
    상기 트렌치를 포함한 전체 구조 상부에 장벽 금속층을 형성하고, 상기 트렌치가 매립되도록 전체 구조 상부에 구리 박막을 형성한 후 연마 공정을 실시하여 구리 배선을 형성하는 단계와,
    고온의 환원성 가스 분위기에서 TMA 가스를 이용한 열처리 공정을 실시하여 상기 구리 배선의 표면에만 알루미늄막을 형성하는 단계와,
    고온 열처리 공정을 실시하여 상기 알루미늄층을 산화시켜 상기 구리 배선의 표면에만 알루미늄 산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  4. 제 3 항에 있어서, 상기 TMA 가스를 이용한 열처리 공정은 10 내지 100Torr의 압력, 300 내지 1000℃의 온도와 수소 또는 헬륨 가스의 분위기에서 RTP, RTA, 퍼니스 어닐 공정중 어느 하나의 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  5. 제 3 항에 있어서, 상기 알루미늄 산화막을 형성하기 위한 고온 열처리 공정은 상압 및 300 내지 1000℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  6. 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 공정을 통해 상기 층간 절연막의 소정 영역을 식각하여 트렌치를 형성하는 단계와,
    상기 트렌치를 포함한 전체 구조 상부에 장벽 금속층을 형성하고, 상기 트렌치가 매립되도록 전체 구조 상부에 구리 박막을 형성한 후 연마 공정을 실시하여 구리 배선을 형성하는 단계와,
    Al2Cl6플라즈마를 사용하여 상기 구리 배선의 표면에만 알루미늄막을 형성하는 단계와,
    고온 열처리 공정을 실시하여 상기 알루미늄층을 산화시켜 상기 구리 배선의 표면에만 알루미늄 산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR1019990065162A 1999-12-29 1999-12-29 반도체 소자의 구리 배선 형성 방법 KR100361209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065162A KR100361209B1 (ko) 1999-12-29 1999-12-29 반도체 소자의 구리 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065162A KR100361209B1 (ko) 1999-12-29 1999-12-29 반도체 소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010065289A KR20010065289A (ko) 2001-07-11
KR100361209B1 true KR100361209B1 (ko) 2002-11-18

Family

ID=19632366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065162A KR100361209B1 (ko) 1999-12-29 1999-12-29 반도체 소자의 구리 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100361209B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009877A (ko) * 2003-07-18 2005-01-26 주식회사 하이닉스반도체 반도체 소자의 알루미늄 배선 형성방법
US8728882B2 (en) 2012-03-30 2014-05-20 Samsung Display Co., Ltd. Manufacturing method for thin film transistor array panel

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020006779A (ko) * 2000-07-13 2002-01-26 박종섭 반도체 장치의 금속배선 형성방법
KR20020034372A (ko) * 2000-11-01 2002-05-09 박종섭 반도체소자의 금속배선 형성방법
KR100399910B1 (ko) * 2000-12-28 2003-09-29 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR20030049027A (ko) * 2001-12-13 2003-06-25 아남반도체 주식회사 반도체 소자 제조 방법
KR20040001990A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 구리 확산방지막 형성방법 및 이를 이용한 반도체 소자의구리 금속 배선 형성 방법
KR100761467B1 (ko) 2006-06-28 2007-09-27 삼성전자주식회사 금속배선 및 그 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5547901A (en) * 1994-05-24 1996-08-20 Lg Semicon Co., Ltd. Method for forming a copper metal wiring with aluminum containing oxidation barrier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5547901A (en) * 1994-05-24 1996-08-20 Lg Semicon Co., Ltd. Method for forming a copper metal wiring with aluminum containing oxidation barrier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009877A (ko) * 2003-07-18 2005-01-26 주식회사 하이닉스반도체 반도체 소자의 알루미늄 배선 형성방법
US8728882B2 (en) 2012-03-30 2014-05-20 Samsung Display Co., Ltd. Manufacturing method for thin film transistor array panel

Also Published As

Publication number Publication date
KR20010065289A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
KR20030055135A (ko) 반도체 장치 및 그 제조 방법
KR100361209B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2005033164A (ja) 半導体素子の銅配線形成方法
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
KR100515370B1 (ko) 반도체 소자의 플러그 제조 방법
JP2011029554A (ja) 半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
KR100420406B1 (ko) 티타늄질화막의 산소 충진 방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
US7214608B2 (en) Interlevel dielectric layer and metal layer sealing
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100402242B1 (ko) 반도체 소자 제조방법
KR100850075B1 (ko) 반도체 소자 제조 방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100414306B1 (ko) 반도체장치의금속콘택방법
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
KR100276566B1 (ko) 반도체소자의금속배선형성방법
KR100895434B1 (ko) 반도체 소자의 제조방법
KR100691941B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100504550B1 (ko) 반도체 소자의 제조방법
KR20000015238A (ko) 반도체소자의 금속배선 형성방법
KR19990005857A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee