KR20030049027A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20030049027A
KR20030049027A KR1020010079097A KR20010079097A KR20030049027A KR 20030049027 A KR20030049027 A KR 20030049027A KR 1020010079097 A KR1020010079097 A KR 1020010079097A KR 20010079097 A KR20010079097 A KR 20010079097A KR 20030049027 A KR20030049027 A KR 20030049027A
Authority
KR
South Korea
Prior art keywords
metal
metal wiring
protective film
forming
wiring
Prior art date
Application number
KR1020010079097A
Other languages
English (en)
Inventor
조경수
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR1020010079097A priority Critical patent/KR20030049027A/ko
Publication of KR20030049027A publication Critical patent/KR20030049027A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자 제조 방법에 관한 것으로, 그 목적은 금속 배선의 산화 또는 부식을 방지하는 데 있다. 이를 위해 본 발명에서는 반도체 기판의 구조물 상에 형성된 하부 금속 배선이 일부 노출되도록, 하부 금속 배선 상에 형성된 층간절연막을 선택적으로 식각하여 접속구 및 금속 배선구를 형성하는 단계; 금속 배선구 및 접속구를 포함하여 노출된 하부 금속 배선 및 층간 절연막의 상부 전면에 베리어 메탈을 형성하는 단계; 베리어 메탈 상에 금속 배선을 형성하고 평탄화하여 금속 배선구 및 접속구를 매입하는 단계; 금속 배선 및 베리어 메탈의 상면을 식각하여 금속 배선구를 소정두께 노출시키는 단계; 금속 배선 상에 금속 보호막을 형성하고 평탄화하여 노출된 금속 배선구를 매입하는 단계를 수행하여 금속 배선 상에 금속 보호막이 형성된 구조로 반도체 소자를 제조한다.

Description

반도체 소자 제조 방법 {Fabrication method of semiconductor device}
본 발명은 반도체 제조 방법에 관한 것으로, 더욱 상세하게는 금속 배선을 형성하는 방법에 관한 것이다.
일반적으로 금속 배선으로 널리 사용하는 금속으로는 텅스텐(W), 알루미늄(Al) 및 알루미늄 합금 등이 있다. 그러나, 구리(Cu)는 텅스텐, 알루미늄에 비하여 비저항이 작으며 신뢰성이 우수한 금속 배선 재료이므로, 반도체 소자의 금속 배선을 구리로 대체하려는 연구가 활발히 진행되고 있다.
그런데, 구리는 텅스텐, 알루미늄과는 달리 건식 식각(Reactive Ion Etching)에 의한 배선 형성이 어려운 재료이다. 따라서, 구리의 경우에는 건식 식각 공정을 거치지 않으면서 플러그(plug)와 금속 배선(line)을 동시에 형성할 수 있는 방법에 관하여 활발히 연구되고 있는바, 이러한 공정을 두얼 다마신(dual damascene)공정이라 한다.
기존의 구리를 이용한 두얼 다마신 공정에 의하면 구리를 웨이퍼에 전면 증착(blanket deposition)한 후에 불필요한 웨이퍼 표면의 구리층을 화학기계적 연마 공정으로 제거함으로써 최종적인 구리 플러그와 배선을 형성한다.
그러나, 이러한 두얼 다마신 공정 또는 일반적인 배선형성 공정에서 금속 배선, 특히 구리배선은 산화막층과 접촉하여 산화되거나 또는 부식하여 반도체 소자에 치명적인 악영향을 끼치는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 금속 배선의 산화 또는 부식을 방지하는 데 있다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 소자 제조 방법을 도시한 공정단면도이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 금속 배선 상에 금속 보호막을 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판의 구조물 상에 형성된 하부 금속 배선이 일부 노출되도록, 하부 금속 배선 상에 형성된 층간절연막을 선택적으로 식각하여 접속구 및 금속 배선구를 형성하는 단계; 금속 배선구 및 접속구를 포함하여 노출된 하부 금속 배선 및 층간 절연막의 상부 전면에 베리어 메탈을 형성하는 단계; 베리어 메탈 상에 금속 배선을 형성하고 평탄화하여 금속 배선구 및 접속구를 매입하는 단계; 금속 배선 및 베리어 메탈의 상면을 식각하여 금속 배선구를 소정두께 노출시키는 단계; 금속 배선 상에 금속 보호막을 형성하고 평탄화하여 노출된 금속 배선구를 매입하는 단계를 포함하여 이루어진다.
이 때, 금속 배선은 Cu, Al 또는 Al 합금으로 이루어지는 것이 바람직하다.
베리어 메탈은 Ti, Ta, Co, TiN, 또는 TaN로 형성하며, 금속 보호막은 Ti, Ta, Co, TiN, 및 TaN으로 이루어진 군에서 선택되는 한 물질 또는 두 물질을 적층함하여 1000Å 이내의 두께로 형성하는 것이 바람직하다.
금속 배선 및 베리어 메탈의 상면을 식각할 때에는 플라즈마 식각하여 금속 배선구를 소정두께 노출시키는 것이 바람직하다.
금속 보호막을 평탄화할 때에는 화학기계적 연마, 에치백, 플라즈마 식각, 또는 케미컬에 일정시간 함침하는 방법을 이용하는 것이 바람직하다.
금속 보호막의 형성 전에는 스퍼터링 방법으로 금속 배선 상에 형성된 자연산화막을 제거하는 것이 바람직하며, 금속 보호막을 형성한 후에는 550℃ 미만의 온도에서 3시간 이내의 시간동안 열처리하는 것이 바람직하다.
이하, 본 발명에 따른 반도체 소자 제조 방법에 대해 상세히 설명한다. 도 1a 내지 도 1e는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판의 구조물(11), 즉 개별 소자가 형성된 반도체 기판 또는 하부 금속 배선층 상부에 산화막 등으로 이루어진 하부절연막(12)을 형성하고, 하부절연막(2)의 소정 영역을 식각한 후 식각된 영역에 금속물질을 충진하고 하부절연막(2)이 노출될 때까지 화학기계적 연마하여 상부표면을 평탄화함으로써, 하부 금속 배선(13)을 형성한다.
이어서, 하부 금속 배선(13)을 포함한 상부 전면에 층간절연막(14)을 형성하고 화학기계적 연마 등에 의하여 평탄화한 다음, 감광막 패턴(미도시)을 마스크로이용하여 하부 금속 배선(13)의 상부 표면이 노출될 때까지 접속구(100)로 예정된 부분의 층간절연막을 1차로 식각하여 접속구(100)을 형성하고, 이어서, 보다 더 넓은 폭의 감광막 패턴(미도시)을 마스크로 이용하여 층간절연막(14)을 2차로 식각하여 접속구(100)과 중첩되는 넓은 폭의 금속 배선구(200)를 형성한다.
다음, 접속구(100) 및 금속 배선구(200)를 포함한 상부 전면에, 즉, 층간절연막(14)의 상면, 금속 배선구(200) 및 접속구(100)의 내벽, 및 노출된 하부 금속 배선(13)의 상면에, Ti, Ta, Co, TiN, 또는 TaN 등으로 베리어 메탈(15)을 증착한다. 이어서, 접속구(100) 및 금속 배선구(200)를 충분히 충진시키도록 베리어 메탈(15)의 상부에 Cu, Al, 또는 Al 합금 등으로 금속 배선(17)을 증착한다.
금속 배선(17)을 Cu로 형성할 때에는, 베리어 메탈(15) 상에 Cu 증착을 위한 시드층(seed layer)(16)을 증착한다.
다음, 도 1b에 도시된 바와 같이, 층간절연막(14)이 노출될 때까지 금속 배선(17) 및 베리어 메탈(15)을 화학기계적 연마 또는 에치백(etch back) 등의 공정으로 평탄화하여 금속 배선층을 형성시킨다.
다음, 도 1c에 도시된 바와 같이, 플라즈마 식각법을 이용하여 금속 배선구 내에 충진된 금속 배선(17)과, 시드층(16), 및 베리어 메탈(15)을 소정두께 식각함으로써, 금속 배선구가 소정두께 노출되도록 한다. 플라즈마 식각시 금속 배선(17), 시드층(16), 베리어 메탈(15)과 같은 금속막의 식각속도가 층간절연막(14)의 식각속도보다 훨씬 빠르기 때문에 금속 배선구 내에 충진된 금속막이 금속 배선구 주변의 층간절연막보다 낮은 높이가 되도록 식각되는 것이 가능하다.
플라즈마 식각에 의해 노출되는 금속 배선구의 두께는 1000Å 이내 정도가 되도록 하는 것이 바람직하며, 이 수치는 이후 형성될 금속 보호막의 두께에 해당된다.
다음, 도 1d에 도시된 바와 같이, 노출된 금속 배선구를 포함한 상부 전면에 Ti, Ta, Co, TiN, 또는 TaN 으로 금속 보호막(18)을 증착한다.
금속 보호막(18)의 형성 전에 스퍼터링 방법으로 금속 배선(17), 시드층(16), 및 베리어 메탈(15)의 상면에 형성된 자연산화막(미도시)을 제거한 후에, 금속 보호막을 형성할 수도 있다.
금속 보호막의 형성 후에는 550℃ 미만의 온도에서 약 3시간 이내의 시간동안 열처리를 수행할 수도 있다.
다음, 도 1e에 도시된 바와 같이, 층간절연막(14)이 노출될 때까지 금속 보호막(18)을 화학기계적 연마하여 평탄화시킨다. 금속 보호막(18)의 평탄화 시에는 에치백, 플라즈마 식각, 또는 케미칼에 일정시간 함침하는 방법 등을 이용할 수도 있다.
금속 보호막(18)은 Ti, Ta, Co, TiN, 및 TaN 중의 두 물질이 적층된 구조로 형성할 수도 있다.
이로써, 금속 배선구 내의 금속 배선(17), 시드층(16), 및 베리어 메탈(15) 상면에 금속 보호막(18)이 형성된 구조의 다층배선 형성을 완료한다.
상술한 바와 같이, 본 발명에서는 금속 배선구 내에 충진된 금속 배선 상면에 금속 보호막을 형성하기 때문에, 금속 배선의 산화 및 부식이 방지되는 효과가 있다.
또한, 금속 배선은 하부의 베리어 메탈과 상부의 금속 보호막에 의해 둘러싸인 구조가 되므로 금속 배선의 일렉트로마이그레이션(electromigration) 내구성이 향상되는 효과가 있다.

Claims (9)

  1. 반도체 기판의 구조물 상에 형성된 하부 금속 배선이 일부 노출되도록, 상기 하부 금속 배선 상에 형성된 층간절연막을 선택적으로 식각하여 접속구 및 금속 배선구를 형성하는 단계;
    상기 금속 배선구 및 접속구를 포함하여 상기 노출된 하부 금속 배선 및 상기 층간 절연막의 상부 전면에 베리어 메탈을 형성하는 단계;
    상기 베리어 메탈 상에 금속 배선을 형성하고 평탄화하여 상기 금속 배선구 및 접속구를 매입하는 단계;
    상기 금속 배선 및 베리어 메탈의 상면을 식각하여 상기 금속 배선구를 소정두께 노출시키는 단계;
    상기 금속 배선 상에 금속 보호막을 형성하고 평탄화하여 상기 노출된 금속 배선구를 매입하는 단계를 포함하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서, 상기 금속 배선은 Cu, Al, Al 합금으로 이루어진 군에서 선택된 한 금속으로 형성하는 반도체 소자 제조 방법.
  3. 제 1 항에 있어서, 상기 베리어 메탈은 Ti, Ta, Co, TiN, 및 TaN로 이루어진 군에서 선택되는 한 물질로 형성하는 반도체 소자 제조 방법.
  4. 제 1 항에 있어서, 상기 금속 보호막은 Ti, Ta, Co, TiN, 및 TaN으로 이루어진 군에서 선택되는 한 물질 또는 두 물질을 적층함으로써 형성하는 반도체 소자 제조 방법.
  5. 제 1 항에 있어서, 상기 금속 보호막은 1000Å 이내의 두께로 형성하는 반도체 소자 제조 방법.
  6. 제 1 항에 있어서, 상기 금속 배선 및 베리어 메탈의 상면을 식각할 때에는 플라즈마 식각하여 상기 금속 배선구를 소정두께 노출시키는 반도체 소자 제조 방법.
  7. 제 1 항에 있어서, 상기 금속 보호막을 평탄화할 때에는 화학기계적 연마, 에치백, 플라즈마 식각, 및 케미컬에 일정시간 함침하는 방법 중의 어느 한 방법을 이용하는 반도체 소자 제조 방법.
  8. 제 1 항에 있어서, 금속 보호막의 형성 전에 스퍼터링 방법으로 금속 배선 상에 형성된 자연산화막을 제거하는 단계를 더 포함하는 반도체 소자 제조 방법.
  9. 제 1 항에 있어서, 상기 금속 보호막을 형성한 후에는, 550℃ 미만의 온도에서 3시간 이내의 시간동안 열처리하는 반도체 소자 제조 방법.
KR1020010079097A 2001-12-13 2001-12-13 반도체 소자 제조 방법 KR20030049027A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010079097A KR20030049027A (ko) 2001-12-13 2001-12-13 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010079097A KR20030049027A (ko) 2001-12-13 2001-12-13 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20030049027A true KR20030049027A (ko) 2003-06-25

Family

ID=29574858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079097A KR20030049027A (ko) 2001-12-13 2001-12-13 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20030049027A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868553B1 (ko) * 2005-08-23 2008-11-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상호접속 장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313009A (ja) * 1997-05-12 1998-11-24 Yamaha Corp 平坦配線形成法
KR19990003485A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법
US6110648A (en) * 1998-09-17 2000-08-29 Taiwan Semiconductor Manufacturing Company Method of enclosing copper conductor in a dual damascene process
KR20010065289A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 구리 배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313009A (ja) * 1997-05-12 1998-11-24 Yamaha Corp 平坦配線形成法
KR19990003485A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법
US6110648A (en) * 1998-09-17 2000-08-29 Taiwan Semiconductor Manufacturing Company Method of enclosing copper conductor in a dual damascene process
KR20010065289A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 구리 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868553B1 (ko) * 2005-08-23 2008-11-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상호접속 장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5300813A (en) Refractory metal capped low resistivity metal conductor lines and vias
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
KR100482180B1 (ko) 반도체 소자 제조방법
JP4169150B2 (ja) 犠牲ハードマスクを用いて金属パターンを形成する方法
JP3463979B2 (ja) 半導体装置の製造方法
US6130157A (en) Method to form an encapsulation layer over copper interconnects
CN1316590C (zh) 用于在具有帽盖层的半导体互连结构上沉积金属层的方法
US6555461B1 (en) Method of forming low resistance barrier on low k interconnect
CN102479747B (zh) 双大马士革结构的形成方法
US6339029B1 (en) Method to form copper interconnects
EP1330842B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
US7247565B2 (en) Methods for fabricating a copper interconnect
US6777332B2 (en) Method for forming wiring structure
KR20030049027A (ko) 반도체 소자 제조 방법
US6649513B1 (en) Copper back-end-of-line by electropolish
KR20020053610A (ko) 반도체장치의 배선 및 배선연결부 제조방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
KR100467803B1 (ko) 반도체 소자 제조 방법
KR100274346B1 (ko) 반도체소자의금속배선형성방법
KR100458589B1 (ko) 반도체 소자 제조 방법
KR100406741B1 (ko) 반도체 소자 제조 방법
KR20020054641A (ko) 반도체소자의 제조방법
KR20020068132A (ko) 구리 배선용 장벽층 형성 방법
KR20050115169A (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application