KR20020068132A - 구리 배선용 장벽층 형성 방법 - Google Patents
구리 배선용 장벽층 형성 방법 Download PDFInfo
- Publication number
- KR20020068132A KR20020068132A KR1020010008395A KR20010008395A KR20020068132A KR 20020068132 A KR20020068132 A KR 20020068132A KR 1020010008395 A KR1020010008395 A KR 1020010008395A KR 20010008395 A KR20010008395 A KR 20010008395A KR 20020068132 A KR20020068132 A KR 20020068132A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- barrier layer
- copper wiring
- forming
- semiconductor substrate
- Prior art date
Links
- 239000010949 copper Substances 0.000 title claims abstract description 100
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 98
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 98
- 230000004888 barrier function Effects 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 23
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 15
- 239000010937 tungsten Substances 0.000 claims abstract description 15
- 238000005137 deposition process Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 230000003628 erosive effect Effects 0.000 abstract 1
- 238000005498 polishing Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 20
- 238000005530 etching Methods 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 238000007796 conventional method Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 4
- 239000005751 Copper oxide Substances 0.000 description 4
- 229910000431 copper oxide Inorganic materials 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 구리 배선을 사용하는 반도체 소자에서 비아홀 형성 공정의 간소화를 실현함과 동시에 반도체 소자의 신뢰성을 증진시킬 수 있도록 하기 위한 것으로, 이를 위하여 본 발명은, 구리 배선의 확산 장벽층으로 실리콘 질화막(SiN)을 사용하는 종래 방법과는 달리, 구리 배선의 확산 장벽층으로 텅스텐(W)을 사용함으로써 후속하는 비아홀 형성 과정에서의 공정 간소화를 실현할 수 있을 뿐만 아니라 비아홀 형성 과정 중에 발생 가능한 구리 배선의 산화 및 부식 현상을 근본적으로 차단함으로써 반도체 소자의 신뢰성을 증진시킬 수 있는 것이다.
Description
본 발명은 반도체용 구리 배선에 관한 것으로, 더욱 상세하게는 반도체 칩의 고집적화 및 고신뢰화를 실현 가능한 구리 배선용 장벽층을 형성하는데 적합한 구리 배선용 장벽층 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 알루미늄(Al) 및 그 합금 박막은, 높은 전기 전도도,건식 식각에 의한 패턴 형성의 우수성, 실리콘 산화막과의 우수한 접착성 및 저렴한 가격으로 인해서, 반도체 칩의 금속 배선으로 널리 사용되고 있다.
그러나, 반도체 칩의 집적도가 증가함에 따라서 금속 배선의 선폭이 감소되고 있는데, 그와 같은 선폭 감소는 알루미늄(Al)의 전기적 물질 이동(Electromigration)이나 스트레스 마이그레이션(stressmigration) 등을 심화시켜서 단선 유발 가능성을 증가시킨다. 그와 같이 고집적화 되어 가는 반도체 칩에서는 알루미늄(Al)을 금속 배선으로 사용할 경우 단선될 가능성이 커서, 반도체 칩의 신뢰성을 확보하기 어렵게 된다.
더욱이, 반도체 칩이 고집적화 되어감에 따라서 배선의 선폭이 감소됨과 아울러 배선간의 간격도 좁아지고 그로 인해 콘택홀 또는 비아홀의 크기가 점점 작아지게 됨으로써, 홀의 종횡비(aspect ratio)가 증가되고 있다. 그와 같이 홀의 종횡비가 증가되면, 홀 내에서 금속을 매립할 때 단차 피복성(step coverage)이 저하되므로, 국부적으로 금속 배선이 얇게 형성되고, 그와 같은 부분에서 알루미늄(Al) 배선의 단선 발생 확률은 더욱 커지게 된다.
따라서, 최근의 기술 발전 추이로 볼 때, 종래에 반도체 칩의 금속 배선 재료로 널리 사용되던 알루미늄(Al)을 대체할 금속 재료가 요구되고 있으며, 이러한 알루미늄(Al)을 대체할 금속재료로서 구리(Cu)가 고려되고 있다. 즉, 구리(Cu)의 경우 알루미늄(Al)에 비해서 비저항이 낮고 전기적 물질이동이나 스트레스 마이그레이션 특성이 우수하므로, 그와 같은 구리를 반도체 칩의 금속 배선으로 채용함으로써, 고집적화 및 고성능화 되어 가는 반도체 칩의 신뢰성을 증진시킬 것으로 기대되고 있다.
한편, 반도체 기판 상에 회로 소자를 형성하면, 콘택홀을 형성하여 회로 소자의 전극 단자와 금속 배선(즉, 구리 배선)간을 전기적으로 접속시키고, 또한 비아홀을 형성하여 층 간에 형성된 금속 배선(즉, 구리 배선)간을 전기적으로 접속시킨다.
보다 상세하게, 전기적으로 접속하고자 하는 전극 단자의 상부를 노출시키는 콘택홀 영역을 뚫어 금속 물질(즉, 구리 물질)로 매립함으로써 콘택홀을 형성하고, 콘텍홀의 상부에 구리 배선을 형성한다.
이때, 구리는 산화계 IMD(inter metal dielectric) 물질(BPSG, FSG 등)에 확산이 잘 일어난다는 문제가 있기 때문에 구리 배선을 형성한 후에 그 상부에 확산 장벽층을 형성해야만 하는데, 이러한 확산 장벽층으로는 실리콘 질화막(SiN)이 사용되고 있다. 즉, 구리가 IMD 층에 확산되면 이것들이 이동하여 회로 소자의 게이트 전극에까지 도달하게 됨으로써 소자 특성에 악영향을 미치게 된다. 따라서, 구리의 확산 장벽층을 형성하는 것은 필수적이라 할 수 있다.
한편, 층 간에 형성될 구리 배선간을 연결하기 위해서는 IMD 층을 선택적으로 제거하여 하부 구리 배선 상부를 노출시키는 비아홀 영역을 형성하고, 비아홀 영역에 구리 물질을 매립함으로써 비아홀을 형성하게 되는데, 이때 종래 방법에 따라 구리의 확산 장벽층으로 실리콘 질화막을 사용하는 경우 두 번의 식각 공정을 통해 비아홀 영역을 형성한다.
즉, IMD 물질과 실리콘 질화막은 식각 선택비가 다르기 때문에 IMD 물질의식각에 적합한 공정 조건 하에서 1차 식각 공정을 수행하여 IMD 물질을 제거함으로써 실리콘 질화막(구리의 확산 장벽층)의 상부를 노출시키고, 이어서 실리콘 질화막의 식각에 적합한 공정 조건 하에서 2차 식각 공정을 수행하여 실리콘 질화막을 제거해 하부의 구리 배선을 노출시킴으로써 비아홀 영역을 형성하게 된다.
따라서, 종래 방법에 따라 구리의 확산 장벽층으로 실리콘 질화막을 사용하는 경우, 후속하는 비아홀 형성 공정에서, 한번의 식각 공정을 통해 비아홀 영역을 형성하지 못하고 두 번의 식각 공정을 수행해야만 하기 때문에 비아홀을 형성하는 공정이 불필요하게 복잡해지는 문제가 있다.
또한, 종래 방법에 따라 구리의 확산 장벽층으로 실리콘 질화막을 사용하는 경우, 비아홀 영역을 형성할 때 구리 배선을 노출시켜야 하기 때문에 이로 인해 구리 배선의 상부에 구리 산화막이 형성되고, 이러한 구리 산화막이 저항을 높이는 요인으로 작용하게 됨으로써 반도체 소자의 신뢰성을 떨어뜨리게 되는 문제점을 가질 뿐만 아니라 노출된 구리 배선에서 부식 현상이 야기됨으로써, 반도체 소자의 신뢰성을 더욱 저하시키는 문제점을 갖는다.
더욱이, 종래 방법에 따라 구리의 확산 장벽층으로 실리콘 질화막을 사용하는 경우, 유전율이 높아 반도체 소자의 동작 속도에 악영향을 미치는 단점을 갖는다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 후속하는 비아홀 형성 공정의 간소화를 실현함과 동시에 반도체 소자의 신뢰성을 증진시킬 수있는 구리 배선용 장벽층 형성 방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 내부에 다수의 전극을 갖는 회로 소자들이 내장된 반도체 기판 상에 구리 배선용의 장벽층을 형성하는 방법에 있어서, 상기 회로 소자를 매립하는 형태로 반도체 기판의 상부 전면에 걸쳐 산화막의 일부를 선택적으로 제거함으로써 하부 전극의 상부를 노출시키는 콘택홀 및 구리 배선 영역을 형성하는 과정; 상기 반도체 기판의 상부 전면에 걸쳐 소정 두께의 콘택 장벽 물질을 형성하는 과정; 상기 콘택홀 및 구리 배선 영역이 완전히 매립되는 형태로 상기 반도체 기판의 상부 전면에 걸쳐 구리 물질을 형성하는 과정; CMP 공정을 수행하여 상기 산화막의 상부에 형성된 구리 물질 및 콘택 장벽 물질을 제거함으로써, 콘택 장벽층과 콘택홀 및 구리 배선을 형성하는 과정; 및 선택적인 텅스텐 증착 공정을 수행하여 상기 구리 배선의 상부에 소정 두께의 텅스텐으로 된 확산 장벽층을 형성하는 과정으로 이루어진 구리 배선용 장벽층 형성 방법을 제공한다.
도 1의 (a) 내지 (f)는 본 발명의 바람직한 실시 예에 따라 회로 소자가 형성된 기판 상에 콘택홀과 구리 배선 및 구리 배선의 확산 장벽층을 형성하는 과정을 순차적으로 도시한 공정 순서도.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102a1, 102a2 : 게이트 전극
102b1, 102b2 : 소오스 전극 102c1, 102c2 : 드레인 전극
104 : 구리 배선 및 콘택홀 영역 106 : 콘택 장벽층
108 : 구리 배선 및 콘택홀 110 : 확산 장벽층
112 : 산화막 114 : 비아홀 영역
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술사상은, 구리 배선의 확산 장벽층으로 실리콘질화막(SiN)을 사용하는 종래 방법과는 달리, 구리 배선의 확산 장벽층으로 텅스텐(W)을 사용함으로써 후속하는 비아홀 형성 과정에서의 공정 간소화를 실현하고, 비아홀 형성 과정 중에 발생 가능한 구리 배선의 산화 및 부식 현상을 근본적으로 차단함으로써 반도체 소자의 신뢰성을 증진시킨다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 1의 (a) 내지 (f)는 본 발명의 바람직한 실시 예에 따라 회로 소자가 형성된 기판 상에 콘택홀과 구리 배선 및 구리 배선의 확산 장벽층을 형성하는 과정을 순차적으로 도시한 공정 순서도이다.
도 1의 (a)를 참조하면, 게이트 전극(102a1, 102a2), 소오스 전극(102b1, 102b2) 및 드레인 전극(102c1, 102c2)을 갖는 회로 소자가 형성되고, 회로 소자를 매립하는 형태로 그 상부에 산화계 IMD 물질(BPSG, FSG 등)이 순차 적층된 반도체 기판(100)에 대해 마스크 공정(또는 포토리소그라피 공정) 및 식각 공정을 수행함으로써 목표로 하는 하부 전극(예를 들면, 드레인 전극(102b1, 102b2))의 상부를 노출시키는 구리 배선 및 콘택홀 영역(104)을 형성한다.
이어서, 반도체 기판(100)에 반응성 스퍼터링에 의한 물리 기상 증착(PVD) 공정 또는 화학 기상 증착(CVD) 공정 등을 적용함으로써, 일 예로서 도 1의 (b)에 도시된 바와 같이, 구리 배선 및 콘택홀 영역(104)이 형성된 반도체 기판(100)의 상부 전면에 걸쳐 티타늄/질화 티타늄(Ti/TiN)으로 된 소정 두께의 콘택 장벽 물질(106')을 형성한다.
다음에, 물리 기상 증착 또는 화학 기상 증착 공정을 순차 수행함으로써, 일예로서 도 1의 (c)에 도시된 바와 같이, 구리 배선 및 콘택홀 영역(104)이 완전히 매립되는 형태로 반도체 기판(100)의 전면에 구리 시드 층 및 구리 물질(108')을 형성한다. 즉, 본 발명에서는 한번의 증착 공정을 통해 콘택홀 영역과 구리 배선 영역에 구리 물질을 형성한다.
그런 다음, 금속 물질에 대한 식각 선택비가 양호한 식각제를 사용하는 CMP 공정을 수행하여, 산화계 IMD 물질의 상부에 있는 구리 물질(108') 및 콘택 장벽 물질(106')을 제거함으로써, 구리 배선 및 콘택홀 영역에 콘택 장벽층(106)과 구리 배선 및 콘택홀(108)을 형성한다. 도 1의 (d)에서, 하부에 있는 폭이 좁은 부분이 콘택홀을 의미하고, 상부에 있는 폭이 넓은 부분이 구리 배선을 의미한다.
이때, 금속 계열인 구리 물질(108')과 콘택 장벽 물질(106')의 식각 선택비가 비금속 계열인 산화계 IMD 물질의 식각 선택비보다 좋기 때문에, 일 예로서 도 1의 (d)에 도시된 바와 같이, 구리 배선 영역에 매립된 구리 물질(108') 및 콘택 장벽 물질(106')이 더 많이 식각된다. 여기에서, 산화계 IMD 물질에 대한 상대적인 구리 배선의 낮음 정도는 대략 50 - 100Å 정도가 바람직하며, 이러한 낮음 정도의 범위는 CMP 공정 중에 공정 시간과 RPM을 제어함으로써 실현할 수 있다.
다음에, 구리 배선 및 콘택홀(108)이 형성된 반도체 기판(100)에 대해 임의의 공정 조건, 예를 들면 온도 250 - 350℃(바람직하게는 300℃), 전체 압력 0.25 Torr 이하, H2 flow rate 75cc/min, WF6 flow rate 10cc/min의 공정 조건에서 선택적인 텅스텐 증착 공정을 수행함으로써, 일 예로서 도 1의 (e)에 도시된 바와 같이, 구리 배선의 상부에만 선택적으로 소정 두께, 예를 들면 100Å이하의 금속 계열인 텅스텐(W)으로 된 확산 장벽층(110)을 형성한다. 즉, 선택적인 텅스텐 증착 공정에서는 구리 배선의 상부에만 확산 장벽층(110)이 형성되고 IMD 물질에는 형성되지 않는다.
따라서, 본 발명에서는 상술한 바와 같은 일련의 공정들을 통해 구리 배선 상에 금속 계열인 텅스텐으로 된 확산 장벽층(110)을 형성하며, 이후에는 반도체 기판(100)의 상부 전면에 걸쳐 산화계 IMD 물질을 증착한 후 구리 배선과 전기적으로 접속하는 비아홀(즉, 구리 물질로 매립되는 비아홀)을 형성하는 공정을 수행하게 될 것이다.
즉, 구리 배선의 상부에 확산 장벽층(110)이 형성된 반도체 기판(100)의 전면에 걸쳐 산화계인 IMD 물질(112)을 증착한 후, 마스크 공정(또는 포토리소그라피 공정) 및 식각 공정을 수행하여 IMD 물질(112)을 선택적으로 제거함으로써, 일 예로서 도 1의 (f)에 도시된 바와 같이, 확산 장벽층(110)의 상부를 노출시키는 비아홀(114)을 형성한다. 이어서, 이후의 후속 공정들을 통해 층 간에 형성된 구리 배선간을 전기적으로 접속시키는 비아홀 형성 공정을 수행하게 된다.
이때, 종래 방법에서는 확산 장벽층으로 실리콘 질화막을 사용하기 때문에 1차 식각 공정을 수행하여 IMD 물질을 제거한 후 공정 조건을 달리하는 2차 식각 공정을 통해 실리콘 질화막을 제거하여 하부의 구리 배선을 노출시키는 두 단계의 식각 공정을 통해 비아홀을 형성하였으나, 본 발명에서는 확산 장벽층으로 금속 계열인 텅스텐을 이용하기 때문에 확산 장벽층을 제거하는 식각 공정을 필요롤 하지 않아 단지 한번의 식각 공정을 통해 비아홀을 형성할 수 있다.
따라서, 본 발명은, 종래 방법과 비교해 볼 때, 후속하는 비아홀 형성 공정에서의 간소화를 실현할 수 있다.
또한, 확산 장벽층으로 실리콘 질화막을 사용하는 종래 방법에 따라 비아홀 영역을 형성을 위해 구리 배선을 노출시킬 때, 구리 배선의 상부에 구리 산화막이 형성되고, 이러한 구리 산화막이 저항을 높이는 요인으로 작용하게 되고, 또한 구리 배선이 부식되는 현상이 야기됨으로써, 반도체 소자의 신뢰성이 저하되는 문제점을 갖지만, 본 발명에서는 금속 계열인 텅스텐을 확산 장벽층으로 사용하기 때문에 비아홀 형성 시에 구리 배선을 노출시킬 필요가 없기 때문에 구리 배선의 저항 증가 및 부식 등을 근본적으로 차단할 수 있어, 반도체 소자의 신뢰성을 증진시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 구리 배선의 확산 장벽층으로 실리콘 질화막(SiN)을 사용하는 종래 방법과는 달리, 구리 배선의 확산 장벽층으로 텅스텐(W)을 사용함으로써 후속하는 비아홀 형성 과정에서의 공정 간소화를 실현할 수 있을 뿐만 아니라 비아홀 형성 과정 중에 발생 가능한 구리 배선의 산화 및 부식 현상을 근본적으로 차단함으로써 반도체 소자의 신뢰성을 증진시킬 수 있다.
Claims (7)
- 내부에 다수의 전극을 갖는 회로 소자들이 내장된 반도체 기판 상에 구리 배선용의 장벽층을 형성하는 방법에 있어서,상기 회로 소자를 매립하는 형태로 반도체 기판의 상부 전면에 걸쳐 산화막의 일부를 선택적으로 제거함으로써 하부 전극의 상부를 노출시키는 콘택홀 및 구리 배선 영역을 형성하는 과정;상기 반도체 기판의 상부 전면에 걸쳐 소정 두께의 콘택 장벽 물질을 형성하는 과정;상기 콘택홀 및 구리 배선 영역이 완전히 매립되는 형태로 상기 반도체 기판의 상부 전면에 걸쳐 구리 물질을 형성하는 과정;CMP 공정을 수행하여 상기 산화막의 상부에 형성된 구리 물질 및 콘택 장벽 물질을 제거함으로써, 콘택 장벽층과 콘택홀 및 구리 배선을 형성하는 과정; 및선택적인 텅스텐 증착 공정을 수행하여 상기 구리 배선의 상부에 소정 두께의 텅스텐으로 된 확산 장벽층을 형성하는 과정으로 이루어진 구리 배선용 장벽층 형성 방법.
- 제 1 항에 있어서, 상기 방법은:상기 확산 장벽층이 형성된 반도체 기판의 상부 전면에 걸쳐 후막의 산화막을 형성하는 과정;상기 후막의 산화막의 일부를 선택적으로 제거함으로써 상기 확산 장벽층의 상부를 노출시키는 비아홀 영역을 형성하는 과정; 및상기 비아홀 영역을 구리 물질로 매립하여 비아홀을 형성하는 과정을 더 포함하는 것을 특징으로 하는 구리 배선용 장벽층 형성 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 콘택홀 영역과 구리 배선 영역은 한번의 증착 공정을 통해 상기 구리 물질로 매립되는 것을 특징으로 하는 구리 배선용 장벽층 형성 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 구리 배선은, 상기 CMP 공정을 통해 상기 산화막의 높이보다 적어도 낮은 높이로 형성되는 것을 특징으로 하는 구리 배선용 장벽층 형성 방법.
- 제 4 항에 있어서, 상기 구리 배선과 산화막 간의 높이 차는, 50 - 100Å의 범위를 갖는 것을 특징으로 하는 구리 배선용 장벽층 형성 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 확산 장벽층은, 온도 250 - 350℃, 전체 압력 0.25 Torr 이하, H2 flow rate 75cc/min, WF6 flow rate 10cc/min의 공정 조건 하에서 형성되는 것을 특징으로 하는
- 제 6 항에 있어서, 상기 확산 장벽층은, 100Å 이하의 두께로 형성되는 것을 특징으로 하는 구리 배선용 장벽층 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0008395A KR100408182B1 (ko) | 2001-02-20 | 2001-02-20 | 구리 배선용 장벽층 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0008395A KR100408182B1 (ko) | 2001-02-20 | 2001-02-20 | 구리 배선용 장벽층 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020068132A true KR20020068132A (ko) | 2002-08-27 |
| KR100408182B1 KR100408182B1 (ko) | 2003-12-01 |
Family
ID=27694906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0008395A KR100408182B1 (ko) | 2001-02-20 | 2001-02-20 | 구리 배선용 장벽층 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100408182B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443513B1 (ko) * | 2001-12-22 | 2004-08-09 | 주식회사 하이닉스반도체 | 구리 금속배선 형성방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100762089B1 (ko) | 2006-08-31 | 2007-10-01 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3329696B2 (ja) * | 1997-07-08 | 2002-09-30 | 株式会社東芝 | 半導体装置の製造方法 |
| US5994775A (en) * | 1997-09-17 | 1999-11-30 | Lsi Logic Corporation | Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same |
| JP2000012544A (ja) * | 1998-06-23 | 2000-01-14 | Toshiba Corp | 半導体装置の製造方法 |
| KR100301057B1 (ko) * | 1999-07-07 | 2001-11-01 | 윤종용 | 구리 배선층을 갖는 반도체 소자 및 그 제조방법 |
| KR20010009815A (ko) * | 1999-07-14 | 2001-02-05 | 윤종용 | 반도체소자의 콘택 배선층 형성방법 |
| US6225221B1 (en) * | 2000-02-10 | 2001-05-01 | Chartered Semiconductor Manufacturing Ltd. | Method to deposit a copper seed layer for dual damascene interconnects |
-
2001
- 2001-02-20 KR KR10-2001-0008395A patent/KR100408182B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443513B1 (ko) * | 2001-12-22 | 2004-08-09 | 주식회사 하이닉스반도체 | 구리 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100408182B1 (ko) | 2003-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509267B1 (en) | Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer | |
| US6468906B1 (en) | Passivation of copper interconnect surfaces with a passivating metal layer | |
| US6410435B1 (en) | Process for fabricating copper interconnect for ULSI integrated circuits | |
| KR0134122B1 (ko) | 반도체 디바이스 | |
| US6972254B1 (en) | Manufacturing a conformal atomic liner layer in an integrated circuit interconnect | |
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| US6239021B1 (en) | Dual barrier and conductor deposition in a dual damascene process for semiconductors | |
| US7399700B2 (en) | Dual damascene interconnection with metal-insulator-metal capacitor and method of fabricating | |
| US6383911B2 (en) | Semiconductor device and method for making the same | |
| US6555461B1 (en) | Method of forming low resistance barrier on low k interconnect | |
| US6576550B1 (en) | ‘Via first’ dual damascene process for copper metallization | |
| US6303498B1 (en) | Method for preventing seed layer oxidation for high aspect gap fill | |
| US6215189B1 (en) | Semiconductor device having interconnect layer and method of manufacturing therefor | |
| KR20070103346A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US6413863B1 (en) | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process | |
| US6075293A (en) | Semiconductor device having a multi-layer metal interconnect structure | |
| EP1330842B1 (en) | Low temperature hillock suppression method in integrated circuit interconnects | |
| US6849541B1 (en) | Method of fabricating a dual damascene copper wire | |
| US6518648B1 (en) | Superconductor barrier layer for integrated circuit interconnects | |
| US6448654B1 (en) | Ultra thin etch stop layer for damascene process | |
| US6200890B1 (en) | Method of fabricating copper damascene | |
| KR100408182B1 (ko) | 구리 배선용 장벽층 형성 방법 | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| US20020127849A1 (en) | Method of manufacturing dual damascene structure | |
| KR20040077421A (ko) | 반도체 장치의 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |