KR20010009815A - 반도체소자의 콘택 배선층 형성방법 - Google Patents

반도체소자의 콘택 배선층 형성방법 Download PDF

Info

Publication number
KR20010009815A
KR20010009815A KR1019990028407A KR19990028407A KR20010009815A KR 20010009815 A KR20010009815 A KR 20010009815A KR 1019990028407 A KR1019990028407 A KR 1019990028407A KR 19990028407 A KR19990028407 A KR 19990028407A KR 20010009815 A KR20010009815 A KR 20010009815A
Authority
KR
South Korea
Prior art keywords
layer
forming
copper
wiring layer
semiconductor device
Prior art date
Application number
KR1019990028407A
Other languages
English (en)
Inventor
김재학
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990028407A priority Critical patent/KR20010009815A/ko
Publication of KR20010009815A publication Critical patent/KR20010009815A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

구리의 확산에 의한 소자 특성의 열화없이 신뢰성있는 배선층을 형성할 수 있는 반도체 소자의 콘택 배선층 형성방법에 대해 개시되어 있다. 이 방법은, 하부 도전층 상에 형성된 절연막에 하부 도전층을 노출시키는 콘택홀을 형성하는 단계와, 콘택홀이 형성된 결과물 상에 장벽층을 형성하는 단계와, 장벽층을 황(sulfur) 원자를 포함하는 가스 분위기에서 어닐링하는 단계, 및 콘택홀을 채우도록 구리를 증착하여 배선층을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 콘택 배선층 형성방법{Method for forming a metal contact layer of semiconductor device}
본 발명은 반도체 소자의 콘택 배선층 형성방법에 관한 것으로, 특히 구리를 배선물질로 이용하여 신뢰성있는 배선층을 형성할 수 있는 콘택 배선층 형성방법에 관한 것이다.
반도체 소자의 제조공정은 반도체 소자의 집적화를 위하여 각 단위 공정에서의 개선노력 즉, 수평적 및 수직적인 미세 소자를 동일 면적 내에 집적하기 위한 노력이 진행되고 있다. 이와 병행하여, 소자의 동작속도가 주요 관건이 되는 로직(logic) 제품의 경우에는 낮은 저항이 요구되는 콘택(contact) 및 비아(via) 배선을 형성하기 위한 꾸준한 개선이 이루어지고 있다.
현재 콘택저항을 낮추기 위해 사용되는 주된 방법은 아래 도면에서 나타난 것과 같은 텅스텐 플럭/알루미늄 배선구조이다.
도 1a 내지 도 1c는 종래의 반도체 소자의 콘택 배선층 형성방법을 설명하기 위하여 나타낸 단면도들이다.
도 1a를 참조하면, 반도체기판(10) 또는 하부 도전층 상에 절연막(12)을 형성한 다음, 사진식각 공정을 실시하여 상기 반도체기판(10) 또는 하부 도전층을 노출시키는 콘택홀(13) 또는 비아 홀을 형성한다. 다음에, 화학 기상 증착(Chemical Vapor Deposition: 이하 "CVD"라 칭함) 방법을 이용하여 텅스텐(14)을 증착하여 콘택홀을 매립한다.
도 1b를 참조하면, 증착된 상기 텅스텐막에 대해 화학적 기계적 폴리슁(Chemical Mechanical Polishing : 이하 "CMP"라 칭함)을 이용하여 평탄화를 실시한다. 다음에, 텅스텐(W)과 후속 공정에서 형성될 알루미늄(Al)의 반응을 방지하기 위한 장벽층(16)으로, 티타늄(Ti)/티타늄 나이트라이드(TiN)를 증착한다.
도 1c를 참조하면, 장벽층이 형성된 결과물 상에 알루미늄(18)을 증착한 다음, 이를 패터닝함으로써 콘택배선층을 형성한다.
이와 같은 텅스텐/알루미늄 배선구조는 알루미늄의 전자적 이동(electromigration)을 통한 알루미늄 스파이킹(spiking)을 일으키는 등의 문제를 발생시키는 것으로 알려져 있다. 따라서, 반도체 소자 중에서 높은 속도가 요구되어지는 로직(logic) 소자를 중심으로 해서 RC 지연시간을 줄이기 위해 구리(Cu)와 같이 비저항이 낮고 전자적 이동에 대한 저항성이 큰 금속을 배선층 재료로 이용하는 방법이 연구되고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 구리의 확산에 의한 소자 특성의 열화없이 신뢰성있는 배선층을 형성할 수 있는 반도체 소자의 콘택 배선층 형성방법을 제공하는 것이다.
도 1a 내지 도 1c는 종래의 반도체 소자의 콘택 배선층 형성방법을 설명하기 위하여 나타낸 단면도들이다.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 콘택 배선층 형성방법을 설명하기 위하여 도시한 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 20.....반도체기판(하부 도전층) 12, 22.....절연막
16, 24.....장벽층 18, 26.....배선층(상부 도전층)
24a.....황화물
상기 과제를 이루기 위하여 본 발명에 의한 반도체 소자의 콘택 배선층 형성방법은, 하부 도전층 상에 형성된 절연막에 상기 하부 도전층을 노출시키는 콘택홀을 형성하는 단계; 콘택홀이 형성된 결과물 상에 장벽층을 형성하는 단계; 상기 장벽층을 황(sulfur) 원자를 포함하는 가스 분위기에서 어닐링하는 단계; 및 상기 콘택홀을 채우도록 구리를 증착하여 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 장벽층은 탄탈륨(Ta), 탄탈륨 나이트라이드(TaNX), 텅스텐(W), 텅스텐 나이트라이드(WNX)를 사용할 수 있고, 상기 황(sulfur)을 포함하는 가스로는 H2S 또는 H2S2를 사용할 수 있다.
본 발명에 따르면, 장벽층을 형성한 다음 황(sulfur) 원자를 포함하는 가스 분위기에서 어닐링한 다음 구리 배선층을 형성함으로써, 장벽층과 구리 배선층 사이에 구리 황화물(CuSX)이 생성되어 구리의 확산방지에 크게 기여할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 콘택 배선층 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 2a를 참조하면, 반도체기판(20) 또는 하부 도전층 상에 절연막(22)을 형성한 다음, 사진식각 공정을 실시하여 상기 반도체기판(20) 또는 하부 도전층을 노출시키는 콘택홀 또는 비아 홀을 형성한다. 다음에, 결과물 상에, 후속 공정에서 형성될 구리(Cu) 배선층으로부터 반도체기판(또는 하부 도전층)으로 구리(Cu)가 확산되는 것을 방지하기 위한 장벽층(24)으로, 탄탈륨(Ta), 탄탈륨 나이트라이드(TaNX), 텅스텐(W) 또는 텅스텐 나이트라이드(WNX)를 증착한다.
도 2b를 참조하면, 장벽층(24)이 형성된 상기 결과물에 대해 황(sulfur) 원자를 갖는 가스, 예를 들어 H2S 또는 H2S2가스 분위기에서 소정의 온도에서 어닐링한다. 그러면, 도시된 바와 같이, 장벽층(24)을 구성하는 원자와 어닐링 가스중의 황(sulfur) 원자가 반응하여 장벽층(24)의 그레인 경계면(grain boundary) 사이에 TaSX와 같은 황화물(24a)이 형성된다.
도 2c를 참조하면, CVD 방법을 사용하여 결과물 상에 배선층으로 사용될 구리막(26)을 증착한다. 상기 구리막(26)을 증착하는 동안 상기 장벽층의 표면에 형성된 황화물(24a)과 구리가 반응하여 구리 황화물(CuSX)이 생성되어 상기 구리 배선층으로부터 반도체기판 또는 하부 도전층으로의 구리의 확산을 방지할 수 있다. 특히, 상기 구리 황화물(CuSX)은 매우 안정한 물질로서 장벽층(24)과 구리막(26) 사이에 잔류하여, 구리의 확산방지에 크게 기여할 수 있다.
이상 본 발명을 상세히 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고 본 발명의 기술적 사상 내에서 많은 변형 및 개량이 가능하다.
상술한 본 발명에 의한 반도체 소자의 콘택배선층 형성방법에 따르면, 구리를 배선금속으로 이용할 때 장벽층을 형성한 다음 황(sulfur) 원자를 포함하는 가스 분위기에서 어닐링한 다음 구리 배선층을 형성함으로써, 장벽층과 구리 배선층 사이에 구리 황화물(CuSX)이 생성되어 구리의 확산방지에 크게 기여할 수 있다.

Claims (3)

  1. 하부 도전층 상에 형성된 절연막에 상기 하부 도전층을 노출시키는 콘택홀을 형성하는 단계;
    콘택홀이 형성된 결과물 상에 장벽층을 형성하는 단계;
    상기 장벽층을 황(sulfur) 원자를 포함하는 가스 분위기에서 어닐링하는 단계; 및
    상기 콘택홀을 채우도록 구리를 증착하여 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 배선층 형성방법.
  2. 제1항에 있어서, 상기 장벽층은,
    탄탈륨(Ta), 탄탈륨 나이트라이드(TaNX), 텅스텐(W) 또는 텅스텐 나이트라이드(WNX)인 것을 특징으로 하는 반도체 소자의 콘택 배선층 형성방법.
  3. 제1항에 있어서, 상기 황(sulfur)을 포함하는 가스는,
    H2S 또는 H2S2인 것을 특징으로 하는 반도체 소자의 콘택 배선층 형성방법.
KR1019990028407A 1999-07-14 1999-07-14 반도체소자의 콘택 배선층 형성방법 KR20010009815A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990028407A KR20010009815A (ko) 1999-07-14 1999-07-14 반도체소자의 콘택 배선층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028407A KR20010009815A (ko) 1999-07-14 1999-07-14 반도체소자의 콘택 배선층 형성방법

Publications (1)

Publication Number Publication Date
KR20010009815A true KR20010009815A (ko) 2001-02-05

Family

ID=19601619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028407A KR20010009815A (ko) 1999-07-14 1999-07-14 반도체소자의 콘택 배선층 형성방법

Country Status (1)

Country Link
KR (1) KR20010009815A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398034B1 (ko) * 2000-12-28 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100408182B1 (ko) * 2001-02-20 2003-12-01 동부전자 주식회사 구리 배선용 장벽층 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398034B1 (ko) * 2000-12-28 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100408182B1 (ko) * 2001-02-20 2003-12-01 동부전자 주식회사 구리 배선용 장벽층 형성 방법

Similar Documents

Publication Publication Date Title
US6787468B2 (en) Method of fabricating metal lines in a semiconductor device
US20040219783A1 (en) Copper dual damascene interconnect technology
US6395632B1 (en) Etch stop in damascene interconnect structure and method of making
EP1442479B1 (en) Method of forming reliable cu interconnects
US20020089063A1 (en) Copper dual damascene interconnect technology
US20020167089A1 (en) Copper dual damascene interconnect technology
KR940016484A (ko) 반도체장치 및 그 제조방법
US20020048931A1 (en) Damascene structure and method of making
US10431542B2 (en) Low resistance seed enhancement spacers for voidless interconnect structures
KR100367734B1 (ko) 반도체 소자의 배선형성 방법
KR100309884B1 (ko) 배선용알루미늄막의형성방법
US6731006B1 (en) Doped copper interconnects using laser thermal annealing
US7527188B2 (en) Self-encapsulated silver alloys for interconnects
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US6448654B1 (en) Ultra thin etch stop layer for damascene process
US9859219B1 (en) Copper wiring structures with copper titanium encapsulation
KR20010009815A (ko) 반도체소자의 콘택 배선층 형성방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100371508B1 (ko) 반도체장치 및 그 제조방법
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
KR100368320B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100640162B1 (ko) 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법
KR20000015238A (ko) 반도체소자의 금속배선 형성방법
KR20000045863A (ko) 반도체소자의 다층 구리 배선 형성방법
KR19990054910A (ko) 반도체장치의 콘택용 금속 배선 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination