KR100301057B1 - 구리 배선층을 갖는 반도체 소자 및 그 제조방법 - Google Patents
구리 배선층을 갖는 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100301057B1 KR100301057B1 KR1019990027248A KR19990027248A KR100301057B1 KR 100301057 B1 KR100301057 B1 KR 100301057B1 KR 1019990027248 A KR1019990027248 A KR 1019990027248A KR 19990027248 A KR19990027248 A KR 19990027248A KR 100301057 B1 KR100301057 B1 KR 100301057B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- diffusion barrier
- tungsten
- seed layer
- contact hole
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 86
- 239000010949 copper Substances 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 212
- 239000010937 tungsten Substances 0.000 claims abstract description 88
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 88
- 238000009792 diffusion process Methods 0.000 claims abstract description 68
- 230000004888 barrier function Effects 0.000 claims abstract description 67
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- -1 tungsten nitride Chemical class 0.000 claims abstract description 27
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 25
- 238000011065 in-situ storage Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000005498 polishing Methods 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 14
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B19/00—Keys; Accessories therefor
- E05B19/22—Keys with devices for indicating whether the last operation was locking or unlocking
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 반도체 소자는 하지층 상에 형성되고 그 내부에 콘택홀을 갖는 층간 절연막과, 상기 콘택홀의 내벽에 형성된 확산방지막과, 상기 확산 방지막을 피복하는 텅스텐 씨드층과, 상기 텅스텐 씨드층 상에 형성되어 상기 콘택홀을 매립하는 구리 배선층을 포함한다. 상기 하지층은 반도체 기판 또는 금속층일 수 있으며, 상기 확산방지막은 텅스텐 질화막으로 구성할 수 있다. 본 발명에 의하면 구리 배선층 형성을 위한 씨드층으로 텅스텐 씨드층을 이용한다. 그리고, 본 발명은 확산방지막과 텅스텐 씨드층을 화학기상증착법으로 형성하여 콘택홀에 구리배선층을 보이드(void) 없이 매몰할 수 있고, 텅스텐 질화막과 텅스텐 씨드층을 인씨츄로 형성하여 공정을 단순화시킬 수 있다.
Description
본 발명은 반도체 소자의 배선층 및 그 제조방법에 관한 것으로, 보다 상세하게는 구리 배선층을 갖는 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 소자 중에서 높은 속도가 요구되어지는 로직 소자를 중심으로 해서 RC 지연시간을 줄이기 위해 비저항이 낮은 구리 배선층을 이용하게 되었다. 그런데, 구리 금속의 식각 어려움으로 인하여 콘택홀의 매몰과 배선층을 동시에 형성하는 소위, '이중 다마슨(Dual Damascene)' 공정을 이용하여 구리 배선층을 형성한다.
도 1 내지 도 4는 이중 다마슨 공정에 의하여 종래의 구리 배선층을 갖는 반도체 소자의 제조방법을 도시한 단면도들이다.
도 1을 참조하면, 반도체 기판(1) 상에 콘택홀(3)을 갖는 층간 절연막(5a, 5b)을 형성한다. 이어서, 상기 층간 절연막(5a, 5b)이 형성된 반도체 기판(1)의 전면에 확산방지막(7, diffusion barrier layer)을 Ta 또는 TaN으로 형성한다. 상기 확산방지막(7)은 물리증착법(physical vapor deposition : PVD)을 이용하여 300Å 이상의 두께로 형성한다. 상기 확산방지막(7)은 후에 형성되는 구리 배선층의 구리가 층간절연막(5a, 5b)으로 확산하는 것을 방지하기 위하여 형성된다.
도 2를 참조하면, 상기 확산 방지막(7) 상에 물리증착법을 이용하여 구리 씨드층(9)을 1500Å 이상의 두께로 형성한다. 상기 구리 씨드층(9)은 후에 형성되는 구리 배선층을 균일하게 형성하고 구리 배선층과 확산방지막(7)과 접촉을 용이하게 하기 위하여 형성된다.
도 3을 참조하면, 상기 구리 씨드층(9)이 형성된 결과물 상에 전기도금법(electroplating method)에 의해 구리층(11)을 형성하여 상기 콘택홀(3)을 매립한다.
도 4를 참조하면, 상기 구리층(11) 및 구리 씨드층(9)을 화학기계폴리싱(Chemical Mechanical Polishing; 이하 'CMP'라 한다) 방법으로 구리 연마 용액을 이용하여 연마한다. 이어서, 확산방지막(7)인 Ta 또는 TaN 연마 용액을 이용하여 상기 확산방지막(7)을 연마한다. 이렇게 되면, 콘택홀(3)의 내벽에 구리 씨드층 패턴(9a) 및 확산방지막 패턴(7a)이 형성되고, 콘택홀(3)을 매립하는 구리 배선층(11a)이 형성된다.
그런데, 도 2의 구리 씨드층은 물리증착법으로 형성하기 때문에 콘택홀의 내벽쪽으로 스텝 커버리지(step coverage)가 15% 이하로 불량하여 도 2 및 도 3의 'A'로 표시한 바와 같은 오버행(overhang) 문제가 발생한다. 이렇게 되면, 전기 도금법에 의하여 구리층(11)을 형성한 후에는 콘택홀 내에 도 3 및 도 4에 도시한 바와 같은 보이드(13, void)가 발생하여 콘택홀(3)을 잘 매립하지 못하게 된다. 결과적으로, 구리 배선층(11a) 내에 보이드(13)가 형성되어 배선 역할을 제대로 수행하지 못하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기 문제점들을 개선하여 콘택홀을 잘 매립할 수 있는 구리 배선층을 갖는 반도체 소자를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 구리 배선층을 갖는 반도체 소자의 적합한 제조방법을 제공하는 데 있다.
도 1 내지 도 4는 이중 다마슨 공정에 의하여 종래의 구리 배선층을 갖는 반도체 소자의 제조방법을 도시한 단면도들이다.
도 5는 본 발명의 제1 실시예에 의한 구리 배선층을 갖는 반도체 소자를 도시한 단면도이다.
도 6은 본 발명의 제2 실시예에 의한 구리 배선층을 갖는 반도체 소자를 도시한 단면도이다.
도 7 내지 도 9는 도 5에 도시한 구리 배선층을 갖는 반도체 소자의 제조방법을 도시한 단면도들이다.
도 10 내지 도 12는 도 6에 도시한 구리 배선층을 갖는 반도체 소자의 제조방법을 도시한 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자는 하지층 상에형성되고 그 내부에 콘택홀을 갖는 층간 절연막과, 상기 콘택홀의 내벽에 형성된 확산방지막과, 상기 확산 방지막을 피복하는 텅스텐 씨드층과, 상기 텅스텐 씨드층 상에 형성되어 상기 콘택홀을 매립하는 구리 배선층을 포함한다.
상기 하지층은 반도체 기판 또는 금속층일 수 있으며, 상기 확산방지막은 텅스텐 질화막으로 구성할 수 있다. 상기 텅스텐 질화막 및 텅스텐 씨드층은 화학기상증착법을 이용하여 인시츄(in-situ)로 형성될 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자는 하지층 상에 콘택홀을 갖는 층간 절연막을 형성하는 단계를 포함한다. 이어서, 상기 콘택홀의 내벽에 확산방지막을 형성한 후 상기 확산 방지막을 피복하도록 텅스텐 씨드층을 형성한다. 다음에, 상기 텅스텐 씨드층 상에 상기 콘택홀을 매몰하도록 구리 배선층을 형성한다.
상기 하지층은 반도체 기판 또는 금속층일 수 있으며, 상기 확산방지막은 텅스텐 질화막으로 형성할 수 있다. 상기 텅스텐 질화막 및 텅스텐 씨드층은 화학기상증착법을 이용하여 인시츄로 형성할 수 있다. 상기 구리 배선층은 전기도금법으로 형성할 수 있다.
본 발명에 의하면 구리 배선층 형성을 위한 씨드층으로 텅스텐 씨드층을 이용한다. 그리고, 본 발명은 확산방지막과 텅스텐 씨드층을 화학기상증착법으로 형성하여 콘택홀에 구리배선층을 보이드 없이 매몰할 수 있고, 확산방지막인 텅스텐 질화막과 텅스텐 씨드층을 인씨츄로 형성하여 공정을 단순화시킬 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 5는 본 발명의 제1 실시예에 의한 구리 배선층을 갖는 반도체 소자를 도시한 단면도이다. 구체적으로, 도 5는 이중 다마슨 공정에 의하여 형성된 구리 배선층을 갖는 반도체 소자를 도시한 것이다.
보다 상세하게는, 하지층(21), 예컨대 반도체 기판 또는 금속층 상에 콘택홀(23a, 23b)을 갖는 층간 절연막(25a, 25b)이 형성되어 있다. 상기 층간 절연막(25a, 25b)은 하지층(21) 상에 제1 콘택홀(23a)을 갖는 제1 층간 절연막(25a)과 상기 제1 콘택홀(23a) 보다 크기가 큰 제2 콘택홀(23b)을 갖는 제2 층간 절연막(25b)으로 구성된다.
상기 콘택홀(23a, 23b)의 내벽에는 후에 형성되는 구리 배선층의 구리가 층간절연막(25a, 25b)이나 하지층(21)으로 확산되는 것을 방지하기 위하여 확산방지막 패턴(27a), 예컨대 텅스텐 질화막 패턴이 형성되어 있다. 특히, 본 발명은 상기 확산 방지막 패턴(27a)을 종래와 다르게 화학기상증착법(chemical vapor deposition: CVD), 예컨대 플라즈마 인핸스트 화학기상증착법(plasma enhanced chemical vapor deposition, PE-CVD)으로 50∼300Å의 두께로 형성한다.
그리고, 상기 확산 방지막 패턴(27a)을 피복하게 텅스텐 씨드층 패턴(29a)이 형성되어 있다. 상기 텅스텐 씨드층 패턴은 본 발명의 특징요소로써 후에 형성되는 구리 배선층의 씨드층으로써 구리 배선층을 균일하게 형성하고 구리 배선층과 확산방지막 패턴(27a)과 접촉을 용이하게 하기 위하여 형성된다. 특히, 상기 텅스텐 씨드층 패턴(29a)은 종래와 다르게 화학기상증착법, 예컨대 플라즈마 인핸스트 화학기상증착법으로 300∼1000Å의 두께로 형성한다.
이렇게 확산방지막 패턴(27a) 및 텅스텐 씨드층 패턴(29a)을 화학기상증착법으로 형성하면 종래와 같이 콘택홀의 상부 부분에 발생하는 오버행 문제를 해결할 수 있다. 더욱이, 본 발명은 확산방지막 패턴(27a)을 텅스텐 질화막으로 형성할 경우, 텅스텐 질화막과 텅스텐 씨드층 패턴(29a)을 인씨츄로 형성하여 공정을 단순화시킬 수 있다. 결과적으로, 상기 텅스텐 씨드층 패턴(29a) 사이의 상기 콘택홀(23a, 23b)은 상기 확산방지막 패턴(27a) 및 텅스텐 씨드층 패턴(29a)이 오버행 문제없이 형성되기 때문에 보이드 없이 구리 배선층(31a)으로 잘 매몰시킬 수 있다.
도 6은 본 발명의 제2 실시예에 의한 구리 배선층을 갖는 반도체 소자를 도시한 단면도이다. 구체적으로, 도 6은 도 5와 비교하여 볼 때 단일 다마슨 공정에 의하여 형성된 구리 배선층을 갖는 반도체 소자를 도시한 것이다.
보다 상세하게는, 하지층(41), 예컨대 반도체 기판 또는 금속층 상에 콘택홀(43)을 갖는 층간 절연막(45)이 형성되어 있다. 상기 콘택홀(43)의 내벽에는 후에 형성되는 구리 배선층의 구리가 층간절연막(45)이나 하지층(41)으로 확산되는 것을 방지하기 위하여 확산방지막 패턴(47a), 예컨대 텅스텐 질화막 패턴이 형성되어 있다. 특히, 본 발명은 상기 확산 방지막 패턴(47a)을 종래와 다르게 화학기상증착법(CVD), 예컨대 플라즈마 인핸스트 화학기상증착법(PE-CVD)으로 50∼300Å의 두께로 형성한다.
그리고, 상기 확산 방지막 패턴(47a)을 피복하게 텅스텐 씨드층 패턴(49a)이 형성되어 있다. 상기 텅스텐 씨드층 패턴(49a)은 본 발명의 특징요소로써 후에 형성되는 구리 배선층의 씨드층으로써 구리 배선층을 균일하게 형성하고 구리 배선층과 확산방지막 패턴(47a)과 접촉을 용이하게 하기 위하여 형성된다. 특히, 상기 텅스텐 씨드층 패턴(49a)은 종래와 다르게 화학기상증착법, 예컨대 플라즈마 인핸스트 화학기상증착법으로 300∼1000Å의 두께로 형성한다.
이렇게 확산방지막 패턴(47a) 및 텅스텐 씨드층 패턴(49a)을 화학기상증착법으로 형성하면 종래와 같이 콘택홀의 상부 부분에 발생하는 오버행 문제를 해결할 수 있다. 더욱이, 본 발명은 확산방지막 패턴(47a)을 텅스텐 질화막으로 형성할 경우, 텅스텐 질화막과 텅스텐 씨드층 패턴(49a)을 인씨츄로 형성하여 공정을 단순화시킬 수 있다. 결과적으로, 상기 텅스텐 씨드층 패턴(49a) 사이의 상기 콘택홀(43)은 상기 확산방지막 패턴(47a) 및 텅스텐 씨드층 패턴(49a)이 오버행 문제없이 형성되기 때문에 보이드 없이 구리 배선층(51a)으로 잘 매몰시킬 수 있다.
도 7 내지 도 9는 도 5에 도시한 구리 배선층을 갖는 반도체 소자의 제조방법을 도시한 단면도들이다.
도 7을 참조하면, 하지층(21), 예컨대 반도체 기판이나 금속층 상에 콘택홀(23a, 23b, 또는 비아홀)을 갖는 층간 절연막(25a, 25b)을 형성한다. 상기 층간 절연막(25a, 25b)은 하지층(21) 상에 제1 콘택홀(23a)을 갖는 제1 층간 절연막(25a)과 상기 제1 콘택홀(23a) 보다 크기가 큰 제2 콘택홀(23b)을 갖는 제2 층간 절연막(25b)으로 형성된다. 그리고, 상기 제1 층간 절연막(25a) 및 제2 층간 절연막(25b)은 산화막을 이용하여 사진식각공정으로 형성한다.
도 8을 참조하면, 상기 콘택홀(23a, 23b)의 내벽을 피복하도록확산방지막(27), 예컨대 텅스텐 질화막(WNX, 0.1≤X≤1)을 50∼300Å, 바람직하게는 100Å 이하의 두께로 형성한다. 상기 확산방지막(27)은 후에 형성되는 구리 배선층의 구리가 층간절연막(25a, 25b)나 하지층(21)으로 확산하는 것을 방지하기 위하여 형성한다. 상기 확산방지막(27)은 300∼400℃, 바람직하게는 350℃ 이하의 온도에서 화학기상증착법(CVD), 예컨대 플라즈마 인핸스트 화학기상증착법(PE-CVD)을 이용하여 형성하되, 스텝 커버리지는 70% 이상으로 형성한다.
다음에, 상기 확산 방지막(27) 상에 300∼400℃, 바람직하게는 350℃ 이하의 온도에서 화학기상증착법(CVD), 예컨대 플라즈마 인핸스트 화학기상증착법(PECVD)을 이용하여 구리 배선층의 씨드층(seed layer)으로써 텅스텐 씨드층(29)을 300∼1000Å, 바람직하게는 500Å 이하의 두께로 형성한다. 상기 텅스텐 씨드층(29)은 후에 형성되는 구리 배선층을 균일하게 형성하고 구리 배선층과 확산방지막(27)과 접촉을 용이하게 하기 위하여 형성된다.
특히, 본 발명은 확산방지막(27) 및 텅스텐 씨드층(29)을 화학기상증착법을 이용하기 때문에 350℃ 이하의 온도에서 증착이 가능하고, 물리증착법을 이용할 경우보다 50% 이상 낮은 두께와 70% 이상의 스텝 커버리지를 얻을 수 있다. 이렇게 되면, 종래와 같은 오버행 문제가 발생하지 않아 후속공정에서 콘택홀(23a, 23b)을 보이드 없이 구리 배선층으로 잘 매립할 수 있다.
더욱이, 본 발명의 반도체 소자에서 확산방지막(27)을 텅스텐 질화막으로 형성할 경우, 텅스텐 질화막과 텅스텐 씨드층(29)을 인씨츄로 형성하여 공정을 단순화시킬 수 있다.
도 9를 참조하면, 상기 텅스텐 씨드층(29)이 형성된 결과물 상에 전기도금법을 이용하여 구리층(31)을 형성하여 상기 콘택홀(23a, 23b)을 보이드 없이 잘 매립한다.
다음에, 도 5에 도시한 바와 같이 제2 층간 절연막(25b)을 식각정지점으로 구리층(31)을 화학기계폴리싱(CMP)방법으로 연마하여 콘택홀(23a, 23b)을 매립하는 구리 배선층(31a)을 형성한다. 이때, 제2 층간 절연막(25b) 상의 확산방지막(27) 및 텅스텐 씨드층(29)도 연마되어 콘택홀의 내벽에 확산방지막 패턴(27a) 및 텅스텐 씨드층 패턴(29a)이 형성된다. 특히, 본 발명은 상기 화학기계적연마시 구리 연마 용액을 이용하여 구리층(31), 텅스텐 씨드층(29) 및 확산방지막(27)을 동시에 연마하기 때문에 종래와 비교하여 공정을 단순화할 수 있다.
도 10 내지 도 12는 도 6에 도시한 구리 배선층을 갖는 반도체 소자의 제조방법을 도시한 단면도들이다.
도 10을 참조하면, 하지층(41), 예컨대 반도체 기판이나 금속층 상에 콘택홀(43, 또는 비아홀)을 갖는 층간 절연막(45)을 형성한다. 상기 층간 절연막(45)은 산화막을 이용하여 사진식각공정으로 형성한다.
도 11을 참조하면, 상기 콘택홀(43)의 내벽 및 층간 절연막(45)을 피복하도록 확산방지막(47), 예컨대 텅스텐 질화막(WNX, 0.1≤X≤1)을 50∼300Å, 바람직하게는 100Å 이하의 두께로 형성한다. 상기 확산방지막(47)은 후에 형성되는 구리 배선층의 구리가 층간절연막(45)나 하지층(41)으로 확산하는 것을 방지하기 위하여 형성한다. 상기 확산방지막(47)은 300∼400℃, 바람직하게는 350℃ 이하의 온도에서 화학기상증착법(CVD), 예컨대 플라즈마 인핸스트 화학기상증착법(PE-CVD)을 이용하여 형성하되, 스텝 커버리지는 70% 이상으로 형성한다.
다음에, 상기 확산 방지막(47) 상에 300∼400℃, 바람직하게는 350℃ 이하의 온도에서 화학기상증착법(CVD), 예컨대 플라즈마 인핸스트 화학기상증착법(PECVD)을 이용하여 후의 구리배선층의 씨드층으로써 텅스텐 씨드층(49; seed layer)을 300∼1000Å, 바람직하게는 500Å 이하의 두께로 형성한다. 상기 텅스텐 씨드층(49)은 후에 형성되는 구리 배선층을 균일하게 형성하고 구리 배선층과 확산방지막(47)과 접촉을 용이하게 하기 위하여 형성된다.
특히, 본 발명은 확산방지막(47) 및 텅스텐 씨드층(49)을 화학기상증착법을 이용하기 때문에 350℃ 이하의 온도에서 증착이 가능하고, 물리증착법을 이용할 경우보다 50% 이상 낮은 두께와 70% 이상의 스텝 커버리지를 얻을 수 있다. 이렇게 되면, 종래와 같은 오버행 문제가 발생하지 않아 후속공정에서 콘택홀(43)을 보이드 없이 구리 배선층으로 잘 매립할 수 있다. 더욱이, 본 발명의 반도체 소자에서 확산방지막(47)을 텅스텐 질화막으로 형성할 경우, 텅스텐 질화막과 텅스텐 씨드층(49)을 인씨츄로 형성하여 공정을 단순화시킬 수 있다.
도 12를 참조하면, 상기 텅스텐 씨드층(49)이 형성된 결과물 상에 전기도금법을 이용하여 구리층(31)을 형성하여 상기 콘택홀(43)을 보이드 없이 잘 매립한다.
다음에, 도 6에 도시한 바와 같이 층간 절연막(43)을 식각정지점으로 구리층(51)을 화학기계폴리싱(CMP) 방법으로 연마하여 콘택홀(43)을 매립하는 구리배선층(51a)을 형성한다. 이때, 층간 절연막(43) 상의 확산방지막(47) 및 텅스텐 씨드층(49)도 연마되어 콘택홀(43)의 내벽에 확산방지막 패턴(47a) 및 텅스텐 씨드층 패턴(49a)이 형성된다. 특히, 본 발명은 상기 화학기계적연마시 구리 연마 용액을 이용하여 구리층(51), 텅스텐 씨드층(49) 및 확산방지막(47)을 동시에 연마하기 때문에 종래와 비교하여 공정을 단순화할 수 있다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
상술한 바와 같이 본 발명은 구리 배선층을 형성하기 전에 텅스텐 씨드층을 형성한다. 상기 텅스텐 씨드층은 구리 배선층을 균일하게 형성하고 구리 배선층과 확산방지막과 접촉을 용이하게 하기 위하여 형성된다. 특히, 본 발명은 확산방지막과 텅스텐 씨드층을 화학기상증착법으로 형성하여 콘택홀의 상부에서 오버행 문제가 발생하지 않아 콘택홀을 구리배선층으로 보이드 없이 매몰할 수 있다. 더욱이, 본 발명의 확산방지막을 텅스텐 질화막으로 형성할 경우, 텅스텐 질화막과 텅스텐 씨드층을 인씨츄로 형성하여 공정을 단순화시킬 수 있다.
Claims (16)
- 하지층 상에 형성되고 그 내부에 콘택홀을 갖는 층간 절연막;상기 콘택홀의 내벽에 형성된 확산방지막;상기 확산 방지막을 피복하는 텅스텐 씨드층; 및상기 텅스텐 씨드층 상에 형성되어 상기 콘택홀을 매립하는 구리 배선층을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 하지층은 반도체 기판 또는 금속층인 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 확산방지막은 텅스텐 질화막으로 구성하는 것을 특징으로 하는 반도체 소자.
- 제2항에 있어서, 상기 텅스텐 질화막 및 텅스텐 씨드층은 인시츄로 형성되는 것을 특징으로 하는 반도체 소자.
- 제2항에 있어서, 상기 텅스텐 질화막 및 텅스텐 씨드층은 화학기상증착법으로 형성되는 것을 특징으로 반도체 소자.
- 하지층 상에 콘택홀을 갖는 층간 절연막을 형성하는 단계;상기 콘택홀의 내벽에 확산방지막을 형성하는 단계;상기 확산 방지막을 피복하도록 텅스텐 씨드층을 형성하는 단계; 및상기 텅스텐 씨드층 상에 상기 콘택홀을 매몰하도록 구리 배선층을 형성하는단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 하지층은 반도체 기판 또는 금속층인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 확산방지막은 텅스텐 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 확산방지막은 300∼400℃의 온도에서 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 확산방지막은 50∼300Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 텅스텐 질화막 및 텅스텐 씨드층은 인시츄로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 텅스텐 질화막 및 텅스텐 씨드층은 화학기상증착법으로 형성하는 것을 특징으로 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 구리 배선층은 전기도금법으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 텅스텐 씨드층은 300∼400℃의 온도에서 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 텅스텐 씨드층은 300∼1000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 구리 배선층은 상기 텅스텐 씨드층 상에 상기 콘택홀을 충분히 매몰하는 구리층을 형성하는 단계와, 상기 구리층, 텅스텐 씨드층 및 확산방지막을 화학기계적연마하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990027248A KR100301057B1 (ko) | 1999-07-07 | 1999-07-07 | 구리 배선층을 갖는 반도체 소자 및 그 제조방법 |
| JP2000207239A JP2001044205A (ja) | 1999-07-07 | 2000-07-07 | 銅配線層を有する半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990027248A KR100301057B1 (ko) | 1999-07-07 | 1999-07-07 | 구리 배선층을 갖는 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010009082A KR20010009082A (ko) | 2001-02-05 |
| KR100301057B1 true KR100301057B1 (ko) | 2001-11-01 |
Family
ID=19599925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990027248A KR100301057B1 (ko) | 1999-07-07 | 1999-07-07 | 구리 배선층을 갖는 반도체 소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2001044205A (ko) |
| KR (1) | KR100301057B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100753422B1 (ko) | 2006-06-30 | 2007-08-30 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408182B1 (ko) * | 2001-02-20 | 2003-12-01 | 동부전자 주식회사 | 구리 배선용 장벽층 형성 방법 |
| JP2002343859A (ja) | 2001-05-15 | 2002-11-29 | Mitsubishi Electric Corp | 配線間の接続構造及びその製造方法 |
| JP2003068848A (ja) | 2001-08-29 | 2003-03-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100760920B1 (ko) * | 2006-07-25 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 집적회로 소자에서 구리 배선을 형성하는 방법 |
| US20080254617A1 (en) * | 2007-04-10 | 2008-10-16 | Adetutu Olubunmi O | Void-free contact plug |
| US11342225B2 (en) * | 2019-07-31 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier-free approach for forming contact plugs |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135186A (ja) * | 1993-11-10 | 1995-05-23 | Nec Corp | 半導体装置の製造方法 |
| KR960005798A (ko) * | 1994-07-27 | 1996-02-23 | 김광호 | 저저항 콘택을 갖는 비트라인 및 그 제조방법 |
| KR970052257A (ko) * | 1995-12-16 | 1997-07-29 | 김주용 | 금속 콘택 방법 |
| KR970072313A (ko) * | 1996-04-04 | 1997-11-07 | 김은영 | 반도체 금속박막의 배선방법 |
| KR980005512A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| KR19980060592A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체소자의 금속 배선 형성 방법 |
| JPH10321561A (ja) * | 1997-05-12 | 1998-12-04 | Motorola Inc | 基板の表面上に金属層を作製する方法 |
-
1999
- 1999-07-07 KR KR1019990027248A patent/KR100301057B1/ko not_active IP Right Cessation
-
2000
- 2000-07-07 JP JP2000207239A patent/JP2001044205A/ja not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135186A (ja) * | 1993-11-10 | 1995-05-23 | Nec Corp | 半導体装置の製造方法 |
| KR960005798A (ko) * | 1994-07-27 | 1996-02-23 | 김광호 | 저저항 콘택을 갖는 비트라인 및 그 제조방법 |
| KR970052257A (ko) * | 1995-12-16 | 1997-07-29 | 김주용 | 금속 콘택 방법 |
| KR970072313A (ko) * | 1996-04-04 | 1997-11-07 | 김은영 | 반도체 금속박막의 배선방법 |
| KR980005512A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| KR19980060592A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체소자의 금속 배선 형성 방법 |
| JPH10321561A (ja) * | 1997-05-12 | 1998-12-04 | Motorola Inc | 基板の表面上に金属層を作製する方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100753422B1 (ko) | 2006-06-30 | 2007-08-30 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001044205A (ja) | 2001-02-16 |
| KR20010009082A (ko) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6649464B2 (en) | Method for manufacturing semiconductor device having capacitor and via contact | |
| US6492270B1 (en) | Method for forming copper dual damascene | |
| US6767788B2 (en) | Semiconductor device having a metal insulator metal capacitor | |
| US20040219783A1 (en) | Copper dual damascene interconnect technology | |
| US20030139034A1 (en) | Dual damascene structure and method of making same | |
| US20020048880A1 (en) | Method of manufacturing a semiconductor device including metal contact and capacitor | |
| US20050023686A1 (en) | Multilayer diffusion barrier for copper interconnections | |
| US20020089063A1 (en) | Copper dual damascene interconnect technology | |
| US20020167089A1 (en) | Copper dual damascene interconnect technology | |
| US20040137721A1 (en) | Replacement of silicon nitride copper barrier with a self-aligning metal barrier | |
| KR100491663B1 (ko) | 듀얼 다마신 상호접속들을 형성하기 위한 방법 및 이에의해 형성된 구조 | |
| KR100301057B1 (ko) | 구리 배선층을 갖는 반도체 소자 및 그 제조방법 | |
| KR100493013B1 (ko) | 반도체소자의 금속 배선층 형성방법_ | |
| US20020000661A1 (en) | Method for fabricating metal wiring and the metal wiring | |
| US7902065B2 (en) | Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same | |
| KR20080114056A (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| US20050101120A1 (en) | Method of forming local interconnect barrier layers | |
| KR940011732B1 (ko) | 반도체장치의 제조방법 | |
| KR100909176B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100639457B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 | |
| KR100954685B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR19980034582A (ko) | 반도체장치의 금속배선 형성방법 | |
| KR100571386B1 (ko) | 반도체 소자의 구리 배선 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080602 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |