CN102479747B - 双大马士革结构的形成方法 - Google Patents
双大马士革结构的形成方法 Download PDFInfo
- Publication number
- CN102479747B CN102479747B CN201010563681.4A CN201010563681A CN102479747B CN 102479747 B CN102479747 B CN 102479747B CN 201010563681 A CN201010563681 A CN 201010563681A CN 102479747 B CN102479747 B CN 102479747B
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- dielectric
- hard mask
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种双大马士革结构的形成方法，首先对第一介质层、第二介质层和保护层进行刻蚀，第一介质层、第二介质层和保护层的开口宽度为预设的通孔的开口宽度，然后对保护层进行刻蚀，保护层的开口宽度为预设的沟槽的开口宽度，沉积第一扩散阻挡层并进行反溅射处理，以保护层和保护层侧表面的第一扩散阻挡层为掩膜对第二介质层进行刻蚀。采用本发明公开的方法提高了半导体器件的绝缘性能。
Description
技术领域
本发明涉及半导体技术，特别涉及一种双大马士革结构的形成方法。
背景技术
随着半导体制造工艺的发展，半导体芯片的面积越来越小，同时，在一个半导体芯片上的半导体器件的数量也越来越多。在半导体电路中，半导体器件之间的信号传输需要高密度的金属互连线，然而这些金属互连线带来的大电阻和寄生电容已经成为限制半导体电路速度的主要因素。
在传统的半导体工艺中，金属铝一般被用作半导体器件之间的金属互连线，随着半导体工艺的发展，金属铝互连线已经部分被金属铜互连线所替代，这是因为金属铜与金属铝相比具有较小的电阻值，采用金属铜互连线可提高半导体器件之间信号的传输速度；另一方面，低介电常数(low K)绝缘材料甚至超低介电常数(ultra low K)绝缘材料被用作金属层间的介质层的主要成分，减少了金属层之间的寄生电容，在实际应用中，我们一般将低介电常数绝缘材料称为低K值电介质材料，将超低介电常数绝缘材料称为超低K值电介质材料，K为介电常数。基于上述金属铜互连线和低介电常数(或超低介电常数)绝缘材料的半导体制造工艺被称为双大马士革(dual damascene)工艺，它的特点就是采用这两种材料制造多层高密度的金属互连结构，在一定程度上克服了大电阻和寄生电容的问题，从而使半导体电路更高效，同时，将基于这两种材料的多层高密度的金属互连结构称为双大马士革结构。
图1～图11为现有技术中双大马士革结构形成方法实施例一的过程剖面示意图，图12～图24为现有技术中双大马士革结构形成方法实施例二的过程剖面示意图，其中，实施例一为形成双大马士革结构的基本方法，在实际应用中，随着半导体技术的发展，在实施一的基础上，双大马士革结构的形成方法不断改进和演变以适应产品结构的需要或优化半导体器件的性能，实施例二(参见《High Performance Ultra Low-k(k＝2.0/keff＝2.4)/CuDual-Damascene Interconnect Technology with Self-Formed MnSixOy BarrierLayer for32nm-node.IEEE,2006》)是现有技术中基于实施例一的双大马士革结构的形成方法。下面分别对现有技术的实施例一和实施例二进行介绍。
现有技术的实施例一主要包括：
步骤1001，参见图1，提供一基底101，在基底101上依次形成第一介质层102、第二介质层103和保护层104。
基底101包括若干金属互连层以及位于金属互连层下方的有源区，图1所示第一介质层102形成于基底101最上方的金属层的表面。
第一介质层102、第二介质层103的成分均为低K值电介质材料或超低K值电介质材料。其中，形成第一介质层102、第二介质层103的方法为：依次采用化学气相沉积(CVD)工艺沉积低K值电介质材料或超低K值电介质材料。
形成保护层104的方法为：采用CVD工艺在第二介质层103的表面沉积氧化物，例如二氧化硅(SiO2),二氧化硅可作为第二介质层103的保护薄膜，避免后续形成的光阻胶(PR)直接接触第二介质层103的表面而对其造成污染。
步骤1002，参见图2，在保护层104之上涂覆光阻胶(PR)，并对PR进行曝光、显影，从而形成第一光刻图案105，第一光刻图案105的开口定义了后续步骤中的第一沟槽106的开口宽度。
步骤1003，参见图3，按照第一光刻图案105对第二介质层103和保护层104进行刻蚀，从而形成第一沟槽106。
步骤1004，参见图4，将第一光刻图案105剥离后，涂覆PR，并对PR进行曝光、显影，从而形成第二光刻图案107，第二光刻图案107的开口定义了后续步骤中的第一通孔108的开口宽度。
具体来说，主要采用两种方法剥离光刻图案，第一，采用氧气(O2)对PR灰化；第二，还可采用湿法去胶法，例如，采用硫酸和双氧水的混合溶液可将PR去除。
步骤1005，参见图5，按照第二光刻图案107对第一介质层102进行刻蚀，从而形成第一通孔108。
步骤1006，参见图6，将第二光刻图案107剥离。
步骤1007，参见图7，沉积第一扩散阻挡层109。
第一扩散阻挡层109为钽(Ta)、钛(Ti)、氮化钽(TaN)和氮化钛(TiN)。
为了防止在后续步骤中第一沟槽106和第一通孔108中金属铜扩散至第一介质层102和第二介质层103中，采用PVD工艺沉积扩散阻挡层。
步骤1008，参见图8，采用氩离子(Ar+)进行反溅射(re-sputter)处理。
在双大马士革结构中，好的通孔沉积需达到足够的侧壁沉积并尽量减少通孔底部接触电阻，而尽量少的通孔底部沉积可以降低接触电阻，故利用反溅射来实现上述目的，在反溅射的过程中，通孔底部沉积的扩散阻挡层被反溅射到通孔侧壁，这样就可以得到更薄的底部沉积和更厚的侧壁沉积了。
如图8所示，由于保护层104的上表面、第一介质层102的上表面中没有被第二介质层103覆盖的部分(图8中圆圈所示区域)、以及第一通孔108的底部具有比较薄的扩散阻挡层109，因此，上述区域的扩散阻挡层109经反溅射后完全消失。
步骤1009，参见图9，沉积第二扩散阻挡层和铜籽晶层110。
由于经反溅射后部分区域的扩散阻挡层完全消失，本步骤中重新沉积一层扩散阻挡层。
然后，采用PVD工艺在新沉积的扩散阻挡层之上再沉积铜籽晶层。
步骤1010，参见图10，采用电化学镀(ECP)工艺生长金属铜111。
所生长的金属铜111填充在第一沟槽106和第一通孔108中，以及覆盖在保护层104之上的扩散阻挡层和铜籽晶层110表面。
步骤1011，参见图11，采用化学机械研磨(CMP)工艺将金属铜111、第一扩散阻挡层109、第二扩散阻挡层和铜籽晶层110抛光至第二介质层103的上表面。
至此，本流程结束。
基于实施例一，实施例二所提供的双大马士革形成方法基于双硬掩膜(dual-hard mask)，现有技术的实施例二主要包括：
步骤2001，参见图12，提供一基底201，在基底201上依次沉积介质阻挡层202、第一介质层203、第二介质层204、保护层205、第一硬掩膜层206和第二硬掩膜层207。
基底201包括若干金属互连层以及位于金属互连层下方的有源区，图12所示介质阻挡层202形成于基底201最上方的金属层的表面。
第一介质层203、第二介质层204的成分均为低K值电介质材料或超低K值电介质材料。
步骤2002，参见图13，在第二硬掩膜层207之上涂覆光阻胶(PR)，并对PR进行曝光、显影，从而形成第三光刻图案211，第三光刻图案211的开口定义了后续步骤中的第二沟槽213的开口宽度，然后按照第三光刻图案211对第二硬掩膜层207进行刻蚀。
步骤2003，参见图14，将第三光刻图案211剥离。
步骤2004，参见图15，涂覆光阻胶(PR)，并对PR进行曝光、显影，从而形成第四光刻图案212，第四光刻图案212的开口定义了后续步骤中的第二通孔214的开口宽度，然后按照第四光刻图案212对第二介质层204、保护层205、第一硬掩膜层206进行刻蚀。
步骤2005，参见图16，将第四光刻图案212剥离。
步骤2006，参见图17，以第二介质层204为掩膜对第一介质层203进行刻蚀，以第二硬掩膜层207为掩膜依次对保护层205和第一硬掩膜层206刻蚀，。
步骤2007，参见图18，对第二硬掩膜层207进行刻蚀，从而将第二硬掩膜层207去除。
步骤2008，参见图19，以第一介质层203、第二介质层204为掩膜对介质阻挡层202刻蚀，刻蚀后的第一介质层203和介质阻挡层202构成第二通孔214，然后以第一硬掩膜层206和保护层205为掩膜对第二介质层204刻蚀，刻蚀后的第二介质层204构成第二沟槽213。
步骤2009，参见图20，沉积第一扩散阻挡层208。
步骤2010，参见图21，采用氩离子(Ar+)进行反溅射(re-sputter)处理。
步骤2011，参见图22，沉积第二扩散阻挡层和铜籽晶层209。
步骤2012，参见图23，采用电化学镀(ECP)工艺生长金属铜210。
所生长的金属铜210填充在第二沟槽213和第二通孔214中，以及覆盖在保护层104之上的第二扩散阻挡层和铜籽晶层209的表面。
步骤2013，参见图24，采用化学机械研磨(CMP)工艺将金属铜210、第一扩散阻挡层208、第二扩散阻挡层和铜籽晶层209、保护层205、第一硬掩膜层206抛光至第二介质层204的上表面。
至此，本流程结束。
然而，在上述现有技术的实施一中，如图8所示，图8中圆圈所示区域表面的第一扩散阻挡层109经反溅射后会完全消失，则圆圈所述区域有可能完全暴露于氩离子之下，氩离子将撞击至圆圈所示区域的第一介质层102的表面而对其造成损伤，从而使得第一介质层102的介电常数K偏离了正常值。同理，在上述现有技术的实施例二中，如图12所示，图12中圆圈所示区域的第一介质层102的表面也会受到损伤，从而使得第一介质层203的介电常数K偏离了正常值。可见，现有技术中的双大马士革的形成方法均有可能在反溅射过程中对第一介质层造成损伤，降低了半导体器件的绝缘性能。
发明内容
有鉴于此，本发明提供一种双大马士革结构的形成方法，能够提高半导体器件的绝缘性能。
为达到上述目的，本发明的技术方案是这样实现的：
一种双大马士革结构的形成方法，该方法包括：
提供一基底，在基底上依次形成第一介质层、第二介质层和保护层；
对第一介质层、第二介质层和保护层进行刻蚀，第一介质层、第二介质层和保护层的开口宽度为预设的通孔的开口宽度；
对保护层进行刻蚀，保护层的开口宽度为预设的沟槽的开口宽度，所述沟槽的开口宽度大于所述通孔的开口宽度；
沉积第一扩散阻挡层并进行反溅射处理；
以保护层和保护层侧表面的第一扩散阻挡层为掩膜对第二介质层进行刻蚀；
沉积第二扩散阻挡层和铜籽晶层；
采用电化学镀ECP工艺生长金属铜后，并采用化学机械研磨CMP工艺将金属铜、第一扩散阻挡层、第二扩散阻挡层、铜籽晶层和保护层抛光至第二介质层的表面。
在基底和第一介质层之间还进一步形成有：介质阻挡层；
在保护层之上还进一步依次形成有：第一硬掩膜层和第二硬掩膜层。
所述对第一介质层、第二介质层和保护层进行刻蚀的方法包括：
在第二硬掩膜层之上形成第一光刻图案，第一光刻图案的开口为预设的沟槽的开口宽度；
按照第一光刻图案对第二硬掩膜层进行刻蚀，并去除第一光刻图案；
形成第二光刻图案，第二光刻图案的开口为预设的通孔的开口宽度；
按照第二光刻图案对第二介质层、保护层和第一硬掩膜层进刻蚀，并去除第二光刻图案；
以第二介质层为掩膜对第一介质层进行刻蚀。
所述对保护层进行刻蚀的方法包括：
以第二硬掩膜层为掩膜依次对第一硬掩膜层和保护层刻蚀；
将第二硬掩膜层去除。
所述反溅射处理的方法为：采用氩离子Ar+进行反溅射处理。
该方法进一步包括：采用CMP工艺将第一硬掩膜层抛光至第二介质层的表面。
所述第一介质层的介电常数为2至2.3，所述第二介质层的介电常数为2至2.3。
所述第一介质层为碳氧化硅SiOC，所述第二介质层为氩化磷PAr；
所述保护层为二氧化硅SiO2或SiOC；
所述第一硬掩膜层为碳化钛TiN；
所述第二硬掩膜层为SiO2或氮化硅SiN；
所述介质阻挡层为碳化硅SiC氮碳化硅SiCN。
在本发明所提供的一种双大马士革结构的形成方法中，首先对第一介质层、第二介质层和保护层进行刻蚀，第一介质层、第二介质层和保护层的开口宽度为预设的通孔的开口宽度，然后对保护层进行刻蚀，保护层的开口宽度为预设的沟槽的开口宽度，沉积第一扩散阻挡层并进行反溅射处理，在进行反溅射处理时，第二介质层的表面未被保护层和保护层侧表面的第一扩散阻挡层覆盖的区域会受到损伤，但是在后续步骤中以保护层和保护层侧表面的第一扩散阻挡层为掩膜对第二介质层进行刻蚀，故将第二介质层中受到损伤的部分去除了，从而使得最终保留的第二介质层的K值没有偏离正常值，提高了半导体器件的绝缘性能。
附图说明
图1～图11为现有技术中双大马士革结构形成方法实施例一的过程剖面示意图。
图12～图24为现有技术中双大马士革结构形成方法实施例二的过程剖面示意图。
图25为本发明所提供的一种双大马士革结构的形成方法的流程图。
图26～图38为本发明所提供的一种双大马士革结构的形成方法的实施例的过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。
本发明的核心思想为：首先对第一介质层、第二介质层和保护层进行刻蚀，第一介质层、第二介质层和保护层的开口宽度为预设的通孔的开口宽度，然后对保护层进行刻蚀，保护层的开口宽度为预设的沟槽的开口宽度，沉积第一扩散阻挡层并进行反溅射处理，在进行反溅射处理时，第二介质层的表面未被保护层和保护层侧表面的第一扩散阻挡层覆盖的区域会受到损伤，但是在后续步骤中以保护层和保护层侧表面的第一扩散阻挡层为掩膜对第二介质层进行刻蚀，故将第二介质层中受到损伤的部分去除了，从而使得最终保留的第二介质层的K值没有偏离正常值，提高了半导体器件的绝缘性能。
图25为本发明所提供的一种双大马士革结构的形成方法的流程图。如图25所示，该方法包括以下步骤：
步骤1，提供一基底，在基底上依次形成第一介质层、第二介质层和保护层。
步骤2、对第一介质层、第二介质层和保护层进行刻蚀，第一介质层、第二介质层和保护层的开口宽度为预设的通孔的开口宽度。
步骤3、对保护层进行刻蚀，保护层的开口宽度为预设的沟槽的开口宽度，所述沟槽的开口宽度大于所述通孔的开口宽度。
步骤4，沉积第一扩散阻挡层并进行反溅射处理。
步骤5，以保护层和保护层侧表面的第一扩散阻挡层为掩膜对第二介质层进行刻蚀。
步骤6，沉积第二扩散阻挡层和铜籽晶层。
步骤7，采用ECP工艺生长金属铜后，并采用CMP工艺将金属铜、第一扩散阻挡层、第二扩散阻挡层、铜籽晶层和保护层抛光至第二介质层的表面。
至此，本流程结束。
下面通过一个实施例对本发明的技术方案进行详细说明，该实施例基于现有技术的实施例二，并对现有技术的实施例二进行了改进。
图26～图38为本发明所提供的一种双大马士革结构的形成方法的实施例的过程剖面示意图，该方法主要包括：
步骤3001，参见图26，提供一基底201，在基底201上依次沉积介质阻挡层202、第一介质层203、第二介质层204、保护层205、第一硬掩膜层206和第二硬掩膜层207。
介质阻挡层202的主要成分为：碳化硅(SiC)或氮碳化硅(SiCN)。
第一介质层203、第二介质层204的成分均为低K值电介质材料或超低K值电介质材料。优选地，第一介质层203的介电常数K为2至2.3，例如碳氧化硅(SiOC)，第二介质层204的介电常数K为2至2.3，例如氩化磷(PAr)，
保护层205为二氧化硅(SiO2)或碳氧化硅(SiOC)。
第一硬掩膜层206为氮化钛(TiN)。
第二硬掩膜层207为二氧化硅(SiO2)或氮化硅(SiN)。
步骤3002，参见图27，在第二硬掩膜层207之上涂覆光阻胶(PR)，并对PR进行曝光、显影，从而形成第三光刻图案211，第三光刻图案211的开口定义了后续步骤中的第二沟槽213的开口宽度，然后按照第三光刻图案211对第二硬掩膜层207进行刻蚀。
步骤3003，参见图28，将第三光刻图案211剥离。
步骤3004，参见图29，涂覆光阻胶(PR)，并对PR进行曝光、显影，从而形成第四光刻图案212，第四光刻图案212的开口定义了后续步骤中的第二通孔214的开口宽度，然后按照第四光刻图案212对第二介质层204、保护层205、第一硬掩膜层206进行刻蚀。
步骤3005，参见图30，将第四光刻图案212剥离。
步骤3006，参见图31，第二介质层204为掩膜对第一介质层203进行刻蚀，刻蚀后的第一介质层203形成第二通孔214，以第二硬掩膜层207为掩膜依次对保护层205和第一硬掩膜层206刻蚀。
步骤3007，参见图32，将第二硬掩膜层207去除。
上述步骤3001至3007的内容以及执行顺序与现有技术实施例二的步骤2001至2007大致相同，可参考背景技术部分的相关介绍，此处不予赘述。
步骤3008，参见图33，沉积第一扩散阻挡层208。
步骤3009，参见图34，采用氩离子(Ar+)进行反溅射(re-sputter)处理。
步骤3010，参见图35，以保护层205、第一硬掩膜层206以及覆盖在保护层205和第一硬掩膜层206侧表面的第一扩散阻挡层208为掩膜对第二介质层204刻蚀，刻蚀后的第二介质层204形成第二沟槽213。
步骤3011，参见图36，沉积第二扩散阻挡层和铜籽晶层209。
步骤3012，参见图37，采用电化学镀(ECP)工艺生长金属铜210。
所生长的金属铜210填充在第二沟槽213和第二通孔214中，以及覆盖在第一硬掩膜层206之上的第二扩散阻挡层和铜籽晶层209的表面。
步骤3013，参见图38，采用化学机械研磨(CMP)工艺将金属铜210、第一扩散阻挡层208、第二扩散阻挡层和铜籽晶层209、保护层205、第一硬掩膜层206抛光至第二介质层204的上表面。
上述步骤3011至3013的内容以及执行顺序与现有技术实施例二的步骤2011至2013大致相同，可参考背景技术部分的相关介绍，此处不予赘述。
可见，在上述实施例中，首先对第一介质层203、第二介质层204和保护层205进行刻蚀，第一介质层203、第二介质层204和保护层205的开口宽度为预设的第二通孔214的开口宽度，然后对保护层205进行刻蚀，保护层205的开口宽度为预设的第二沟槽213的开口宽度，然后再沉积第一扩散阻挡层208并进行反溅射处理，其次以保护层205和保护层205侧表面的第一扩散阻挡层208为掩膜再对第二介质层204进行刻蚀。
如图34所示，在进行反溅射处理时，第二介质层204的表面未被保护层205和保护层205侧表面的第一扩散阻挡层208覆盖的区域(圆圈所示区域)会受到损伤，但是在后续步骤中还对第二介质层204进行了刻蚀，故将第二介质层204中受到损伤的部分去除了，从而使得最终保留的第二介质层204的K值没有偏离正常值。
需要说明的是，上述实施例与现有技术第二实施例的主要区别点在于步骤3008至步骤3010的内容以及执行先后顺序。
至此，本流程结束。
根据本发明所提供的技术方案，首先对第一介质层、第二介质层和保护层进行刻蚀，第一介质层、第二介质层和保护层的开口宽度为预设的通孔的开口宽度，然后对保护层进行刻蚀，保护层的开口宽度为预设的沟槽的开口宽度，沉积第一扩散阻挡层并进行反溅射处理，在进行反溅射处理时，第二介质层的表面未被保护层和保护层侧表面的第一扩散阻挡层覆盖的区域会受到损伤，但是在后续步骤中以保护层和保护层侧表面的第一扩散阻挡层为掩膜对第二介质层进行刻蚀，故将第二介质层中受到损伤的部分去除了，从而使得最终保留的第二介质层的K值没有偏离正常值，提高了半导体器件的绝缘性能。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种双大马士革结构的形成方法，该方法包括：
提供一基底，在基底上依次形成第一介质层、第二介质层和保护层；
对第一介质层、第二介质层和保护层进行刻蚀，第一介质层、第二介质层和保护层的开口宽度为预设的通孔的开口宽度；
对保护层进行刻蚀，保护层的开口宽度为预设的沟槽的开口宽度，所述沟槽的开口宽度大于所述通孔的开口宽度；
沉积第一扩散阻挡层并进行反溅射处理；
以保护层和保护层侧表面的第一扩散阻挡层为掩膜对第二介质层进行刻蚀；
沉积第二扩散阻挡层和铜籽晶层；
采用电化学镀ECP工艺生长金属铜后，并采用化学机械研磨CMP工艺将金属铜、第一扩散阻挡层、第二扩散阻挡层、铜籽晶层和保护层抛光至第二介质层的表面。
2.根据权利要求1所述的方法，其特征在于，在基底和第一介质层之间还进一步形成有：介质阻挡层；
在保护层之上还进一步依次形成有：第一硬掩膜层和第二硬掩膜层。
3.根据权利要求2所述的方法，其特征在于，所述对第一介质层、第二介质层和保护层进行刻蚀的方法包括：
在第二硬掩膜层之上形成第一光刻图案，第一光刻图案的开口为预设的沟槽的开口宽度；
按照第一光刻图案对第二硬掩膜层进行刻蚀，并去除第一光刻图案；
形成第二光刻图案，第二光刻图案的开口为预设的通孔的开口宽度；
按照第二光刻图案对第二介质层、保护层和第一硬掩膜层进刻蚀，并去除第二光刻图案；
以第二介质层为掩膜对第一介质层进行刻蚀。
4.根据权利要求3所述的方法，其特征在于，所述对保护层进行刻蚀的方法包括：
以第二硬掩膜层为掩膜依次对第一硬掩膜层和保护层刻蚀；
将第二硬掩膜层去除。
5.根据权利要求4所述的方法，其特征在于，所述反溅射处理的方法为：采用氩离子Ar+进行反溅射处理。
6.根据权利要求5所述的方法，其特征在于，该方法进一步包括：采用CMP工艺将第一硬掩膜层抛光至第二介质层的表面。
7.根据权利要求6所述的方法，其特征在于，所述第一介质层的介电常数为2至2.3，所述第二介质层的介电常数为2至2.3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010563681.4A CN102479747B (zh) | 2010-11-29 | 2010-11-29 | 双大马士革结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010563681.4A CN102479747B (zh) | 2010-11-29 | 2010-11-29 | 双大马士革结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102479747A CN102479747A (zh) | 2012-05-30 |
| CN102479747B true CN102479747B (zh) | 2015-01-28 |
Family
ID=46092324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010563681.4A Active CN102479747B (zh) | 2010-11-29 | 2010-11-29 | 双大马士革结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102479747B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103794547A (zh) * | 2012-10-29 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN103367192B (zh) * | 2013-07-09 | 2015-12-09 | 上海华力微电子有限公司 | 检测通孔蚀刻不足和通孔缺失缺陷的方法 |
| CN104733372B (zh) * | 2013-12-19 | 2019-12-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN106206406B (zh) * | 2015-04-30 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| CN110890315B (zh) * | 2018-09-07 | 2024-07-12 | 长鑫存储技术有限公司 | 具有大马士革结构的半导体结构及其制备方法 |
| CN109545740A (zh) * | 2018-11-27 | 2019-03-29 | 德淮半导体有限公司 | 金属互连结构及其形成方法 |
| CN115881572B (zh) * | 2023-01-06 | 2023-06-27 | 粤芯半导体技术股份有限公司 | 半导体纳米通孔制作量测方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032864A (ja) * | 2004-07-21 | 2006-02-02 | Sony Corp | 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法 |
| US20070202689A1 (en) * | 2006-02-27 | 2007-08-30 | Samsung Electronics Co., Ltd. | Methods of forming copper vias with argon sputtering etching in dual damascene processes |
| US7528066B2 (en) * | 2006-03-01 | 2009-05-05 | International Business Machines Corporation | Structure and method for metal integration |
-
2010
- 2010-11-29 CN CN201010563681.4A patent/CN102479747B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102479747A (zh) | 2012-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102479747B (zh) | 双大马士革结构的形成方法 | |
| US8975749B2 (en) | Method of making a semiconductor device including barrier layers for copper interconnect | |
| US7365001B2 (en) | Interconnect structures and methods of making thereof | |
| JP5501586B2 (ja) | 半導体装置の製造方法 | |
| US6303498B1 (en) | Method for preventing seed layer oxidation for high aspect gap fill | |
| JP2008047719A (ja) | 半導体装置の製造方法 | |
| US6613686B2 (en) | Method of etching silicon nitride film and method of producing semiconductor device | |
| KR100752971B1 (ko) | 배선 구조 및 그 형성 방법 | |
| JP2007294625A (ja) | 半導体装置の製造方法 | |
| US6777332B2 (en) | Method for forming wiring structure | |
| JP2008060431A (ja) | 半導体装置の製造方法 | |
| JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN103094197B (zh) | 互连结构制造方法 | |
| JP2006517059A (ja) | 相互接続構造の金属エッチング方法およびそのような方法で得られた金属相互接続構造 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR20090024854A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| JP2009027048A (ja) | 半導体装置の製造方法 | |
| JP2007220934A (ja) | 半導体装置の製造方法 | |
| US8048799B2 (en) | Method for forming copper wiring in semiconductor device | |
| JP2004235620A (ja) | 半導体装置 | |
| JP5125743B2 (ja) | 半導体装置の製造方法 | |
| KR100720402B1 (ko) | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 | |
| JP2004296620A (ja) | 半導体装置の製造方法 | |
| KR100685137B1 (ko) | 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자 | |
| KR20020054641A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |