CN106206406B - 一种半导体器件及其制作方法和电子装置 - Google Patents

Abstract

本发明涉及一种半导体器件及其制作方法和电子装置，包括：提供半导体衬底；在所述半导体衬底上形成低K介质材料层，所述低K介质材料层中还形成有金属层；在所述低K介质材料层中形成第一接触孔和第二接触孔，以露出所述金属层；在所述第一接触孔和所述第二接触孔中依次沉积形成第一阻挡层和第二阻挡层；采用惰性气体轰击所述第一接触孔和所述第二接触孔的底部；在所述第一接触孔和所述第二接触孔中沉积形成第三阻挡层。该方法降低了与下层金属接触面积较小的接触孔和接触面积较大的接触孔的电阻，同时对器件电子迁移率的性能没有影响，最终降低了半导体器件的功耗。

Description

一种半导体器件及其制作方法和电子装置

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制作方法和电子装置。

背景技术

随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到电路复杂度和电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以介电层作为隔离各金属内连线的介电材料，互连结构用于提供在IC芯片上的器件和整个封装之间的布线。在降低互连线的RC延迟、改善电迁移等方面，金属铜具有低电阻系数，高熔点和优良的电迁移耐力，因此，铜互连(Cu-base interconnects)已被广泛地应用于前沿的集成电路制造工艺中。

在65nm以下的金属铜互连制程中，利用大马士革工艺实现铜互连。具体步骤为，先在半导体衬底上沉积介质层,然后进行沟槽和接触孔刻蚀,再采用PVD(物理气相沉积)工艺进行阻挡层沉积，以及采用ECP(电化学电镀)进行沟槽填充,最后采用CMP(化学机械研磨)进行平坦化。所述阻挡层的材料一般是TaN和Ta,由于PVD工艺的填充能力比较差，如果要使所述沟槽和所述接触孔侧壁生长一定厚度的阻挡层,那么所述沟槽和所述接触孔底部也会生长一部分的阻挡层,而沉积形成在所述沟槽和所述接触孔底部的阻挡层是不希望存在的,因为所述沟槽和所述接触孔底部的阻挡层会导致所述沟槽和所述接触孔的电阻升高。所述阻挡层的作用是阻挡所述金属铜扩散到所述介质层里面。如何在使所述阻挡层实现阻挡所述金属铜扩散到所述介质层里面的情况下降低所述沟槽和所述接触孔电阻，是金属铜互连应用给集成工艺带来的新挑战。

因此，需要一种新的制作半导体器件的方法，以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供一种半导体器件的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成低K介质材料层，其中，所述低K介质材料层中还形成有金属层；在所述低K介质材料层中形成第一接触孔和第二接触孔，以露出所述金属层；在所述第一接触孔和所述第二接触孔中依次沉积形成第一阻挡层和第二阻挡层；采用惰性气体轰击所述第一接触孔和所述第二接触孔的底部，以使所述第一接触孔和所述第二接触孔底部的所述第一阻挡层和所述第二阻挡层的厚度变薄；在所述第一接触孔和所述第二接触孔中沉积形成第三阻挡层。

示例性地，还包括在形成所述第三阻挡层之后在所述第一接触孔和所述第二接触孔中沉积形成铜晶种层的步骤。

示例性地，还包括在形成所述铜晶种层之后在所述第一接触孔和所述第二接触孔中填充铜金属层的步骤。

示例性地，还包括在填充所述铜金属层之后执行平坦化工艺的步骤，其中，所述平坦化工艺包括化学机械研磨。

示例性地，所述第一接触孔与所述金属层的接触面积为400nm²至2000nm²，所述第二接触孔与所述金属层的接触面积大于2000nm²。

示例性地，所述第一阻挡层的材料包括富含氮的氮化钽，所述第二阻挡层的材料包括钽，所述第三阻挡层的材料包括钽。

示例性地，所采用PVD工艺形成所述第一阻挡层、所述第二阻挡层和所述第三阻挡层。

示例性地，在沉积形成所述第一阻挡层的步骤中氮气的流量为30sccm至50sccm，物理轰击的直流功率为10KW至30KW，所述第一阻挡层的厚度为10埃至100埃。

示例性地，在沉积形成所述第二阻挡层的步骤中物理轰击的直流功率为10KW至30KW，所述第二阻挡层的厚度为10埃至50埃。

示例性地，在沉积形成所述第三阻挡层的步骤中物理轰击的直流功率为10KW至30KW，所述第三阻挡层的厚度为10埃至50埃。

示例性地，所述惰性气体包括氩气。

示例性地，在执行氩气轰击所述第一接触孔和所述第二接触孔底部的步骤中所述氩气气体流量为5sccm至50sccm，加在所述半导体衬底的交流偏压功率为300W至1000W，轰击的时间为2s至10s。

本发明还提供一种采用上述方法制造的半导体器件。

本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

本发明的半导体器件的制造方法，采用沉积形成富含氮的阻挡层和惰性气体氩轰击接触孔底部阻挡层结合的方法，可以降低与下层金属接触面积较小的接触孔和接触面积较大的接触孔的电阻，同时对器件电子迁移率的性能没有影响，最终降低了半导体器件的功耗。本发明半导体器件，采用前述方法制造，具有低电阻和高电子迁移率等优点。本发明的电子装置，使用了上述的半导体器件，因而同样具有上述优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1A-1D为制作金属连线的各步骤所获得的器件的剖视图；

图2A-2F为根据本发明一个实施方式制作金属连线的各步骤所获得的器件的剖视图；

图3为根据本发明一个实施方式制作金属连线的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、

“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

图1A-图1D为目前常见的制作金属连线的各步骤所获得的器件的剖视图。

如图1A，在提供的半导体衬底(未示出)上依次形成刻蚀停止层100和低K介质层101，其中在所述低K介质层101中形成有下层金属层102。采用光刻工艺和刻蚀工艺在所述低K介质层101中形成接触孔103、104，所述接触孔103、104露出下层金属102。在所述低K介质层中形成所述接触孔的方法可以选用本领域常用方法，在此不再赘述。

如图1B中所示，为使填充的铜金属与所述接触孔103、104侧壁粘附性良好，并防止铜金属向所述低K介质层内扩散，在填充金属铜之前先在所述接触孔103、104中沉积形成阻挡层105，所述阻挡层105的材料为TaN或者Ta。

如图1C所示，先在所述阻挡层105上形成铜晶种层106，接着利用电化学电镀(ECP)的方法填充所述接触孔103、104，在所述接触孔103、104中形成金属铜层107。所述金属铜层107覆盖所述低K介质层101。

如图1D所示，采用化学机械研磨(CMP)去除所述金属铜层107高出低K介质层101的部分，形成互连结构。

上述制作金属连线的方法在接触孔的底部形成有较厚的阻挡层，这将增加接触孔的电阻。为了降低接触孔的电阻提出了在形成阻挡层之后，采用惰性气体氩(Ar)轰击接触孔底部的方法以降低接触孔底部阻挡层的厚度。在采用氩气轰击后，需要在接触孔中再生长形成较薄的阻挡层以保证后续铜晶种层的生长。此种方法对接触孔与下层金属层接触面积较大(接触孔102)时比较有效，而对接触面积比较小(接触孔101)时效果不明显。

本发明为了解决目前半导体器件金属连线制备过程中存在的问题，提供了一种制作金属连线的方法，图2A-2F为根据本发明一个实施方式制作金属连线的相关步骤所获得的器件的结构示意图；图3为根据本发明一个实施方式制作金属连线的工艺流程图。

下面结合图2A-2F和图3对本发明的制备方法进行详细的说明。需要说明的是，在对半导体芯片之前的处理步骤，对于本领域的技术人员是熟知的，在此就不详细赘述。同时，附图2A-2F中仅给出了所要程序化的芯片的结构，在半导体器件的集成电路中包含如图所述的多个芯片相互连接，形成叠层，所述芯片之间通过本发明所述通孔结构实现电路上的连接，为了简化，在图中仅仅给出了一个芯片中的通孔的结构示意图，当然还包含其他必不可少的元件。

实施例一

首先，执行步骤301，采用光刻工艺和刻蚀工艺在低K材料介质层中形成第一接触孔、第二接触孔以及沟槽。

如图2A所示，提供半导体衬底(图中未示出)，在所述半导体衬底上依次形成蚀刻阻挡层200、低K介质材料层201以及掩膜叠层。

具体地，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

其中，所述蚀刻阻挡层200用以保护位于下方的衬底以及有源器件，在本发明的一具体实施方式中，所述蚀刻阻挡层200可以为氮掺杂的碳化硅层NDC(Nitrogen doppedSilicon Carbite)或者SiN层，其中，所述碳化硅层NDC(Nitrogen dopped SiliconCarbite)或者SiN层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，作为优选，所述蚀刻阻挡层200为氮掺杂的碳化硅层NDC，其厚度为20-500埃，通过物理气相沉积(PVD)法形成，但所述厚度以及形成方法并不据局限于该示例。

在所述蚀刻阻挡层200上形成低K介质材料层201。在本发明的一具体实施方式中，所述低K介质材料层制备的方法可选用旋涂覆盖(SOD)和化学气相沉积(PECVD)。所述低K介质材料层包括有机硅酸盐玻璃(OSG)、其它低K材料或者超低K材料。作为优选，所述K介质材料层201的材料为多孔超低K材料，所述多孔低K材料在电性能方面，有低损耗和低漏电流。还可以选用本领域常用的低K介质材料以及形成方法，在此不再赘述。

作为优选，在所述低K介质材料层201中还形成有金属层202，所述金属层202可以选用本领域常用的金属材料以及形成方法，在此不再赘述。

在本发明的一具体实施方式中，在所述低K介质材料层201上形成掩膜叠层，作为优选，所述掩膜叠层为硬掩膜叠层，包括依次沉积的黑金刚石层(Black diamond，BD)以及正硅酸乙酯(TEOS)层，可以选用本领域常用的材料，在此不再赘述。

接着，在所述掩膜叠层上形成图案化的光刻胶层，所述图案化的光刻胶层定义了接触孔和沟槽的宽度、长度以及位置等，然后以所述光刻胶层为掩膜蚀刻所述掩膜叠层和所述低K介质材料层201，以形成接触孔203、接触孔204以及沟槽，作为优选，在本发明的一具体实施方式中，所述接触孔和所述沟槽还可以分两步进行，通过干法蚀刻形成所述接触孔203、204以及所述沟槽之后，还可以进一步包含一湿法清洗或者湿法蚀刻步骤，以扩大所述接触孔203、204以及所述沟槽顶部的关键尺寸，形成上宽下窄的结构，以更加便于后续导电材料的填充。在本发明中所述接触孔203、204以及所述沟槽也可为常规接触孔和沟槽，能够用于填充导电材料，实现金属结构的互连即可。在本发明中所述蚀刻步骤选用干法蚀刻，所述蚀刻可以选用CF₄、CHF₃，另外加上N₂、CO₂中的一种作为蚀刻气氛，其中气体流量为CF₄10-200sccm，CHF₃10-200sccm，N₂或CO₂或O₂10-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。需要说明的是，上述实施例仅用于更加清楚地说明本发明的实施方案，并不局限于上述数值范围。

在本发明一具体实施例中，刻蚀形成的所述接触孔203和所述接触孔204与所述低K介质材料层201中的所述金属层202相接触，换而言之，刻蚀形成的所述接触孔203和所述接触孔204露出位于所述低K介质材料层201中的所述金属层202，所述接触孔203于所述金属层202的接触面积为400nm²-2000nm²之间，所述接触孔204于所述金属层202的接触面积大于2000nm²。

然后，执行步骤302，在所述第一接触孔、所述第二接触孔和所述沟槽中依次沉积形成第一阻挡层和第二阻挡层。

如图2B所示，在所述接触孔203和所述接触孔204中沉积形成第一阻挡层205。所述第一阻挡层包括Ta、TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的组合。所述沉积阻挡层方法非限制性实例包括物理气相沉积(PVD)、化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。

作为优选，在所述接触孔203和所述接触孔204中沉积形成富含氮的TaN阻挡层205，所述富含氮的TaN阻挡层的厚度为10埃至100埃。采用PVD的方法在所述接触孔203和所述接触孔204中沉积形成富含氮的TaN层，在本发明的一具体实施例中，PVD生长设备一般为反应腔，将晶片放入反应腔后，向反应腔中通入反应气体并加热，反应气体在半导体衬底的接触孔以及沟槽中生长所需要的晶体结构。作为一个实例，TaN沉积时氮气的流量范围可为30立方厘米/分钟(sccm)～50立方厘米/分钟(sccm)，物理轰击的直流功率为10KW～30KW。

在沉积形成TaN层时，采用较高的氮气流量生长出的富含氮的TaN层，此种方法形成的富含氮的TaN层能降低接触阻值，但是富含氮的TaN层本身的薄膜电阻会升高，因此富含氮的TaN层能降低接触面积较小接触孔203的阻值，但是增加了接触面积较大接触孔204的阻值。该方法的效果和采用惰性气体氩气轰击的效果正好相反。因此，将在接触孔中形成富含氮的TaN阻挡层的方法和采用惰性气体氩气轰击接触孔的方法相结合，则可以同时降低接触面积较大接触孔204和接触面积较小接触孔203的阻值。

接着，在所述接触孔203和所述接触孔204中的第一阻挡层205上沉积形成第二阻挡层206。

作为优选，在所述接触孔203和所述接触孔204中沉积形成Ta阻挡层206，所述Ta阻挡层206的厚度为10埃至50埃。采用PVD的方法在所述接触孔203和所述接触孔204中沉积形成Ta层，在本发明的一具体实施例中，PVD生长设备一般为反应腔，将晶片放入反应腔后，向反应腔中通入反应气体并加热，反应气体在半导体衬底的接触孔以及沟槽中生长所需要的晶体结构。作为一个实例，Ta沉积时物理轰击的直流功率为10KW～30KW。

接着，执行步骤303，采用惰性气体轰击所述第一接触孔、所述第二接触孔以及沟槽，以使所述第一接触孔、所述第二接触孔以及沟槽底部的所述第一阻挡层和所述第二阻挡层的厚度变薄。

如图2C所示，采用惰性气体等离子体轰击所述接触孔203和所述接触孔204，以使所述接触孔203和所述接触孔204底部的所述阻挡层205和所述阻挡层206的厚度变薄，所述惰性气体包括氩、氖、氦、氪和氙。

在本发明的一具体实施例中，将上述半导体衬底放入反应室内与电极的一端相连接，惰性气体在电场的作用下电离产生惰性气体等离子体，所述惰性气体等离子体轰击上述半导体衬底中的所述阻挡层205和所述阻挡层206。作为优选，惰性气体包括氩，氩离子体的流量为5立方厘米/分钟(sccm)～50立方厘米/分钟(sccm)，轰击时间为2s～10s，加在所述半导体衬底的交流偏压功率范围为300W～1000W，加在所述半导体衬底的直流功率范围为200W～2000W。

接着，执行步骤304，在所述第一接触孔、所述第二接触孔和所述沟槽中沉积形成第三阻挡层。

如图2D所示，在所述接触孔203和所述接触孔204中沉积形成阻挡层207。所述阻挡层207包括Ta、TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的组合。所述沉积阻挡层方法非限制性实例包括物理气相沉积(PVD)、化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。

在本发明的一具体实施例中，采用PVD的方法在所述接触孔203和所述接触孔204中沉积形成Ta阻挡层207。所述Ta阻挡层207的厚度为10埃至50埃。在采用惰性气体轰击所述接触孔203和所述接触孔204之后需要在接触孔203、204中再沉积生长一层较薄的Ta阻挡层，沉积形成的Ta阻挡层207的有利于后续铜晶种层的生长。作为一个实例，Ta沉积时物理轰击的直流功率为10KW～30KW。所述Ta阻挡层207的形成可以选用本领域常用方法，在此不再赘述。

执行步骤305，在所述第一接触孔、所述第二接触孔和所述沟槽中沉积形成铜晶种层，接着，在所述铜晶种层上沉积形成铜金属层以填充所述第一接触孔、所述第二接触孔和所述沟槽。

如图2E所示，在所述接触孔203和所述接触孔204中形成铜晶种层，接着，在铜晶种层上形成铜金属层208以填充所述接触孔203和所述接触孔204。

所述铜晶种层的制备方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法。在所述铜晶种层上使用电化学电镀(ECP)的方法对所述接触孔203和所述接触孔204进行填充形成铜层208，通过对有机物和无机物水浴成分和补给的即时分析可以维持稳定的电镀工艺，其中优选的铜电镀化学添加剂和电流波形可以完成对所述接触孔203和所述接触孔204填充。

作为优选，在形成所述铜金属层之后还可以进一步包含退火的步骤，退火可以在80-160℃下进行2-4小时，以促使铜重新结晶，长大晶粒，降低电阻和提高稳定性。

执行步骤306，执行平坦化工艺，以去除多余的所述铜金属层。

如图2F所示，平坦化所述铜金属层208至所述低K介质材料层201。采用平坦化工艺去除所述铜金属层208高出低K介质材料层201的部分，形成互连结构。

在本发明的一具体实施例中，执行平坦化步骤，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械研磨(CMP)平坦化方法。化学机械研磨平坦化方法更常用。

实施例二

本发明还提供了一种半导体器件，所述半导体器件通过实施例一中的所述方法制备得到，通过所述方法制备到的半导体器件降低了接触孔电阻，进一步提高了半导体器件的性能和良率。

实施例三

本发明另外还提供一种电子装置，其包括前述的半导体器件。或其包括采用实施例一种方法制作获得的半导体器件。

由于包括的半导体器件具有更高的性能，该电子装置同样具有上述优点。

所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件的制作方法，包括：

提供半导体衬底；

在所述半导体衬底上形成低K介质材料层，其中，所述低K介质材料层中还形成有金属层；

在所述低K介质材料层中形成第一接触孔和第二接触孔，以使所述第一接触孔和所述第二接触孔分别露出位于底部的所述金属层，其中所述第一接触孔与所述金属层的接触面积较所述第二接触孔与所述金属层的接触面积小；

在所述第一接触孔和所述第二接触孔中依次沉积形成第一阻挡层和第二阻挡层，所述第一阻挡层的材料包括富含氮的氮化钽；

采用惰性气体轰击所述第一接触孔和所述第二接触孔的底部，以使所述第一接触孔和所述第二接触孔底部的所述第一阻挡层和所述第二阻挡层的厚度变薄；

在所述第一接触孔和所述第二接触孔中沉积形成第三阻挡层。

2.根据权利要求1所述的方法，其特征在于，还包括在形成所述第三阻挡层之后在所述第一接触孔和所述第二接触孔中沉积形成铜晶种层的步骤。

3.根据权利要求2所述的方法，其特征在于，还包括在形成所述铜晶种层之后在所述第一接触孔和所述第二接触孔中填充铜金属层的步骤。

4.根据权利要求3所述的方法，其特征在于，还包括在填充所述铜金属层之后执行平坦化工艺的步骤，其中，所述平坦化工艺包括化学机械研磨。

5.根据权利要求1所述的方法，其特征在于，所述第一接触孔与所述金属层的接触面积为400nm²至2000nm²，所述第二接触孔与所述金属层的接触面积大于2000nm²。

6.根据权利要求1所述的方法，其特征在于，所述第二阻挡层的材料包括钽，所述第三阻挡层的材料包括钽。

7.根据权利要求6所述的方法，其特征在于，所采用PVD工艺形成所述第一阻挡层、所述第二阻挡层和所述第三阻挡层。

8.根据权利要求7所述的方法，其特征在于，在沉积形成所述第一阻挡层的步骤中氮气的流量为30sccm至50sccm，物理轰击的直流功率为10KW至30KW，所述第一阻挡层的厚度为10埃至100埃。

9.根据权利要求7所述的方法，其特征在于，在沉积形成所述第二阻挡层的步骤中物理轰击的直流功率为10KW至30KW，所述第二阻挡层的厚度为10埃至50埃。

10.根据权利要求7所述的方法，其特征在于，在沉积形成所述第三阻挡层的步骤中物理轰击的直流功率为10KW至30KW，所述第三阻挡层的厚度为10埃至50埃。

11.根据权利要求1所述的方法，其特征在于，所述惰性气体包括氩气。

12.根据权利要求11所述的方法，其特征在于，在执行氩气轰击所述第一接触孔和所述第二接触孔底部的步骤中所述氩气气体流量为5sccm至50sccm，加在所述半导体衬底的交流偏压功率为300W至1000W，轰击的时间为2s至10s。

13.一种采用权利要求1-12之一所述的方法制造的半导体器件。

14.一种电子装置，所述电子装置包括权利要求13所述的半导体器件。