CN106158728B - 接触孔栓塞的形成方法 - Google Patents
接触孔栓塞的形成方法 Download PDFInfo
- Publication number
- CN106158728B CN106158728B CN201510161233.4A CN201510161233A CN106158728B CN 106158728 B CN106158728 B CN 106158728B CN 201510161233 A CN201510161233 A CN 201510161233A CN 106158728 B CN106158728 B CN 106158728B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- layer
- dielectric layer
- titanium
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种接触孔栓塞的形成方法。所述方法包括:提供半导体衬底,在所述半导体衬底上形成介电层;刻蚀所述介电层形成接触孔;在所述接触孔侧壁、底部及所述介电层表面依次沉积钛层和氮化钛层,用导电层填充满所述接触孔并研磨后,以800℃‑900℃的高温毫秒级热退火工艺形成稳定的硅化钛层。本发明采用高温毫秒级热退火工艺,减少了对器件热预算的影响,进而保证器件的电性能不发生偏移;同时以先研磨后退火方式,减少了氮化钛层与导电层沉积工艺间的间隔时间,避免接触孔的接触电阻升高。
Description
技术领域
本发明涉及半导体领域,尤其涉及一种接触孔栓塞的形成方法。
背景技术
在半导体制造中,随着超大规模集成电路的发展趋势,集成电路越来越复杂,所含元件也越来越多,而MOS晶体管是最为重要的元件之一。其中,接触孔工艺是MOS晶体管制造中不可或缺的工艺步骤,接触孔栓塞是连接MOS晶体管有源区与后端金属层,最终连接外部电路的重要媒介,接触孔栓塞的好坏直接影响到器件性能及产品良率。
图1至图4为现有技术的一种接触孔栓塞的形成过程。
参考图1,提供一半导体衬底10,所述半导体衬底10含硅;所述半导体衬底10上已形成有MOS晶体管,包括栅极11、源极12和漏极13;在半导体衬底10上形成有介电层14,所述介电层14覆盖MOS晶体管;刻蚀介电层14,形成暴露栅极11表面、源极12表面和漏极13表面的接触孔15。
参考图2,刻蚀工艺后,在接触孔15侧壁、底部和介电层14表面沉积钛层16;所述钛层16的沉积工艺为物理气相沉积法。
参考图3,在钛层16表面沉积氮化钛层17;所述氮化钛层17的沉积工艺为化学气相沉积法。
在形成氮化钛层17后,进行均温退火工艺。所述均温退火工艺在氮气环境下进行,工艺温度为600℃-700℃,工艺时间为5秒-60秒。所述均温退火后,钛层16与源极11、漏极12位置处的接触孔15底部的半导体衬底中的硅反应生成介于C-49相和C-54相之间的硅化钛层18。
参考图4,均温退火后,在表面已沉积钛层16和氮化钛层17的接触孔15内填满导电层19;所述填充方式为化学气相沉积法。通过化学机械研磨工艺平坦化导电层19直至露出介电层14表面。
上述接触孔栓塞的形成方法是最常用的方法,但是此工艺中的均温退火对器件热预算有较大影响,进而引起器件电性能的偏移;此外,因为均温退火工艺在氮化钛层17的沉积与导电层19的填充工艺之间,使氮化钛层17沉积与导电层19填充工艺间隔时间较长,导致钛层16/氮化钛层17的电阻升高,进而导致接触孔的接触电阻升高。
发明内容
本发明解决的问题是提供一种接触孔栓塞的形成方法,避免均温退火对器件热预算产生的副作用,进而避免器件电性能的偏移。
为解决上述问题,本发明提供一种接触孔栓塞的形成方法。包括如下步骤:
提供已形成MOS晶体管的半导体衬底;
在所述半导体衬底上形成介电层;
刻蚀所述介电层,在介电层内形成接触孔;
在接触孔侧壁、底部和介电层表面沉积钛层;
在钛层表面形成氮化钛层;
在所述氮化钛层上沉积导电层直至填满接触孔;
对接触孔内的导电层进行研磨,至所述导电层表面与所述介电层表面齐平;
采用800℃-900℃的高温进行毫秒级热退火以形成低阻的硅化钛层;
所述高温毫秒级热退火的工艺时间为250μs至500μs,最终工艺时间根据实际工艺温度而定;在退火过程中需通入氮气、氩气或者氦气的任一种气体,所述气体流量为1000sccm至10000sccm。
可选的,所述介电层为单层结构或叠层结构。
可选的,当所述介电层为单层结构时,所述介电层为氧化硅层。
可选的,当所述介电层为叠层结构时,所述介电层为氮化硅和氧化硅构成的双层结构或者氧化硅/氮化硅/氧化硅构成的三层结构。
可选的,所述钛层的厚度为
可选的,所述氮化钛层的厚度为
可选的,所述钛层的沉积方式为物理气相沉积法。
可选的,所述氮化钛层的沉积方式为化学气相沉积法。
可选的,在所述接触孔侧壁、底部和介电层表面形成钛层之前,需进行清洗工艺。
可选的,所述的清洗工艺为氩气溅射原位预清洗工艺,清洗工艺与所述钛层沉积工艺在同一机台中进行。
可选的,所述导电层的材料为金属钨。
可选的,所述导电层的填充方式为化学气相沉积法。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,采用800℃-900℃的高温进行高温毫秒级热退火工艺;所述高温毫秒级热退火工艺的退火时间很短,对器件热预算影响很小,保证器件电性能不产生偏移。另一方面,此退火工艺是在导电层研磨后进行的,缩短了氮化钛层沉积导电层填充工艺的间隔时间,避免接触孔的接触电阻升高。
进一步,所述高温毫秒级热退火工艺的退火时间可以缩短为250μs至500μs,因此能够进一步减小对器件热预算的影响,更好地保证器件电性能不产生偏移。
附图说明
图1至图4是现有技术接触孔栓塞形成方法各步骤对应结构示意图;
图5至图8是本发明实施例的接触孔栓塞形成方法各步骤对应结构示意图。
具体实施方式
经过发明人分析,发现退火工艺中,退火温度曲线的峰值温度及峰值温度驻留时间是影响退火工艺效果的两大关键参数。现有技术的均温退火工艺是在600℃-700℃的峰值温度下驻留时间5秒至60秒;由于峰值温度的驻留时间过长,导致掺杂离子的扩散从而破坏结的分布,进而使器件电性能产生偏移。
此外,均温退火工艺是在氮化钛层的沉积与导电层的填充工艺之间进行的,这样会导致氮化钛沉积与导电层填充工艺间隔时间较长,进而导致接触孔栓塞的接触电阻升高。
本发明的发明人经过进一步研究验证,发现高温毫秒级热退火工艺的退火时间很短,峰值温度下驻留时间为250μs至500μs,以高温毫秒级热退火工艺代替现有技术的均温退火工艺,对器件热预算影响很小,既能激活掺杂离子又能抑制掺杂离子的扩散,保证器件电性能不发生偏移;同时,将热退火工艺步骤由氮化钛层沉积后进行,改为在接触孔导电层研磨之后进行,缩短了氮化钛层沉积与导电层填充工艺的间隔时间,避免接触孔的接触电阻升高。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图5至图8是本发明实施例的接触孔栓塞形成方法各步骤对应结构示意图。
具体参考图5,提供半导体衬底100,所述半导体衬底100含硅;所述半导体衬底100上已经形成有MOS晶体管,所述MOS晶体管包括栅极110、源极120和漏极130。其中所述栅极110两侧已形成侧墙(未标注)。在半导体衬底100上形成介电层140,所述介电层140覆盖MOS晶体管。所述介电层140内具有接触孔150,所述接触孔150分别暴露栅极110、源极120和漏极130的顶面。
本实施例中,所述介电层140可以为单层结构或叠层结构。当介电层140为叠层结构时,所述叠层结构可以包括位于半导体衬底100上的刻蚀阻挡层和位于刻蚀阻挡层上的层间介质层,但所述叠层结构不局限于双层结构,还可以是三层膜层、四层膜层或更多膜层的堆叠结构。其中,所述刻蚀阻挡层的材料可以为氮化硅,所述位于刻蚀阻挡层上的层间介质层的材料可以为氧化硅。
本实施例中,形成接触孔的工艺具体可以为:在介电层140上形成光刻胶层(未标注),所述光刻胶层内定义有接触孔图形;以所述光刻胶层为掩膜,采用等离子体干法刻蚀工艺沿所述接触孔图形刻蚀介电层140,以在相应位置形成接触孔150。
所述等离子体干法刻蚀工艺具体可以为:采用气体四氟化碳混合氧气和氩气作为刻蚀气体,利用刻蚀气体形成等离子体,借助氩气的强轰击能力实现第一步物理刻蚀;所述第一步物理刻蚀的源功率为1500瓦-3000瓦;偏置功率为2000瓦-4000瓦,氩气流量为500sccm-1500sccm,刻蚀至层间介质层上方终止,该刻蚀气体四氟化碳产生的聚合物较少。采用碳元素和氮元素比例大于1:4的刻蚀气体混合氦气实现第二步物理刻蚀,例如C4F8、C5F8等,所述刻蚀气体刻蚀氧化层和氮化层选择比比较高;所述第二步物理刻蚀的源功率为500瓦-2000瓦,偏置功率为500瓦-2000瓦,氦气流量为100sccm-1000sccm,刻蚀至刻蚀阻挡层终止,但仍会过刻部分刻蚀阻挡层,此刻蚀过程中接触孔内会产生很多聚合物。所述第一步物理刻蚀工艺和第二步物理刻蚀工艺的反应腔内的压力为10毫托-50毫托。最后采用一氧化碳和氦气的混合气体去除接触孔底部的剩余刻蚀阻挡层直至暴露出半导体衬底100表面;所述一氧化碳的流量为0sccm-30sccm,所述氦气的流量为100sccm-800sccm。为了保证接触孔中所有的刻蚀阻挡层和层间介质层均已完全去除,所述等离子体干法刻蚀工艺会过刻的半导体衬底100。
本实施例中,干法刻蚀介电层140形成接触孔150后,由于等离子体轰击刻蚀,会在接触孔150内残留很多聚合物;在后续由刻蚀机台至沉积机台的传输过程中,因半导体衬底100离开真空腔而会在半导体衬底100表面形成自然氧化层。因此,在沉积后续膜层之前,需要通过清洗工艺去除接触孔150内的残留聚合物及半导体衬底100表面的自然氧化层。
上述清洗工艺为氩气溅射原位预清洗工艺。所述清洗工艺中,氩气被激发到等离子态并被施予最大的速度,且由于氩气的原子尺寸较大,所形成的离子可以用很大的力量轰击接触孔150表面,使聚合物脱离接触孔150表面而最终被真空泵吸走。所述清洗工艺中,气体本身不发生化学反应。接触孔150表面不会留下任何所述自然氧化层和所述聚合物,可以保持接触孔150的纯净性;同时所述清洗工艺与后续沉积工艺在同一机台中进行,不仅使半导体衬底100不再暴露在空气中,同时缩短了两步工艺步骤间的停留时间以减少整个产品生产的工艺时间。
参考图6,在接触孔150侧壁、底部和介电层140表面沉积钛层160和氮化钛层170。
本实施例中,所述钛层160和氮化钛层170的工艺具体可以为:采用物理气相沉积法在接触孔150侧壁、底部和介电层140表面形成钛层160;然后,采用化学气相沉积法在钛层160表面沉积氮化钛层170。
所述钛层160的厚度为所述钛层160不仅与接触孔150底部的半导体衬底100和接触孔150侧壁的氧化硅具有良好的黏附性,且在后续高温毫秒级热退火工艺后与源极110、漏极120位置处的接触孔150底部半导体衬底100中的硅反应生成硅化钛层,以降低接触孔栓塞的接触电阻。
所述氮化钛层170的厚度为所述氮化钛层170用氮化钛作为材料的原因在于:氮化钛中扩散所需的激活能量很高,同时氮化钛具有较高的化学稳定性和热稳定性,其熔点为2950℃,电阻率只有27μΩ·cm-75μΩ·cm,作为扩散阻挡层,可以防止后续向接触孔150填充导电层时所用反应物WF6与源极110、漏极120位置处的接触孔150底部的半导体衬底100中的硅发生反应,也可以防止向接触孔150内填充导电层时所用反应物WF6与所述钛层160发生反应;所述反应的生成物在导电层的沉积表面上会产生突起而成为接触孔栓塞的杂质,使接触孔栓塞电阻偏大,甚至使器件与后端金属层无法正常连通而导致低良率问题,因此在导电层的填充工艺前需沉积氮化钛层170,防止所述反应的发生,从而提高了导电层的形成质量,保证了产品的成品率。此外,由于后续在接触孔150内填充的导电层在一些绝缘层上的衬垫能力特别弱,如:热氧化物、等离子增强氧化物或等离子增强氮化硅等,而对氮化钛的衬垫性较好,且氮化钛与这些绝缘物质的衬垫性也较好,通过在钛层160上沉积氮化钛层170,可以将导电层很好的衬垫在接触孔150表面,增加导电层和接触孔150之间的黏附性,起到了接触孔衬垫层的作用。
通过钛层160和氮化钛层170的沉积,最终在接触孔150底部形成了由上而下为氮化钛和钛和硅的三层结构,结合钛和氮化钛各自的特性,使接触结构具有更低的接触电阻,并且具有相当高的热稳定性。
参考图7,在接触孔150内形成导电层180,所述导电层180的顶面与介电层140表面齐平。
本实施例中,形成导电层180的工艺具体可以为:采用化学气相沉积法在介电层140上形成导电层180,且所述导电层180填充满接触孔150;采用化学机械研磨工艺平坦化导电层180至露出介电层140表面。
所述导电层180的材料为钨。所述化学气相沉积法形成导电层180的工艺具体可以为:首先使用硅烷还原反应形成一层薄钨,所述反应在133.3Pa气压下进行,然后再使用氢气还原反应沉积剩余厚度的金属钨,以形成导电层180,所述反应气压为3E3Pa至1E4Pa,形成的导电层180厚度为最后通过化学机械研磨工艺平坦化导电层180直至露出介电层140表面。
参考图8,采用800℃-900℃的高温进行高温毫秒级热退火工艺,图中箭头表示所述高温毫秒级热退火工艺中的热源。
本实施例中,在导电层180沉积并研磨后采用高温毫秒级热退火工艺使钛层160与源极110、漏极120位置处的接触孔150底部的半导体衬底100中的硅反应生成介于C-49相和C-54相之间的硅化钛层190,有效地降低了接触孔150底部中源极110和漏极120位置处的接触电阻,提高接触孔的质量;所述高温毫秒级热退火工艺并不会影响接触孔栓塞形成工艺中硅化钛层190的形成质量,起到了与现有技术下硅化钛层190的形成质量相同的作用。
所述高温毫秒级热退火的工艺温度为800℃至900℃,工艺时间为250μs至500μs。
在所述高温毫秒级热退火过程中需通入氮气、氩气或氦气的一种或多种惰性气体以保护硅片,所述惰性气体总流量为1000sccm至10000sccm。由于所述高温毫秒级热退火工艺,在高温条件下退火时间很短,峰值温度下驻留时间为250μs至500μs,对器件热预算影响很小,既能激活掺杂离子又能抑制掺杂离子的扩散,从而保证器件电性能不产生偏移。
所述高温毫秒级热退火工艺中,工艺温度需要与工艺时间搭配设定。
当工艺温度低于800℃或时间少于250μs时,所述高温毫秒级热退火工艺提供的热量不足,导致器件的金属硅化物电阻升高;当工艺温度高于900℃或工艺时间多于500μs时,将引起器件的电性能偏移。
同时将高温毫秒级热退火工艺的进行时间做出调整,由现有在氮化钛层170沉积后进行,更改至在导电层180研磨后进行,缩短了氮化钛层170沉积及导电层180填充工艺的间隔时间,形成高质量的接触孔栓塞。
本发明通过以高温毫秒级热退火工艺代替现有技术的均温退火工艺,保证了器件电性特性不发生偏移;同时将所述高温毫秒级热退火时间由在氮化钛层沉积之后进行,改为在接触孔导电层的研磨工艺后进行,不仅不会影响钛层与源极和漏极位置处的接触孔底部的半导体衬底中的硅反应生成硅化钛的质量,且缩短了氮化钛层沉积和导电层填充工艺的间隔时间,提高了接触孔栓塞的形成质量。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种接触孔栓塞的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成介电层,刻蚀所述介电层形成接触孔;
在所述接触孔侧壁、底部和介电层表面形成钛层;
在所述钛层表面形成氮化钛层;
在所述接触孔内填充满导电层;
对所述接触孔内的导电层进行研磨,至所述导电层表面与介电层表面齐平;
进行800℃-900℃的高温毫秒级热退火工艺,所述高温毫秒级热退火工艺峰值温度下驻留时间为250μs至500μs,既能激活掺杂离子又能抑制掺杂离子的扩散,从而保证器件电性能不产生偏移,且使钛层与源极、漏极位置处的接触孔底部的半导体衬底中的硅反应生成介于C-49相和C-54相之间的硅化钛层。
2.如权利要求1所述的接触孔栓塞的形成方法,其特征在于,所述高温毫秒级热退火工艺中需通入一种或多种惰性气体。
3.如权利要求2所述的接触孔栓塞的形成方法,其特征在于,所述惰性气体的总流量为1000sccm至10000sccm。
4.如权利要求1所述的接触孔栓塞的形成方法,其特征在于,所述介电层为单层结构或叠层结构。
5.如权利要求4所述的接触孔栓塞的形成方法,其特征在于,当所述介电层为单层结构时,所述介电层为氧化硅层。
6.如权利要求4所述的接触孔栓塞的形成方法,其特征在于,当所述介电层为叠层结构时,所述介电层为氮化硅和氧化硅构成的双层结构或者氧化硅和氮化硅和氧化硅构成的三层结构。
7.如权利要求1所述的接触孔栓塞的形成方法,其特征在于,所述钛层的厚度为所述氮化钛层的厚度
8.如权利要求1所述的接触孔栓塞的形成方法,其特征在于,在所述接触孔侧壁、底部和所述介电层表面形成钛层之前,需进行清洗工艺。
9.如权利要求1所述的接触孔栓塞的形成方法,其特征在于,所述导电层的材料为金属钨。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510161233.4A CN106158728B (zh) | 2015-04-03 | 2015-04-03 | 接触孔栓塞的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510161233.4A CN106158728B (zh) | 2015-04-03 | 2015-04-03 | 接触孔栓塞的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106158728A CN106158728A (zh) | 2016-11-23 |
CN106158728B true CN106158728B (zh) | 2019-12-03 |
Family
ID=57337700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510161233.4A Active CN106158728B (zh) | 2015-04-03 | 2015-04-03 | 接触孔栓塞的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106158728B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109216321A (zh) * | 2017-07-04 | 2019-01-15 | 中芯国际集成电路制造(天津)有限公司 | 具有插塞的半导体器件及其形成方法 |
CN109950202B (zh) * | 2017-12-21 | 2021-05-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN108878448A (zh) * | 2018-06-26 | 2018-11-23 | 武汉华星光电技术有限公司 | 显示装置及其制备方法 |
CN109216264A (zh) * | 2018-08-31 | 2019-01-15 | 上海华力微电子有限公司 | 一种连接孔粘附层优化方法 |
CN111653518B (zh) * | 2020-06-28 | 2022-10-04 | 华虹半导体(无锡)有限公司 | 降低接触孔电阻的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1868036A (zh) * | 2003-08-14 | 2006-11-22 | 克里公司 | 金属-碳化硅欧姆接触的局部退火及其形成的装置 |
CN1917167A (zh) * | 2005-08-19 | 2007-02-21 | 联华电子股份有限公司 | 金属插塞与接触窗的制作方法 |
CN104051511A (zh) * | 2013-03-14 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5559639B2 (ja) * | 2010-08-25 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2015
- 2015-04-03 CN CN201510161233.4A patent/CN106158728B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1868036A (zh) * | 2003-08-14 | 2006-11-22 | 克里公司 | 金属-碳化硅欧姆接触的局部退火及其形成的装置 |
CN1917167A (zh) * | 2005-08-19 | 2007-02-21 | 联华电子股份有限公司 | 金属插塞与接触窗的制作方法 |
CN104051511A (zh) * | 2013-03-14 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106158728A (zh) | 2016-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI672740B (zh) | 用於圖案化的遮罩蝕刻 | |
US7202172B2 (en) | Microelectronic device having disposable spacer | |
CN106158728B (zh) | 接触孔栓塞的形成方法 | |
CN103443906B (zh) | 触点清洁的方法 | |
TWI557809B (zh) | 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備以及製造半導體裝置的方法 | |
AU2018270769B2 (en) | Preclean and deposition methodology for superconductor interconnects | |
US8741710B2 (en) | Methods of fabricating semiconductor devices using a plasma process with non-silane gas including deuterium | |
CN107564888B (zh) | 互连结构及其制造方法 | |
CN105575887B (zh) | 互连结构的形成方法 | |
TWI742029B (zh) | 半導體裝置之形成方法 | |
CA3033652C (en) | Preclean methodology for superconductor interconnect fabrication | |
CN104979203B (zh) | Mos晶体管和导电插塞的形成方法 | |
TW201926556A (zh) | 半導體製作方法 | |
CN105097650B (zh) | 接触插塞的形成方法 | |
KR100528073B1 (ko) | 반도체소자 제조방법 | |
CN107039447A (zh) | 存储单元及其形成方法 | |
CN106683996B (zh) | 金属硅化物及金属硅化物上接触孔的制造方法 | |
CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
JP2003078034A (ja) | 半導体集積回路装置の製造方法 | |
KR100603703B1 (ko) | 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법 | |
CN105514027B (zh) | 半导体器件及其形成方法 | |
CN104134612B (zh) | 一种修复超低介质常数薄膜侧壁损伤的方法 | |
US20240112887A1 (en) | In-Situ Adsorbate Formation for Plasma Etch Process | |
KR100946036B1 (ko) | 반도체 소자의 제조 방법 | |
TW200845298A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |