CN104134612B - 一种修复超低介质常数薄膜侧壁损伤的方法 - Google Patents
一种修复超低介质常数薄膜侧壁损伤的方法 Download PDFInfo
- Publication number
- CN104134612B CN104134612B CN201410411975.3A CN201410411975A CN104134612B CN 104134612 B CN104134612 B CN 104134612B CN 201410411975 A CN201410411975 A CN 201410411975A CN 104134612 B CN104134612 B CN 104134612B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric constant
- low
- side wall
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
Abstract
本发明提供一种修复超低介质常数薄膜侧壁损伤的方法,包括:步骤S01:在半导体衬底上依次沉积介电阻挡层以及含有致孔剂的低介电常数层;步骤S02:对低介电常数层表面进行氧气等离子体处理;步骤S03:向氧化层中掺入碳元素;步骤S04:去除致孔剂;步骤S05:在低介电常数层表面依次形成介电阻挡层以及金属硬质掩膜层;步骤S06:对所述金属硬质掩膜层、介电阻挡层、氧化层和低介电常数层进行刻蚀,以形成沟槽。本发明所掺入的碳元素可以使氧化层的刻蚀速率接近低介电常数层的刻蚀速率,从而避免沟槽结构的侧壁出现凹陷,此外,掺入碳元素还可以降低薄膜的介电常数值,提高了器件的电学性能。
Description
技术领域
本发明涉及半导体集成电路及其制造领域,尤其涉及一种修复超低介质常数薄膜侧壁损伤的方法。
背景技术
随着集成电路的集成度不断提高,半导体技术也持续的飞速发展。在半导体制造工艺中,由于铝互连线具有良好的导电性能,且铝与介电质材料、半导体材料之间具有很好的粘附性能,所以被广泛的应用于集成电路的后段互连;然而,随着集成度的进一步提高,使得导线的尺寸越来越小,而铝导线的电阻就显得较高,已经难以满足高电流密度的要求,因此铝互连线逐渐过渡到铜导线。
另外,利用低介电常数介电层作为金属层间介电层,可以有效降低电容。铜互连技术搭配低介电常数材料所构成的金属层间介电层(intermetal dielectric,IMD)是目前最受欢迎的互连结构工艺组合,其能够有效改善电阻电容延迟的现象,其将成为下一代半导体工艺的标准互联技术之一。
在集成电路工艺中,超低介质常数材料必须满足诸多条件,例如:足够的机械强度以支撑多层连线的架构,高杨氏系数,高击穿电压,低漏电,高热稳定性,良好的粘合强度,低吸水性,低薄膜应力,高平坦化能力,低热张系数以及化学机械抛光工艺的兼容性等。
目前现有的形成超低介质常数薄膜的方法是:步骤S01,在半导体衬底10上沉积介电阻挡层20以及含有致孔剂40的低介电常数层30(如图1所示);步骤S02,对低介电常数层30表面进行氧气等离子体处理,以去除低介电常数层30表面残留的反应物前驱物,并在低介电常数层30表面形成氧化层50(如图2所示);步骤S03,去除低介电常数层30中的致孔剂40,以形成微孔的低介电常数层30(如图3所示);步骤S04,在处理后的低介电常数层30表面依次形成介电阻挡层20以及金属硬质掩膜层60(如图4所示);步骤S05:采用刻蚀工艺在所述金属硬质掩膜层60、介电阻挡层20、氧化层50和低介电常数层30所形成层叠结构中形成沟槽70(如图5所示);步骤S06:在沟槽70内填充金属铜,所述金属铜填满沟槽70并覆盖沟槽70两侧的金属硬质掩膜层60;步骤S07:采用化学机械研磨对所述金属铜和上述层叠结构平坦化,至暴露出所述低介电常数层30。
但是,上述方法中由于采用氧气等离子体处理去除反应腔内残留的反应物前驱物,会导致薄膜表面会形成一层相对致密的氧化层,在后续采用化学溶液刻蚀沟槽的过程中,由于氧化层在化学溶液中的刻蚀速率通常大于低介电常数层的刻蚀速率,从而导致沟槽70结构的侧壁往往出现凹曲形貌(请参考图5),即相对于低介电常数层30的侧壁,氧化层50的侧壁凹陷往往较深,从而使凹槽70结构的侧壁出现凹陷80,凹陷80的存在会影响后续的工艺制程,例如在后续的铜填充工艺中,容易形成铜填充空穴等缺陷。因此,提供一种修复超低介质常数薄膜侧壁损伤的方法成为本领域技术人员亟待解决的问题。
发明内容
本发明的目的是提供了一种修复超低介质常数薄膜侧壁损伤的方法,能够修复超低介质常数薄膜由于刻蚀带来的侧壁损伤而导致的不良影响,保持刻蚀后的凹槽结构的侧壁平坦化,同时该工艺能够使介电常数的K值较低。
为解决上述问题,本发明提供一种修复超低介质常数薄膜侧壁损伤的方法,包括:
步骤S01:在半导体衬底上依次沉积介电阻挡层以及低介电常数层,其中,所述低介电常数层含有致孔剂;
步骤S02:对所述低介电常数层表面进行氧气等离子体处理,并在所述低介电常数层表面形成氧化层;
步骤S03:向所述低介电常数层表面形成的氧化层中掺入碳元素;
步骤S04:对所述低介电常数层进行紫外线处理或加热处理,以去除所述致孔剂;
步骤S05:在处理后的低介电常数层表面依次形成介电阻挡层以及金属硬质掩膜层;
步骤S06:采用刻蚀工艺在所述金属硬质掩膜层、介电阻挡层、氧化层和低介电常数层所形成层叠结构中形成沟槽。
优选的,步骤S03中,向所述氧化层掺入碳元素之前或之后,向所述低介电常数层掺入碳元素。
优选的,向所述氧化层中掺入碳元素的深度大于所述氧化层的深度。
优选的,掺入碳元素的方法是离子注入或者等离子体掺杂。
优选的,向所述氧化层掺入的是碳原子或者含碳的分子。
优选的,向所述氧化层掺入C7Hx或者C16Hx。
优选的,所述低介电常数层采用等离子体化学气相沉积或者旋涂-凝胶法形成,所述低介电常数层的介电常数为2.2-2.8。
优选的,所述金属硬质掩膜层的材料为Ta或Ti或W或TaN或TiN或WN。
优选的,所述步骤S1中的介电阻挡层的材质为SiN或SiCN。
优选的,所述氧化层的材质为SiO2。
从上述技术方案可以看出,本发明提供的修复超低介质常数薄膜侧壁损伤的方法中,向所述低介电常数层表面形成的氧化层中掺入碳元素,所掺入的碳元素可以使氧化层在化学溶液中的刻蚀速率接近低介电常数层的刻蚀速率,从而避免沟槽结构的侧壁出现凹曲形貌,保持刻蚀后的沟槽结构的侧壁平坦化,此外,掺入碳元素还可以降低低介电常薄膜的介电常数值,本发明提供的方法易于实现,且低介电常数层的处理效果更加显著,提高了器件的电学性能。
附图说明
图1至图5为现有形成超低介质常数薄膜的方法所形成低介电常数层的剖面结构示意图。
图6为本发明修复超低介质常数薄膜侧壁损伤的方法一个实施方式的流程示意图;
图7至图11为本发明修复超低介质常数薄膜侧壁损伤的方法一个实施例中所形成低介电常数层的剖面结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次,本发明利用示意图进行了详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应以此作为对本发明的限定。
上述及其它技术特征和有益效果,将结合实施例及附图6至图11对本发明的修复超低介质常数薄膜侧壁损伤的方法进行详细说明。图6为本发明修复超低介质常数薄膜侧壁损伤的方法的一较佳具体实施例的流程示意图;图7~11为采用图6所示形成方法所形成低介电常数层的示意图。
请参阅图6,在本实施例中,本发明提供一种修复超低介质常数薄膜侧壁损伤的方法具体包括以下步骤:
步骤S01:在半导体衬底10上依次沉积介电阻挡层20以及低介电常数层30,其中,所述低介电常数层30含有致孔剂40(如图7所示)。
其中,半导体衬底10的材料为单晶硅,可以是硅、锗硅还可以是其它半导体材料,在此不再赘述。
具体的,在本实施例中,介电阻挡层20的材质可以但不限于SiN或SiCN,低介电常数层30优选为含有致孔剂40的氧化硅层,所述介电阻挡层20或低介电常数层30均可以采用现有的等离子体化学气相沉积或者旋涂-凝胶法生长,所述低介电常数层的介电常数优选为2.2-2.8,形成过程中所采用的参数比如压强、反应气体流量、温度等可以根据实际工艺要求来设定。沉积过程包括致孔剂40的引入,致孔剂40为有机物,主要有碳和氢构成,紫外线照射或加热后会解离并挥发形成空洞,从而降低低介电常数层30的介电常数值。
步骤S02:对所述低介电常数层30表面进行氧气等离子体处理,并在所述低介电常数层30表面形成氧化层50(如图8所示)。
具体的,在本实施例中,在半导体衬底10上依次沉积介电阻挡层20以及低介电常数层30均在反应腔室内进行,在沉积结束后,反应腔室内往往残留一些未反应的反应前驱体,因此,通常对低介电常数层30表面进行氧气等离子体处理,以去除低介电常数层30表面残留的反应物以及反应腔室内残留的反应物。
步骤S03:向所述低介电常数层30表面形成的氧化层50中掺入碳元素。
具体的,在本实施例中,所述氧化层50的材质可以但不限于SiO2,向所述氧化层50掺入碳元素步骤之前或之后,也可以向所述低介电常数层30掺入碳元素,其中,掺入碳元素的方法可以是离子注入或者是等离子体掺杂,其中,碳元素可以是碳原子或者含碳的分子,在本发明的一个实施例中,向所述氧化层50或低介电常数层30掺入C7Hx或者C16Hx,注入的能量为200eV-20keV,注入的剂量为1E13-1E16原子/平方厘米。
本实施例中,向所述氧化层50中掺入碳元素的深度大于所述氧化层50本身的深度,即掺入的碳元素充满整个氧化层50,防止因掺入的碳元素过少导致氧化层50内部的刻蚀速率不一致,导致沟槽70侧壁凹陷的产生。
向所述氧化层50及低介电常数层30掺入碳元素可以更有效的调节氧化层50及低介电常数层30在后续湿法刻蚀中的刻蚀速率,使两者的刻蚀速率保持相当,保证了后续刻蚀所形成的沟槽70侧壁的平坦性,此外,掺入碳元素还可以降低低介电常数层30及氧化层50的介电常数值,使制造的半导体器件电阻电容延迟降低,提高半导体器件的电学性能。
步骤S04:对所述低介电常数层30进行紫外线处理或加热处理,以去除所述致孔剂40(如图9所示)。
具体的,在本实施例中,紫外线照射或加热处理能够将有机物分解,然后以气体的形式脱离薄膜,形成孔洞,同时紫外线还会将薄膜中的硅碳键重新链接,形成更致密的骨架结构,这样来支撑孔洞。紫外线处理的时间优选为20s-500s之间,处理温度为300度-480度之间。
步骤S05:在处理后的低介电常数层30表面依次形成介电阻挡层20以及金属硬质掩膜层60(如图10所示)。
其中,低介电常数层30优选为掺杂碳的多孔氧化硅层,金属硬质掩膜层60的材料可以但不限于Ta或Ti或W或TaN或TiN或WN。
步骤S06:采用刻蚀工艺在所述金属硬质掩膜层60、介电阻挡层20、氧化层50和低介电常数层30所形成层叠结构中形成沟槽70(如图11所示)。
具体的,本实施例中,刻蚀工艺优选为湿法刻蚀工艺,采用湿法刻蚀工艺刻蚀沟槽70时,优选采用稀氢氟酸(Dilute Hydrofluoric Acid,DHF)溶液刻蚀沟槽70。湿法刻蚀工艺的温度、时间等参数可以根据实际工艺要求设定,现有方法中对DHF的浓度和时间的参数要求较严格。DHF的浓度优选用低浓度,也可采用高浓度,采用高浓度的DHF可加快去除氧化层的效率,DHF的浓度一般选用200∶1,所述DHF的浓度比值为去离子水和49%的氢氟酸的体积比。
在完成上述步骤后,可继续执行形成CMOS器件的铜后道的其他工艺,这些工艺步骤可以采用本领域技术人员所熟悉的方法形成,在此不作赘述。
综上所述,本发明提供的修复超低介质常数薄膜侧壁损伤的方法中,向所述低介电常数层30表面形成的氧化层50中掺入碳元素,所掺入的碳元素可以使氧化层50的刻蚀速率接近低介电常数层30的刻蚀速率,从而避免沟槽70结构的侧壁出现凹曲形貌,保持刻蚀后的沟槽70结构的侧壁平坦化,此外,掺入碳元素还可以降低低介电常薄膜的介电常数值,本发明提供的方法易于实现,且低介电常数薄膜的处理效果更加显著,提高了器件的电学性能。
以上的仅为本发明的优选实施例,实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
Claims (9)
1.一种修复超低介质常数薄膜侧壁损伤的方法,其特征在于,包括:
步骤S01:在半导体衬底上依次沉积介电阻挡层以及低介电常数层,其中,所述低介电常数层含有致孔剂;
步骤S02:对所述低介电常数层表面进行氧气等离子体处理,并在所述低介电常数层表面形成氧化层;
步骤S03:向所述低介电常数层表面形成的氧化层中掺入碳元素;其中,向所述氧化层中掺入碳元素的深度大于所述氧化层本身的深度,以使碳元素充满整个氧化层;
步骤S04:对所述低介电常数层进行紫外线处理或加热处理,以去除所述致孔剂;
步骤S05:在处理后的低介电常数层表面依次形成介电阻挡层以及金属硬质掩膜层;
步骤S06:采用刻蚀工艺在所述金属硬质掩膜层、介电阻挡层、氧化层和低介电常数层所形成层叠结构中形成沟槽。
2.如权利要求1所述的修复超低介质常数薄膜侧壁损伤的方法,其特征在于,步骤S03中,向所述氧化层掺入碳元素之前或之后,向所述低介电常数层掺入碳元素。
3.如权利要求1所述的修复超低介质常数薄膜侧壁损伤的方法,其特征在于,掺入碳元素的方法是离子注入或者等离子体掺杂。
4.如权利要求3所述的修复超低介质常数薄膜侧壁损伤的方法,其特征在于,向所述氧化层掺入的是碳原子或者含碳的分子。
5.如权利要求4所述的修复超低介质常数薄膜侧壁损伤的方法,其特征在于,向所述氧化层掺入C7Hx或者C16Hx。
6.如权利要求1所述的修复超低介质常数薄膜侧壁损伤的方法,其特征在于,所述低介电常数层采用等离子体化学气相沉积或者旋涂-凝胶法形成,所述低介电常数层的介电常数为2.2-2.8。
7.如权利要求1所述的修复超低介质常数薄膜侧壁损伤的方法,其特征在于,所述金属硬质掩膜层的材质为Ta或Ti或W或TaN或TiN或WN。
8.如权利要求1所述的修复超低介质常数薄膜侧壁损伤的方法,其特征在于,所述步骤S1中的介电阻挡层的材质为SiN或SiCN。
9.如权利要求1所述的修复超低介质常数薄膜侧壁损伤的方法,其特征在于,所述氧化层的材质为SiO2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410411975.3A CN104134612B (zh) | 2014-08-20 | 2014-08-20 | 一种修复超低介质常数薄膜侧壁损伤的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410411975.3A CN104134612B (zh) | 2014-08-20 | 2014-08-20 | 一种修复超低介质常数薄膜侧壁损伤的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104134612A CN104134612A (zh) | 2014-11-05 |
CN104134612B true CN104134612B (zh) | 2017-11-10 |
Family
ID=51807248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410411975.3A Active CN104134612B (zh) | 2014-08-20 | 2014-08-20 | 一种修复超低介质常数薄膜侧壁损伤的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104134612B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110085512B (zh) * | 2019-05-08 | 2021-08-03 | 上海华力集成电路制造有限公司 | 一种超低k介质层及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047126A (zh) * | 2006-03-27 | 2007-10-03 | 东京毅力科创株式会社 | 低介电常数膜的损伤修复方法、半导体制造装置、存储介质 |
CN101441415A (zh) * | 2007-10-12 | 2009-05-27 | 气体产品与化学公司 | 抗反射涂层 |
CN101937863A (zh) * | 2009-07-03 | 2011-01-05 | 中芯国际集成电路制造(上海)有限公司 | 金属布线的制作方法 |
CN102655113A (zh) * | 2011-03-04 | 2012-09-05 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制作方法 |
CN102903667A (zh) * | 2011-07-26 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN103165523A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制造方法 |
-
2014
- 2014-08-20 CN CN201410411975.3A patent/CN104134612B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047126A (zh) * | 2006-03-27 | 2007-10-03 | 东京毅力科创株式会社 | 低介电常数膜的损伤修复方法、半导体制造装置、存储介质 |
CN101441415A (zh) * | 2007-10-12 | 2009-05-27 | 气体产品与化学公司 | 抗反射涂层 |
CN101937863A (zh) * | 2009-07-03 | 2011-01-05 | 中芯国际集成电路制造(上海)有限公司 | 金属布线的制作方法 |
CN102655113A (zh) * | 2011-03-04 | 2012-09-05 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制作方法 |
CN102903667A (zh) * | 2011-07-26 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN103165523A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104134612A (zh) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100403514C (zh) | 半导体元件及其制造方法 | |
TWI645506B (zh) | 形成具有氣隙之半導體元件的方法 | |
JP5548332B2 (ja) | 半導体デバイスの製造方法 | |
CN105575887B (zh) | 互连结构的形成方法 | |
US11488857B2 (en) | Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process | |
CN103474416B (zh) | 互连结构及其形成方法 | |
CN105762109A (zh) | 半导体结构的形成方法 | |
CN106158728B (zh) | 接触孔栓塞的形成方法 | |
CN104282619A (zh) | 硅通孔的形成方法 | |
CN104134630B (zh) | 一种减少超低介质常数薄膜侧壁损伤的方法 | |
CN104183536B (zh) | 一种制作半导体器件的方法 | |
CN104134612B (zh) | 一种修复超低介质常数薄膜侧壁损伤的方法 | |
CN104505344B (zh) | 形成多孔超低介电材料的方法 | |
CN104733373A (zh) | 一种半导体器件的制造方法 | |
CN103531531B (zh) | 一种用于制造半导体器件的方法 | |
CN104037117B (zh) | 一种半导体器件及其制作方法 | |
JP4067357B2 (ja) | エッチング方法 | |
CN104241114A (zh) | 一种半导体器件的制造方法 | |
CN102044471B (zh) | 互连结构及其形成方法 | |
CN103165576A (zh) | 半导体器件及其制造方法 | |
CN104347487A (zh) | 一种半导体器件的制造方法 | |
CN106033719A (zh) | 半导体结构的形成方法 | |
CN104979272B (zh) | 互连结构及其形成方法 | |
CN104681483A (zh) | 一种半导体器件的制造方法 | |
CN104900580B (zh) | 半导体器件的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |