CN103165523A - 互连结构的制造方法 - Google Patents

互连结构的制造方法 Download PDF

Info

Publication number
CN103165523A
CN103165523A CN2011104275885A CN201110427588A CN103165523A CN 103165523 A CN103165523 A CN 103165523A CN 2011104275885 A CN2011104275885 A CN 2011104275885A CN 201110427588 A CN201110427588 A CN 201110427588A CN 103165523 A CN103165523 A CN 103165523A
Authority
CN
China
Prior art keywords
dielectric layer
metal
interconnection structure
manufacture method
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104275885A
Other languages
English (en)
Other versions
CN103165523B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110427588.5A priority Critical patent/CN103165523B/zh
Publication of CN103165523A publication Critical patent/CN103165523A/zh
Application granted granted Critical
Publication of CN103165523B publication Critical patent/CN103165523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种互连结构的制造方法，所述制造方法包括：提供衬底，所述衬底上依次形成金属层、金属阻挡层和介质层；在所述介质层中形成多个凹槽；去除所述凹槽顶部的部分介质层材料，增大所述凹槽顶部的水平宽度；去除凹槽底部的金属阻挡层，露出金属层；向所述凹槽中填充金属材料，形成金属互连线；去除位于金属互连线之间的介质层材料，形成由相邻金属互连线和金属阻挡层围成的孔洞；向所述孔洞中填充金属阻挡层材料，形成空气隙。本发明的制造方法增大了互连结构中空气隙的尺寸，可以提高包括所述互连结构的半导体器件的电学特性。

Description

互连结构的制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种互连结构的制造方法。
背景技术
现今集成电路设计和制造领域所遇到的一个挑战是如何降低信号传输RC延迟(Resistive Capacitive delay)，对此，现在技术已经采用的一种方法是将铝金属层替换为铜金属层，降低金属层串联电阻；还有一种方法是降低金属层之间的寄生电容，这可以通过在金属层之间的介质层中构造多孔的(Porous)低介电常数(Low k)材料或者空气隙(Air Gap)来实现。
现有技术公开了一种制作自对准纳米柱形空气隙的方法以及由此制作的结构，如图1所示。其中，介质层12将铜层14在水平方向上隔离开，所述介质层12中具有竖直方向延伸的纳米级空气隙16，上述结构共同构成半导体器件互连结构基体。在半导体器件互连结构基体上形成电迁移阻挡层或者扩散阻挡层18，覆盖所述半导体器件互连结构基体。所述介质层12、铜层14和电迁移阻挡层或者扩散阻挡层18形成一层完整的金属互连层。上述介质层12为该金属互连层的层间介质，铜层14为该金属互连层中的金属导线，电迁移阻挡层或者扩散阻挡层18为该金属互连层的盖层。
在申请号为200510004583.6的中国专利申请中，还可以发现更多与上述技术方案相关的信息。
现有技术互连结构的制造方法中，在形成介质层12，在介质层12中形成的铜层14步骤之后，还包括去除位于铜层14之间的介质层12，从而在介质层12原占据的位置处形成通孔；之后，向所述通孔中沉积介质材料，对所述通孔进行封口，以形成空气隙。
然而，在形成所述通孔时，容易形成顶部水平尺寸较大的通孔，这使介质材料容易沉积到通孔的底部和侧壁，从而对通孔进行了填充，而未能及时对所述通孔进行封口，这使所形成的空气隙较小，进而不利于降低RC延迟。
发明内容
本发明解决的技术问题是提供一种互连结构的制造方法，增大互连结构中空气隙的尺寸，以提高包括所述互连结构的半导体器件的电学特性。
为了解决现有技术的问题，本发明提供一种互连结构的制造方法，包括：提供衬底，在所述衬底上依次形成金属层、金属阻挡层和介质层；在所述介质层中形成多个凹槽；去除所述凹槽顶部的部分介质层材料，增大所述凹槽顶部的水平宽度；去除凹槽底部的金属阻挡层，露出金属层；向所述凹槽中填充金属材料，形成金属互连线；去除位于金属互连线之间的介质层材料，形成由相邻金属互连线和金属阻挡层围成的孔洞；向所述孔洞中填充金属阻挡层材料，形成空气隙。
可选地，在所述介质层中形成多个凹槽的步骤之后，去除所述凹槽顶部的部分介质材料以增大凹槽顶部水平宽度的步骤之前还包括：去除位于相邻凹槽之间的部分介质层材料，所述相邻凹槽和剩余的介质层材料围成一通孔；所述向所述凹槽中填充金属材料，形成金属互连线的步骤包括向所述通孔中填充金属材料，形成金属互连线。
可选地，所述在所述介质层中形成多个凹槽的步骤包括：在介质层上依次形成硬掩模层和光刻胶图形；以所述光刻胶图形为掩模图形化所述硬掩模层，形成硬掩模图形；以所述硬掩模图形为掩模图形化所述介质层，形成位于所述介质层中的多个凹槽。
可选地，还包括在介质层上形成硬掩模层之前，在介质层上形成氧化层。
可选地，所述介质层的材料为低介电常数介质材料，所述形成氧化层的步骤包括：通过氧气等离子体对介质层进行原位氧化的方式在介质层上形成氧化层。
可选地，在所述去除位于相邻凹槽之间的部分介质层材料之前还包括去除硬掩模图形和氧化层。
可选地，所述硬掩模层的材料为氮化硼或氮化钛，所述去除硬掩模图形和氧化层的步骤包括：通过氯气等离子体的干刻工艺去除所述硬掩模图形、氧化层。
可选地，所述去除位于相邻凹槽之间的部分介质层材料的步骤包括：通过氯气等离子体的干刻工艺去除位于相邻凹槽之间的部分介质层材料。
可选地，所述去除所述凹槽顶部的部分介质层材料，增大所述凹槽顶部的水平宽度的步骤包括：通过氩等离子体蚀刻工艺去除所述凹槽顶部的部分介质层材料，使凹槽的侧壁顶部形成凹陷。
可选地，所述去除凹槽底部的金属阻挡层，露出金属层的步骤包括：通过四氟化碳等离子体蚀刻工艺去除凹槽底部的金属阻挡层，露出金属层。
可选地，所述去除所述凹槽顶部的部分介质层材料，增大所凹槽孔顶部的水平宽度的步骤包括：通过四氟化碳等离子体蚀刻工艺进一步去除所述凹槽顶部的部分介质层材料。
可选地，所述金属材料为铜，所述向所述凹槽中填充金属材料，形成金属互连线的步骤包括：通过电镀工艺在所述凹槽中填充金属材料。
可选地，在向所述凹槽中填充金属材料之前还包括在所述凹槽中填充铜籽晶层。
可选地，在向所述凹槽中填充金属材料直至填满所述凹槽之后，还包括通过化学机械研磨工艺去除多余的金属材料。
可选地，所述介质层的材料为低介电常数材料，所述去除位于金属互连线之间的介质层材料，形成由相邻金属互连线和金属阻挡层围成的孔洞的步骤包括：通过氢气或者氨气等离子体去除位于金属互连线之间的介质层材料。
可选地，所述金属阻挡层的材料为氮化硅，所述向所述孔洞中填充金属阻挡层材料，形成空气隙的步骤包括：通过化学气相沉积方法向所述空洞中填充金属阻挡层材料。
与现有技术相比，本发明具有以下优点：由于凹槽顶部的水平宽度较大，相应地，所形成的金属互连线顶部的水平宽度也较大，这使后续形成的相邻金属互连线围成的孔洞的顶部开口较小，向所述孔洞中填充金属阻挡层材料时，所述金属阻挡层材料容易在孔洞的顶部开口沉积并对孔洞进行封口，这样金属阻挡层材料无法再进入到孔洞中，从而会形成尺寸较大的空气隙。
附图说明
图1是现有技术互连结构一实施例的示意图；
图2是本发明互连结构的制造方法一实施方式的流程示意图；
图3至图11是本发明互连结构的制造方法一实施例形成的互连结构的侧面示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
为了解决现有技术的问题，本发明提供一种互连结构的制造方法，参考图2，示出了本发明互连结构制造方法一实施方式的流程示意图，所述制造方法大致包括以下步骤：
步骤S1，提供衬底，在所述衬底上依次形成金属层、金属阻挡层和介质层；
步骤S2，在介质层上形成掩模图形，所述掩模图形包括位于介质层上的硬掩模图形；
步骤S3，以所述掩模图形为掩模图形化所述介质层，形成位于所述介质层中的多个凹槽；
步骤S4，去除位于相邻凹槽之间的硬掩模图形，并去除位于相邻凹槽之间的部分介质层材料，所述相邻凹槽和剩余的介质层材料围成一通孔；
步骤S5，去除所述围成所述通孔的凹槽顶部的部分介质层材料，增大所述通孔顶部的水平宽度；
步骤S6，去除凹槽底部的金属阻挡层，露出金属层；
步骤S7，向所述通孔中填充金属材料，形成金属互连线；
步骤S8，去除位于金属互连线之间的介质层材料，形成由相邻金属互连线和金属阻挡层围成的孔洞；
步骤S9，向所述孔洞中填充金属阻挡层材料，形成空气隙。
下面结合附图和具体实施例对本发明的技术方案做进一步说明。
参考图3至图11，示出了本发明互连结构的制造方法一实施例形成的互连结构的侧面结构示意图。
如图3所示，执行步骤S1，提供衬底，所述衬底的材料可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，本发明对此不做限制。
此外，所述衬底中还可以形成有器件结构(图未示)，所述器件结构可以为半导体前段工艺中形成的器件结构，例如MOS晶体管等；所述衬底中还可以包括用于实现电连接的金属导线。
在衬底上依次形成金属层100、金属阻挡层101和位于金属阻挡层101上的介质层102。
其中，金属层100用作实现电连接的金属导线。
所述金属阻挡层101用于防止金属扩散。具体地，所述金属层100的材料为铜，所述金属阻挡层101为铜阻挡层，具体地，所述金属阻挡层101的材料可以是氮化硅。
本实施例中，所述介质层102为低介电常数(介电常数k小于3)的介质材料，用于实现绝缘，具体地，所述低介电常数的介质材质为含硅的低介电常数材料，所述含硅的低介电常数材料为SiO2、SiOF、SiCOH、SiO、SiCO、SiCON中的一种或多种，可通过化学气相沉积(CVD，chemical vapordeposition)的方法形成。
需要说明的是，在其他实施例中所述介质层102还可以是超低介电常数的介质材料(介电系数k的范围为2.5～2.8)，例如黑金刚石(Black Diamond，BD)等，或者还可以是其他介质材料，本发明对此不做限制。
执行步骤S2，在介质层102上形成掩模图形，所述掩模图形包括位于介质层102上的硬掩模图形；
如图4所示，在介质层102表面形成氧化层103，所述氧化层103可以增加介质层102与后续形成的硬掩模层之间的粘附性。
具体地，可以通过氧气等离子体对介质层102进行原位氧化的方式在介质层102表面形成所述氧化层103，但是本发明对此不做限制。
在氧化层103上形成硬掩模层104，具体地，所述硬掩模层104的材料为氮化硼(BN)或者氮化钛(TiN)，可以通过化学气相沉积方法在所述氧化层103上沉积介质材料，以形成所述硬掩模层104。
如图5所示，所述步骤S2还包括在所述硬掩模层104上形成光刻胶图形105，以所述光刻胶图形105为掩模图形化所述硬掩模层104，形成硬掩模图形。
所述硬掩模图形和所述光刻胶图形105组成所述掩模图形。
如图6所示，执行步骤S3，以所述掩模图形为掩模图形化所述介质层102，形成位于所述介质层102中的多个凹槽106。
具体地，可以通过干刻的方法图形化所述介质层102，以形成所述凹槽106。
如图7所示，执行步骤S4，去除位于相邻凹槽106之间的硬掩模图形，并去除位于相邻凹槽106之间的部分介质层材料，所述相邻凹槽106和剩余的介质层材料围成一通孔109。
具体地，可以通过氯气等离子体的干刻工艺去除位于相邻凹槽106之间的硬掩模图形，通过氯气等离子体的干刻工艺对氧化层103的去除速率远远大于对硬掩模图形的去除速率。所述氯气等离子体工艺在去除位于相邻凹槽106之间的硬掩模图形之后，还会去除氧化层103，进而还会去除位于凹槽106之间的部分介质层材料。
需要说明的是，所述去除工艺还会去除凹槽106底部的介质层材料，从而加大凹槽106的深度，露出介质层102底部的金属阻挡层101。
所述相邻凹槽106、位于相邻凹槽106之间的剩余介质材料围成的通孔109呈“凹”型。
如图8所示，执行步骤S5，去除通孔109顶部的部分介质层材料，增大所述通孔109顶部的水平宽度。
具体地，通过氩等离子体对通孔109的顶部进行蚀刻工艺，使通孔109的侧壁顶部形成凹陷，所述凹陷增大了通孔109顶部的水平宽度。在其他实施例中，还可以通过其他方式在通孔109的侧壁顶部形成凹陷，本发明对此不做限制。
如图9所示，执行步骤S6，去除凹槽106底部的金属阻挡层101，露出金属层100。
具体地，本实施例中，所述金属阻挡层101的材料为氮化硅，可以通过四氟化碳等离子体蚀刻工艺去除位于通孔109底部的金属阻挡层101的材料。
需要说明的是，通过所述四氟化碳等离子体蚀刻工艺去除金属阻挡层101材料的同时，所述四氟化碳等离子体蚀刻工艺还会进一步去除通孔109顶部的部分介质层材料，从而在通孔109的侧壁顶部形成较大的凹陷，进一步增大了所述通孔109顶部的水平宽度。
如图10所示，执行步骤S7，向所述通孔109中填充金属材料，形成金属互连线107。
具体地，本实施例中，所述金属材料为铜，可以采用电镀工艺在所述通孔109中填充金属铜，直至填满整个通孔109，以形成铜材料的金属互连线107。
在进行电镀工艺之前还包括在通孔109中填充铜籽晶层(未图示)，以提高后续形成的铜材料的金属互连线107的质量。
在向通孔109中填充金属铜直至填满所述通孔109之后，还包括通过化学机械研磨工艺去除多余的金属铜，并使金属铜与介质层102的上表面齐平。
需要说明的是，由于通孔109顶部的水平宽度较大，相应地，所形成的金属互连线107顶部的水平宽度也较大。
如图11所示，执行步骤S8，去除位于金属互连线107之间的介质层材料，形成由相邻金属互连线107和金属阻挡层101围成的孔洞110。
具体地，本实施例中，所述介质层材料为低介电常数材料，可以通过氢气或者氨气等离子体去除位于金属互连线107之间的介质层材料，但是，本发明并不限制于此。
在去除位于金属互连线107之间的介质层材料之后，由于金属互连线107顶部的水平宽度较大，因此相邻金属互连线107围成的孔洞110的顶部开口较小。
如图11所示，执行步骤S9，向所述孔洞110中填充金属阻挡层101材料，以形成空气隙111(图11中没有)。
由于所形成的孔洞110的顶部开口较小，这样在向所述孔洞110中填充金属阻挡层101材料时，所述金属阻挡层101材料容易在孔洞110的顶部开口处沉积并对孔洞110进行封口，这样金属阻挡层101材料无法再进入到孔洞110中，从而会形成尺寸较大的空气隙111。
具体地，所述金属阻挡层101的材料为氮化硅，可以通过化学气相沉积的方法向所述孔洞110中填充金属阻挡层101材料。
空气隙111中空气的介电常数小于介质材料的介电常数，而空气隙111的尺寸越大，越可以降低介质层的等效介电常数，从而降低金属层100之间的寄生电容，进而降低RC延迟，以提高包括所述互连结构的半导体器件的电学特性。
本实施例中金属阻挡层101的材料为氮化硅，可以通过化学气相沉积方法向所述孔洞110中填充金属阻挡层材料，但是本发明对此不做限制。
需要说明的是，在其他实施例中，可以无需形成通孔而直接去除所述凹槽顶部的部分介质层材料，增大所述凹槽顶部的水平宽度，之后，向所述凹槽中填充金属材料，形成金属互连线，这样金属互连线顶部的水平宽度也会比较大，因此相邻金属互连线围成的孔洞的顶部开口较小，进而容易形成较大的空气隙。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种互连结构的制造方法，其特征在于，包括：
提供衬底，在所述衬底上依次形成金属层、金属阻挡层和介质层；
在所述介质层中形成多个凹槽；
去除所述凹槽顶部的部分介质层材料，增大所述凹槽顶部的水平宽度；
去除凹槽底部的金属阻挡层，露出金属层；
向所述凹槽中填充金属材料，形成金属互连线；
去除位于金属互连线之间的介质层材料，形成由相邻金属互连线和金属阻挡层围成的孔洞；
向所述孔洞中填充金属阻挡层材料，形成空气隙。
2.如权利要求1所述的互连结构的制造方法，其特征在于，在所述介质层中形成多个凹槽的步骤之后，去除所述凹槽顶部的部分介质材料以增大凹槽顶部水平宽度的步骤之前还包括：
去除位于相邻凹槽之间的部分介质层材料，所述相邻凹槽和剩余的介质层材料围成一通孔；
所述向所述凹槽中填充金属材料，形成金属互连线的步骤包括向所述通孔中填充金属材料，形成金属互连线。
3.如权利要求1所述的互连结构的制造方法，其特征在于，所述在所述介质层中形成多个凹槽的步骤包括：在介质层上依次形成硬掩模层和光刻胶图形；
以所述光刻胶图形为掩模图形化所述硬掩模层，形成硬掩模图形；
以所述硬掩模图形为掩模图形化所述介质层，形成位于所述介质层中的多个凹槽。
4.如权利要求3所述的互连结构的制造方法，其特征在于，还包括在介质层上形成硬掩模层之前，在介质层上形成氧化层。
5.如权利要求4所述的互连结构的制造方法，其特征在于，所述介质层的材料为低介电常数介质材料，所述形成氧化层的步骤包括：通过氧气等离子体对介质层进行原位氧化的方式在介质层上形成氧化层。
6.如权利要求4所述的互连结构的制造方法，其特征在于，在所述去除位于相邻凹槽之间的部分介质层材料之前还包括去除硬掩模图形和氧化层。
7.如权利要求6所述的互连结构的制造方法，其特征在于，所述硬掩模层的材料为氮化硼或氮化钛，所述去除硬掩模图形和氧化层的步骤包括：通过氯气等离子体的干刻工艺去除所述硬掩模图形、氧化层。
8.如权利要求7所述的互连结构的制造方法，其特征在于，所述去除位于相邻凹槽之间的部分介质层材料的步骤包括：通过氯气等离子体的干刻工艺去除位于相邻凹槽之间的部分介质层材料。
9.如权利要求1所述的互连结构的制造方法，其特征在于，所述去除所述凹槽顶部的部分介质层材料，增大所述凹槽顶部的水平宽度的步骤包括：通过氩等离子体蚀刻工艺去除所述凹槽顶部的部分介质层材料，使凹槽的侧壁顶部形成凹陷。
10.如权利要求1所述的互连结构的制造方法，其特征在于，所述去除凹槽底部的金属阻挡层，露出金属层的步骤包括：通过四氟化碳等离子体蚀刻工艺去除凹槽底部的金属阻挡层，露出金属层。
11.如权利要求10所述的互连结构的制造方法，其特征在于，所述去除所述凹槽顶部的部分介质层材料，增大所凹槽孔顶部的水平宽度的步骤包括：通过四氟化碳等离子体蚀刻工艺进一步去除所述凹槽顶部的部分介质层材料。
12.如权利要求1所述的互连结构的制造方法，其特征在于，所述金属材料为铜，所述向所述凹槽中填充金属材料，形成金属互连线的步骤包括：通过电镀工艺在所述凹槽中填充金属材料。
13.如权利要求12所述的互连结构的制造方法，其特征在于，在向所述凹槽中填充金属材料之前还包括在所述凹槽中填充铜籽晶层。
14.如权利要求12所述的互连结构的制造方法，其特征在于，在向所述凹槽中填充金属材料直至填满所述凹槽之后，还包括通过化学机械研磨工艺去除多余的金属材料。
15.如权利要求1所述的互连结构的制造方法，其特征在于，所述介质层的材料为低介电常数材料，所述去除位于金属互连线之间的介质层材料，形成由相邻金属互连线和金属阻挡层围成的孔洞的步骤包括：通过氢气或者氨气等离子体去除位于金属互连线之间的介质层材料。
16.如权利要求1所述的互连结构的制造方法，其特征在于，所述金属阻挡层的材料为氮化硅，所述向所述孔洞中填充金属阻挡层材料，形成空气隙的步骤包括：通过化学气相沉积方法向所述空洞中填充金属阻挡层材料。
CN201110427588.5A 2011-12-19 2011-12-19 互连结构的制造方法 Active CN103165523B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110427588.5A CN103165523B (zh) 2011-12-19 2011-12-19 互连结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110427588.5A CN103165523B (zh) 2011-12-19 2011-12-19 互连结构的制造方法

Publications (2)

Publication Number Publication Date
CN103165523A true CN103165523A (zh) 2013-06-19
CN103165523B CN103165523B (zh) 2015-08-05

Family

ID=48588500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110427588.5A Active CN103165523B (zh) 2011-12-19 2011-12-19 互连结构的制造方法

Country Status (1)

Country Link
CN (1) CN103165523B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505344A (zh) * 2014-08-20 2015-04-08 上海华力微电子有限公司 形成多孔超低介电材料的方法
CN104134612B (zh) * 2014-08-20 2017-11-10 上海华力微电子有限公司 一种修复超低介质常数薄膜侧壁损伤的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098673A1 (en) * 2001-01-19 2002-07-25 Ming-Shi Yeh Method for fabricating metal interconnects
CN1670941A (zh) * 2004-03-19 2005-09-21 国际商业机器公司 制造自对准纳米柱形空气桥的方法以及由之制造的结构
US7196423B2 (en) * 2004-03-26 2007-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with dielectric barrier and fabrication method thereof
CN101587857A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 半导体器件互连结构的盖层及其制作方法
CN101587858A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 半导体器件互连结构及其制作方法
CN101656268A (zh) * 2009-07-24 2010-02-24 上海宏力半导体制造有限公司 金属氧化物半导体场效应晶体管及其制造方法
US20100051578A1 (en) * 2008-09-04 2010-03-04 Shuo-Che Chang Method for fabricating an integrated circuit
US20100244255A1 (en) * 2009-03-26 2010-09-30 Samsung Electronics Co., Ltd. Wiring structures
US20110183516A1 (en) * 2009-03-26 2011-07-28 Samsung Electronics Co., Ltd. Methods of forming wiring structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098673A1 (en) * 2001-01-19 2002-07-25 Ming-Shi Yeh Method for fabricating metal interconnects
CN1670941A (zh) * 2004-03-19 2005-09-21 国际商业机器公司 制造自对准纳米柱形空气桥的方法以及由之制造的结构
US7196423B2 (en) * 2004-03-26 2007-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with dielectric barrier and fabrication method thereof
CN101587857A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 半导体器件互连结构的盖层及其制作方法
CN101587858A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 半导体器件互连结构及其制作方法
US20100051578A1 (en) * 2008-09-04 2010-03-04 Shuo-Che Chang Method for fabricating an integrated circuit
US20100244255A1 (en) * 2009-03-26 2010-09-30 Samsung Electronics Co., Ltd. Wiring structures
US20110183516A1 (en) * 2009-03-26 2011-07-28 Samsung Electronics Co., Ltd. Methods of forming wiring structures
CN101656268A (zh) * 2009-07-24 2010-02-24 上海宏力半导体制造有限公司 金属氧化物半导体场效应晶体管及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505344A (zh) * 2014-08-20 2015-04-08 上海华力微电子有限公司 形成多孔超低介电材料的方法
CN104134612B (zh) * 2014-08-20 2017-11-10 上海华力微电子有限公司 一种修复超低介质常数薄膜侧壁损伤的方法
CN104505344B (zh) * 2014-08-20 2017-12-15 上海华力微电子有限公司 形成多孔超低介电材料的方法

Also Published As

Publication number Publication date
CN103165523B (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN101425500B (zh) 集成电路结构
US20040232552A1 (en) Air gap dual damascene process and structure
JP2009528690A (ja) 誘電材料における金属配線
CN112635464B (zh) 半导体装置及其制造方法
CN102324400A (zh) 铜互连结构的制作方法
US9224640B2 (en) Method to improve fine Cu line reliability in an integrated circuit device
US8431485B2 (en) Manufacturing method for a buried circuit structure
CN110858562B (zh) 半导体元件制造方法及其制得的半导体元件
CN104425357B (zh) 双镶嵌结构的形成方法
US11810815B2 (en) Dielectric capping structure overlying a conductive structure to increase stability
CN102738117B (zh) 互连结构及其形成方法
CN103165523B (zh) 互连结构的制造方法
TWI520286B (zh) 具矽穿孔之半導體裝置
CN103050433A (zh) 半导体的接触孔结构及其制作方法
CN102487038B (zh) 铜互连结构及其形成方法
KR100668810B1 (ko) 알씨 딜레이를 개선한 반도체소자의 금속배선방법
CN103165518B (zh) 互连结构的制造方法
CN116779530A (zh) 半导体结构及其制作方法
CN103515292B (zh) 半导体结构的形成方法
CN102760691B (zh) 硅通孔的形成方法
CN103165516B (zh) 互连结构的制造方法
KR20080092557A (ko) 반도체소자의 배선 형성방법
CN112447725B (zh) 半导体装置及其制造方法
KR20080002027A (ko) 반도체 소자의 제조방법
TWI843943B (zh) 半導體元件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant