CN101656268A - 金属氧化物半导体场效应晶体管及其制造方法 - Google Patents
金属氧化物半导体场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101656268A CN101656268A CN200910055369A CN200910055369A CN101656268A CN 101656268 A CN101656268 A CN 101656268A CN 200910055369 A CN200910055369 A CN 200910055369A CN 200910055369 A CN200910055369 A CN 200910055369A CN 101656268 A CN101656268 A CN 101656268A
- Authority
- CN
- China
- Prior art keywords
- grid
- groove
- source electrode
- electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种金属氧化物半导体场效应晶体管及其制造方法,所述金属氧化物半导体场效应晶体管包括半导体衬底;凹槽,形成在所述半导体衬底中;轻掺杂漏极,形成在凹槽底部两侧下方的半导体衬底内;栅极,形成在凹槽中,且栅极底部与凹槽底面之间具有栅极介电层;源极和漏极,分别形成于所述凹槽两外侧的半导体衬底内,并分别与两侧的轻掺杂漏极相连;层间介质,覆盖住所述栅极、源极以及漏极区域,并填充栅极与源极、漏极之间形成的沟槽,所述栅极与源极、栅极与漏极之间的层间介质内形成有气隙。气隙内的介电常数接近于1,使得栅极与源极、栅极与漏极之间的电容大大降低,栅极上RC时延变小,电路速度得以大大提高。
Description
技术领域
本发明涉及一种半导体器件及其制造方法,具体地说,涉及一种金属氧化物半导体场效应晶体管及其制造方法。
背景技术
现在的应用对集成电路速度的要求也越来越高。电路中信号传递的快慢,由电阻(R)与电容(C)的乘积决定,RC乘积越大,速度就越慢,反之,RC乘积越小,信号传输速度就能越快。在集成电路的多层互连结构中,栅极经常用来作为最底层的互连线使用,特别是在存储器电路中,栅极常常用来作为字线(word line),并且具有很长的长度,导致较大的电阻,从而影响电路的速度。
CMOS电路中最大的开关速度往往是由电容来决定的,电容(C)的基本公式为C=k·ε0·s/t,其中,k为两个极板之间的介质的介电常数,ε0是真空的绝对介电常数,s是极板的面积,t是介质的厚度。
对于具有抬高的源极和漏极的MOS管来说,栅极和源极之间、栅极与漏极之间具有间隙,在间隙内填充绝缘物,形成栅极侧墙(Spacer)用以进行隔离,因而在栅极和源极之间、栅极与漏极之间均存在电容,从而制约了电路的开关速度。
发明内容
本发明要解决的技术问题是:提供一种金属氧化物半导体场效应晶体管及其制造方法,提高电路的速度。
为解决上述技术问题,本发明提供一种金属氧化物半导体场效应晶体管,包括:
半导体衬底;
凹槽,形成在所述半导体衬底中;
轻掺杂漏极,形成在凹槽底部两侧下方的半导体衬底内;
栅极,形成在凹槽中,且栅极底部与凹槽底面之间具有栅极介电层;
源极和漏极,分别形成于所述凹槽两外侧的半导体衬底内,并分别与两侧的轻掺杂漏极相连;
层间介质,覆盖住所述栅极、源极以及漏极区域,并填充栅极与源极、漏极之间形成的沟槽,所述栅极与源极、栅极与漏极之间的层间介质内形成有气隙。
进一步的,所述源极、漏极和栅极的表面上均覆盖有金属硅化物。
进一步的,所述层间介质为氧化物、氮化物、氧化物与氮化物的组合或者其他电介质。
进一步的,所述栅极为N型或P型多晶硅栅极。
进一步的,所述栅极介电层为硅的氧化物、硅的氮氧化物、HfO2或者其他高介电常数的介质层。
进一步的,所述的金属硅化物为钛或钴或镍的硅化物。
进一步的,所述钴的硅化物为CoSi2。
本发明还提供一种上述金属氧化物半导体场效应晶体管的制造方法,包括步骤:
提供一半导体衬底;
在所述半导体衬底上形成一凹槽;
分别在所述凹槽侧壁下方的半导体衬底内形成轻掺杂漏极;
在所述轻掺杂漏极之间的凹槽内形成栅极,并在栅极与凹槽内壁之间填充绝缘物;
在所述凹槽两外侧的半导体衬底表面下方分别形成源极和漏极,所述源极和漏极与同侧的轻掺杂漏极相连;
分别在所述源极、漏极以及栅极的表面上形成金属硅化物;
降低所述绝缘物的高度,使绝缘物上方形成一沟槽;
在所述沟槽内形成有气隙的层间介质,且所述层间介质覆盖在栅极、源极以及漏极的区域上。
进一步的,形成金属硅化物的步骤包括:
在所述源极、漏极以及栅极的表面上沉积一层金属;
对沉积的金属进行高温反应,使所述金属与源极、漏极以及栅极接触的区域形成金属硅化物;
刻蚀去除未反应的金属;
对形成的金属硅化物进行再次高温反应,使所述金属硅化物转化为低阻相。
进一步的,形成栅极的步骤包括:
通过化学气相淀积方法在所述半导体衬底以及凹槽表面上形成一层绝缘物;
去除部分所述绝缘物,保留凹槽侧壁的绝缘物,在凹槽内形成一栅极空间;
在所述栅极空间底部表面上形成栅极绝缘层;
在所述栅极绝缘层上的栅极空间内生长多晶硅,形成栅极。
形成栅极的另一种方法,其步骤包括:
在所述凹槽底部表面上形成绝缘层;
在所述绝缘层表面上的凹槽空间内填充多晶硅并进行平坦化;
通过光刻和刻蚀多晶硅形成栅极,并在所述栅极两侧的空间内填充绝缘物。
与传统的金属氧化物半导体场效应晶体管及其制造方法相比,本发明通过在沉积形成层间介质时,在层间介质内形成气隙,由于气隙内的介电常数接近于1,大大低于层间介质的介电常数,使得栅极与源极、栅极与漏极之间的电容大大降低,栅极上RC时延变小,电路速度得以大大提高。
而且,在半导体衬底上利用光刻设备所能形成的最小长度来形成凹槽,通过在凹槽内形成栅极介电层以及栅极,从而突破了光刻设备能够实现的最小栅长的限制,缩小了源极和漏极之间形成的沟道长度。
另外,通过在所述沟槽两侧的半导体衬底表面下方分别形成源极和漏极,使源极和漏极高出沟道平面,降低了源极和漏极的寄生电容。
附图说明
图1为本发明实施例中金属氧化物半导体场效应晶体管的结构示意图;
图2A~2I为本发明实施例中自对准制造方法中各个步骤的截面示意图;
图3A~3C为本发明实施例中非自对准制造方法中各个步骤的截面示意图。
具体实施方式
为了更清楚了解本发明的技术内容,特举具体实施例并配合所附图示说明如下。
请参阅图1,图1为本发明实施例中的金属氧化物半导体场效应晶体管结构示意图。该金属氧化物半导体场效应晶体管包括半导体衬底1;凹槽,形成在所述半导体衬底1中;轻掺杂漏极3,形成在凹槽底部两侧下方的半导体衬底1内;栅极6,形成在凹槽中,且栅极6底部与凹槽底面之间具有栅极介电层4a;源极7和漏极8,分别形成于所述凹槽两外侧的半导体衬底1内,并分别与两侧的轻掺杂漏极3相连,层间介质4c,覆盖住所述栅极6、源极7以及漏极8区域,并填充栅极6与源极7、漏极8之间形成的沟槽4b,所述栅极6与源极7、栅极6与漏极8之间的层间介质内形成有气隙10。
请参阅图2A~2I,图2A~2I为本发明实施例中自对准制造方法中各个步骤的截面示意图。
首先,提供一半导体衬底1,可选择地,根据需要,所述半导体衬底1为P型衬底,或者为N型衬底,并在衬底内形成P阱(NMOS)或者N阱(PMOS),如图2A所示。
然后,在所述半导体衬底1内形成一凹槽2,如图2B所示。
紧接着,采用离子注入以一倾斜的角度向所述凹槽2注入离子,从而在所述凹槽2侧壁下方的半导体衬底内形成轻掺杂漏极(LDD)3,形成的LDD 3,其中一部分位于凹槽2底部的下方,另一部分沿横向扩散至凹槽2侧壁外侧,LDD3的具体深度和横向宽度由离子注入的剂量和倾角决定。倾角为离子注入的方向与所述半导体衬底1表面的夹角(图2C中的∠a和∠b)。实际生产中,可根据器件的最小栅长的长度以及凹槽2的深度而选取合适的离子注入角度,对于制造对称的器件,可以采用对称注入的方式,对于非对称的器件,可以采用不同的倾斜角度注入离子。本实施例中,可以选取对称注入的方式,其∠a=∠b=45°来实施,如图2C所示。
然后通过化学气相淀积方法在所述半导体衬底1以及凹槽2表面上形成一层绝缘物4,所述绝缘物4为硅的氧化物、氮化物或氧化物与氮化物的组合物,比如二氧化硅(SiO2)、氮化硅(SiN),或者其他电介质,如图2D所示。
接着上述步骤,采用各向异性刻蚀方法,刻蚀去除在两侧轻掺杂漏极3之间上方的绝缘物4,保留在凹槽2侧壁形成的绝缘物4,在凹槽2内形成一栅极空间10,该栅极空间10的底部暴露出半导体衬底1,然后在该半导体衬底1上热氧化生长形成栅极绝缘层4a,如图2E所示。
在该栅极空间内生长多晶硅,从而形成栅极6,所述栅极6为N型或P型多晶硅栅极,根据所述半导体衬底1形成的离子阱、源极7和漏极8类型而选择相应的类型,比如当半导体衬底1为P型离子阱、源极7和漏极8为N型时,栅极6需要为N型,反之,当半导体衬底1为N型离子阱,源极7和漏极8为P型时,栅极6需要为P型,如图2F所示。
然后,通过离子注入方法在所述轻掺杂漏极3两外侧的半导体衬底1表面上分别形成源极7和漏极8,所述源极7和漏极8与同侧的轻掺杂漏极3相连,如图2G所示。
为了降低源极7、漏极8的以及栅极6的电阻,所述源极7、漏极8以及栅极6表面上还形成有金属硅化物(sillicide)9,所述金属硅化物9为Ti(钛)或Co(钴)或Ni(镍)的硅化物,经过反应后形成硅化物TiSi2(硅化钛)或者CoSi2(硅化钴)或者NiSi(硅化镍),由于CoSi2的电阻特性更低,本实施例中,优选为CoSi2(硅化钴),如图2H所示。
在形成所述金属硅化物9过程中,其步骤包括:在所述源极7、漏极8以及栅极6的表面上沉积一层金属,此时的金属还未与硅或者多晶硅反应,因此,需要对沉积的金属进行高温反应,使所述金属与源极7、漏极8以及栅极6接触的区域形成金属硅化物9,而在远离硅或者多晶硅的部分金属中,有些还未完全反应,因此,需要刻蚀去除未反应的金属,然后再对形成的金属硅化物进行再次高温反应,使所述金属硅化物转化为低阻相,使其电阻降低。
形成金属硅化物9后,将凹槽2内、栅极6两侧的部分绝缘物4去除,使得剩余部分的绝缘物形成沟槽4b,如图2I所示。
最后,在沟槽4b上采用化学气相沉积方法形成层间介质4c,所述层间介质4c为氧化物、氮化物、氧化物与氮化物的组合或者其他电介质。
化学气相沉积方法生长层间介质4c时,其薄膜(即层间介质)生长速率与到达表面的反应气体有关,由于沟槽4b比较深,能够到达沟槽4b下方的反应气体相对于沟槽4b上方要少,因此,其反应速率比在沟槽4b上方要慢,当沟槽4b上方的开口生长成一体后,沟槽4b下方还未填充完毕,从而在沟槽4b内形成气隙10,气隙10的介电常数接近1,大大低于层间介质4c的介电常数,使得栅极6与源极7、栅极6与漏极8之间的电容大大降低,RC时延变小,电路速度得以大大提高。
所述层间介质4c除了填充完所述部分绝缘物4的沟槽外,也覆盖住所述栅极6、源极7以及漏极8等区域,用以隔离其他互连结构层(未标示),隔离后,所述源极7、漏极8以及栅极6通过接触孔(未标示)与互连结构层进行互连。
而且,如上所述,通过在半导体衬底1上先形成一较宽的凹槽2,并在此凹槽2底面上沉淀形成栅极介电层4a以及栅极6,从而相应的实现缩小栅极长度,克服了光刻设备的光刻精度限制,大大降低了光刻精度的要求,这也意味着可以使用较老的光刻设备来制造更先进的半导体,比如用于制造0.13um制程的光刻设备可以延迟使用到下一代0.09um制程,从而减少了设备的投资,节省了大量的成本。
在沟槽4b两侧形成的源极7和漏极8,使源极7和漏极8高出沟道平面,相对地增加了源极7和漏极8的实际深度,从而保证较低的源极7和漏极8形成的串联电阻,但是与半导体衬底1交界处的深度很小,侧面的寄生电容变得很小。从而降低了源极7和漏极8的寄生电容,提高了器件的性能。也不必使用超浅离子注入设备和flash annealing(表面退火)设备,减少设备上的投入。
请参阅图3A~3C,图3A~3C为本发明实施例中非自对准制造方法中各个步骤的截面示意图。本发明还公开一种金属氧化物半导体场效应晶体管的非自对准制造方法。
在形成凹槽2以及轻掺杂漏极3之后,先在所述凹槽2底部表面上形成一层绝缘层4a,用以作为栅极介电层4a,如图3A所示。
然后在所述绝缘层4a表面上的凹槽2空间内填充多晶硅,由于在填充过程中,凹槽2外部也会填充有部分多余的多晶硅,因此填充完毕后,需要进行平坦化,将多余的多晶硅去除掉,如图3B所示。
接着,通过光刻和刻蚀,去除部分多晶硅,使其剩余部分的多晶硅形成栅极6,如图3C所示。
在所述栅极6两侧的绝缘层4a上再沉积部分绝缘物4,如图2F所示。
最后,与上述自对准的制造方法一样,形成源极7、漏极8以及金属硅化物9以及层间介质4c,如图1所示。采用非自对准的制造方法得到的栅极6以及得到金属氧化物半导体场效应晶体管其技术效果与自对准方法一样。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解,在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。
Claims (11)
1.一种金属氧化物半导体场效应晶体管,包括:
半导体衬底;
凹槽,形成在所述半导体衬底中;
轻掺杂漏极,形成在凹槽底部两侧下方的半导体衬底内;
栅极,形成在凹槽中,且栅极底部与凹槽底面之间具有栅极介电层;
源极和漏极,分别形成于所述凹槽两外侧的半导体衬底内,并分别与两侧的轻掺杂漏极相连;
层间介质,覆盖住所述栅极、源极以及漏极区域,并填充栅极与源极、漏极之间形成的沟槽,其特征在于:所述栅极与源极、栅极与漏极之间的层间介质内形成有气隙。
2.如权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于:所述源极、漏极和栅极的表面上均覆盖有金属硅化物。
3.如权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于:所述层间介质为氧化物、氮化物、氧化物与氮化物的组合或者其他电介质。
4.如权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于:所述栅极为N型或P型多晶硅栅极。
5.如权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于:所述栅极介电层为硅的氧化物、硅的氮氧化物、HfO2或者其他高介电常数的介质层。
6.如权利要求2所述的金属氧化物半导体场效应晶体管,其特征在于:所述的金属硅化物为钛或钴或镍的硅化物。
7.如权利要求6所述的金属氧化物半导体场效应晶体管,其特征在于:所述钴的硅化物为CoSi2。
8.一种如权利要求1~7所述金属氧化物半导体场效应晶体管的制造方法,其特征在于,包括步骤:
提供一半导体衬底;
在所述半导体衬底上形成一凹槽;
分别在所述凹槽侧壁下方的半导体衬底内形成轻掺杂漏极;
在所述轻掺杂漏极之间的凹槽内形成栅极,并在栅极与凹槽内壁之间填充绝缘物;
在所述凹槽两外侧的半导体衬底表面下方分别形成源极和漏极,所述源极和漏极与同侧的轻掺杂漏极相连;
分别在所述源极、漏极以及栅极的表面上形成金属硅化物;
降低所述绝缘物的高度,使绝缘物上方形成一沟槽;
在所述沟槽内形成有气隙的层间介质,且所述层间介质覆盖在栅极、源极以及漏极的区域上。
9.如权利要求8所述的制造方法,其特征在于,形成金属硅化物的步骤包括:
在所述源极、漏极以及栅极的表面上沉积一层金属;
对沉积的金属进行高温反应,使所述金属与源极、漏极以及栅极接触的区域形成金属硅化物;
刻蚀去除未反应的金属;
对形成的金属硅化物进行再次高温反应,使所述金属硅化物转化为低阻相。
10.如权利要求8所述的制造方法,其特征在于,形成栅极的步骤包括:
通过化学气相淀积方法在所述半导体衬底以及凹槽表面上形成一层绝缘物;
去除部分所述绝缘物,保留凹槽侧壁的绝缘物,在凹槽内形成一栅极空间;
在所述栅极空间底部表面上形成栅极绝缘层;
在所述栅极绝缘层上的栅极空间内生长多晶硅,形成栅极。
11.如权利要求8所述的制造方法,其特征在于,形成栅极的步骤包括:
在所述凹槽底部表面上形成绝缘层;
在所述绝缘层表面上的凹槽空间内填充多晶硅并进行平坦化;
通过光刻和刻蚀多晶硅形成栅极,并在所述栅极两侧的空间内填充绝缘物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910055369A CN101656268A (zh) | 2009-07-24 | 2009-07-24 | 金属氧化物半导体场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910055369A CN101656268A (zh) | 2009-07-24 | 2009-07-24 | 金属氧化物半导体场效应晶体管及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101656268A true CN101656268A (zh) | 2010-02-24 |
Family
ID=41710459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910055369A Pending CN101656268A (zh) | 2009-07-24 | 2009-07-24 | 金属氧化物半导体场效应晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101656268A (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102800704A (zh) * | 2012-08-29 | 2012-11-28 | 上海宏力半导体制造有限公司 | 沟槽式mos晶体管及其制造方法、集成电路 |
CN103165436A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
CN103165523A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制造方法 |
CN105762193A (zh) * | 2016-04-28 | 2016-07-13 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
CN105870172A (zh) * | 2016-04-28 | 2016-08-17 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
CN107369711A (zh) * | 2016-05-13 | 2017-11-21 | 北大方正集团有限公司 | 一种金属氧化物半导体mos器件及其制作方法 |
CN109216192A (zh) * | 2017-07-03 | 2019-01-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN110880475A (zh) * | 2018-09-06 | 2020-03-13 | 长鑫存储技术有限公司 | 空气隙形成方法 |
CN111613675A (zh) * | 2019-02-25 | 2020-09-01 | 株式会社东芝 | 半导体装置 |
CN112993039A (zh) * | 2016-05-24 | 2021-06-18 | 马克西姆综合产品公司 | Ldmos晶体管及相关系统和方法 |
CN114171472A (zh) * | 2021-11-26 | 2022-03-11 | 南京元络芯科技有限公司 | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 |
WO2023213014A1 (zh) * | 2022-05-05 | 2023-11-09 | 长鑫存储技术有限公司 | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 |
-
2009
- 2009-07-24 CN CN200910055369A patent/CN101656268A/zh active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165436A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
CN103165523A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制造方法 |
CN103165523B (zh) * | 2011-12-19 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制造方法 |
CN103165436B (zh) * | 2011-12-19 | 2015-12-02 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
CN102800704A (zh) * | 2012-08-29 | 2012-11-28 | 上海宏力半导体制造有限公司 | 沟槽式mos晶体管及其制造方法、集成电路 |
CN105762193A (zh) * | 2016-04-28 | 2016-07-13 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
CN105870172A (zh) * | 2016-04-28 | 2016-08-17 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
CN107369711A (zh) * | 2016-05-13 | 2017-11-21 | 北大方正集团有限公司 | 一种金属氧化物半导体mos器件及其制作方法 |
CN112993039A (zh) * | 2016-05-24 | 2021-06-18 | 马克西姆综合产品公司 | Ldmos晶体管及相关系统和方法 |
CN112993039B (zh) * | 2016-05-24 | 2024-04-05 | 马克西姆综合产品公司 | Ldmos晶体管及相关系统和方法 |
CN109216192A (zh) * | 2017-07-03 | 2019-01-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN109216192B (zh) * | 2017-07-03 | 2021-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN110880475A (zh) * | 2018-09-06 | 2020-03-13 | 长鑫存储技术有限公司 | 空气隙形成方法 |
CN111613675A (zh) * | 2019-02-25 | 2020-09-01 | 株式会社东芝 | 半导体装置 |
CN111613675B (zh) * | 2019-02-25 | 2023-11-28 | 株式会社东芝 | 半导体装置 |
CN114171472A (zh) * | 2021-11-26 | 2022-03-11 | 南京元络芯科技有限公司 | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 |
CN114171472B (zh) * | 2021-11-26 | 2024-04-16 | 南京元络芯科技有限公司 | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 |
WO2023213014A1 (zh) * | 2022-05-05 | 2023-11-09 | 长鑫存储技术有限公司 | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101656268A (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
US11728271B2 (en) | Structure and method for a low-K dielectric with pillar-type air-gaps | |
US9911851B2 (en) | Integrated circuit devices having air-gap spacers above gate electrodes | |
CN101419984B (zh) | 半导体结构及其形成方法 | |
US7615817B2 (en) | Methods of manufacturing semiconductor devices and semiconductor devices manufactured using such a method | |
US8153492B2 (en) | Self-aligned V-channel MOSFET | |
KR101595932B1 (ko) | 집적 회로들 및 금속 게이트 전극들을 갖는 집적 회로들을 제조하기 위한 방법들 | |
US9337307B2 (en) | Method for fabricating transistor with thinned channel | |
CN106449388B (zh) | 具有自对准源极接触和漏极接触的晶体管及其制造方法 | |
US20150079751A1 (en) | Fin field effect transistor with merged metal semiconductor alloy regions | |
KR20170027924A (ko) | 반도체 메모리 소자 | |
JP2012033939A (ja) | Dramアクセス・トランジスタ及び形成方法 | |
KR102424129B1 (ko) | 반도체 물질의 필라를 따라 전도성 구조를 갖는 어셈블리 및 집적 회로를 형성하는 방법 | |
KR20140112347A (ko) | 소스/드레인에 하부 SiGe 층을 갖는 FinFET | |
CN103035712B (zh) | 半导体器件及其制造方法 | |
CN109256390A (zh) | 垂直存储器件 | |
US11881510B2 (en) | Semiconductor device | |
US20190051728A1 (en) | Semiconductor device | |
CN101331598A (zh) | 绝缘体上硅中的源极和漏极的形成 | |
CN104733389B (zh) | 晶体管的形成方法 | |
CN101640218B (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
US10903331B2 (en) | Positioning air-gap spacers in a transistor for improved control of parasitic capacitance | |
CN102104002B (zh) | 一种制备极短栅长体硅围栅MOSFETs的方法 | |
CN107369621A (zh) | 鳍式场效应晶体管及其形成方法 | |
TWI262561B (en) | Method of forming ultra-shallow junction devices and its application in a memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100224 |