CN101640218B - 金属氧化物半导体场效应晶体管及其制造方法 - Google Patents

Abstract

本发明公开一种金属氧化物半导体场效应晶体管及其制造方法，其中所述金属氧化物半导体场效应晶体管包括：半导体衬底；源极和漏极，分别形成于半导体衬底内；凹槽，形成在源极和漏极之间的半导体衬底中；轻掺杂漏极，形成在凹槽底部两侧下方的半导体衬底内，分别与源极和漏极相连；栅极，形成在凹槽中，且栅极底部与凹槽底面之间具有栅极介电层；所述源极、漏极和栅极的上表面及侧面均覆盖有金属硅化物。本发明通过在源极、漏极和栅极的上表面及侧面上覆盖一层低电阻的金属硅化物，降低源极、漏极的电阻以及栅极电阻，从而提高了电路的速度。

Description

金属氧化物半导体场效应晶体管及其制造方法

技术领域

本发明涉及一种半导体器件及其制造方法，具体地说，涉及一种金属氧化物半导体场效应晶体管及其制造方法。

背景技术

随着半导体技术工艺的进步，成本更低、功耗更小、速度更快的半导体器件已经成为半导体以及电子产业的普遍追求的目标之一。为了实现上述目标，提高集成度，缩小单元面积，在同样面积的芯片内制造更多的晶体管，半导体器件的尺寸需要持续地随着技术发展而进行微缩。为了获得更短的栅长，通常的方法是购买能够制造更短栅长的光刻设备。目前光刻机已经成为半导体制造中最为昂贵的设备，一台光刻机的价格高达数千万美元，升级光刻设备需要巨额的投入。

同时，现在的应用对集成电路速度的要求也越来越高。电路中信号传递的快慢，由电阻(R)与电容(C)的乘积决定，RC乘积越大，速度就越慢，反之，RC乘积越小，信号传输速度就能越快。在集成电路的多层互连结构中，栅极经常用来作为最底层的互连线使用，特别是在存储器电路中，栅极常常用来作为字线(word line)，并且具有很长的长度，导致较大的电阻，从而影响电路的速度。

在目前的CMOS工艺中，多晶硅栅极上一般会形成一层金属硅化物以减小其电阻。但是在现有工艺中，金属硅化物只形成在栅极的上表面，栅极的宽度往往随着关键尺寸的缩小而缩短，对于同样长度的栅极连线，这就会导致栅极电阻相应地变大，从而影响电路的速度。

发明内容

本发明要解决的技术问题是：提供一种金属氧化物半导体场效应晶体管及其制造方法，提高电路的速度。

为解决上述技术问题，本发明提供一种金属氧化物半导体场效应晶体管，包括：

半导体衬底；

源极和漏极，分别形成于半导体衬底内；

凹槽，形成在源极和漏极之间的半导体衬底中；

轻掺杂漏极，形成在凹槽底部两侧下方的半导体衬底内，分别与源极和漏极相连；

栅极，形成在凹槽中，且栅极底部与凹槽底面之间具有栅极介电层；

所述源极、漏极和栅极的上表面及侧面均覆盖有金属硅化物。

进一步的，所述栅极为N型或P型多晶硅栅极。

进一步的，所述栅极介电层为硅的氧化物、硅的氮氧化物、HfO₂或者其他高介电常数的介质层。

进一步的，所述的金属硅化物为钛或钴或镍的硅化物。

进一步的，所述钴的硅化物为CoSi₂。

本发明还提供一种形成如上所述金属氧化物半导体场效应晶体管的制造方法，包括步骤：

提供一半导体衬底；

在所述半导体衬底上形成一凹槽；

分别在所述凹槽侧壁下方的半导体衬底内形成轻掺杂漏极；

在所述轻掺杂漏极之间的凹槽内形成突出的栅极；

在所述轻掺杂漏极两外侧的半导体表面上分别形成源极和漏极，所述源极和漏极与同侧的轻掺杂漏极相连；

分别在所述源极、漏极以及栅极的上表面及侧面形成金属硅化物。

进一步的，形成金属硅化物的步骤包括：

在所述源极、漏极以及栅极的上表面及侧面沉积一层金属；

对沉积的金属进行高温反应，使所述金属与源极、漏极以及栅极接触的区域形成金属硅化物；

刻蚀去除未反应的金属；

对形成的金属硅化物进行再次高温反应，使所述金属硅化物转化为低阻相。

进一步的，形成突出的栅极其步骤包括：

在所述凹槽内填充绝缘物；

在所述绝缘物内形成一栅极空间；

在所述栅极空间内填充多晶硅，形成栅极；

去除栅极两侧的部分绝缘物，暴露出源极侧面、漏极侧面以及栅极侧面，使得剩余部分的绝缘物形成栅极侧墙。

本发明还提供形成突出的栅极的另一种方法，其步骤包括：

在所述凹槽底部表面上形成绝缘层；

在所述绝缘层表面上的凹槽空间内填充多晶硅并进行平坦化；

通过光刻和刻蚀多晶硅形成栅极；

在所述栅极两侧的绝缘物上再沉积部分绝缘物形成栅极侧墙。

与传统的金属氧化物半导体场效应晶体管及其制造方法相比，本发明通过在源极、漏极和栅极的上表面以及侧面覆盖一层低电阻的金属硅化物，大大降低源极、漏极的电阻以及栅极电阻，从而提高电路的速度。

而且，在半导体衬底上利用光刻设备所能形成的最小长度来形成凹槽，通过在凹槽内形成栅极侧墙，并在栅极侧墙之间生长形成栅极介电层以及栅极，从而突破了光刻设备能够实现的最小栅长的限制，缩小了源极和漏极之间形成的沟道长度。

另外，通过在所述栅极侧墙两侧的半导体衬底表面下方分别形成源极和漏极，使源极和漏极高出沟道平面，降低了源极和漏极的寄生电容。

附图说明

图1为本发明实施例中金属氧化物半导体场效应晶体管的结构示意图；

图2A～2H为本发明实施例中自对准制造方法中各个步骤的截面示意图；

图3A～3D为本发明实施例中非自对准制造方法中各个步骤的截面示意图。

具体实施方式

为了更清楚了解本发明的技术内容，特举具体实施例并配合所附图示说明如下。

请参阅图1，图1为本发明实施例中的金属氧化物半导体场效应晶体管结构示意图。该金属氧化物半导体场效应晶体管包括半导体衬底1，源极7和漏极8，分别形成于半导体衬底1内；凹槽(未标示)，形成在源极7和漏极8之间的半导体衬底1中；轻掺杂漏极3，形成在凹槽底部两侧下方的半导体衬底1内，分别与源极7和漏极8相连；栅极6，形成在凹槽中，且栅极底部与凹槽底面之间具有栅极介电层4a；栅极侧墙4b的高度大于栅极介电层4a的高度，并与所述栅极介电层4a相连，所述源极7、漏极8和栅极6的上表面以及侧面均覆盖有金属硅化物9。

请参阅图2A～2H，图2A～2H为本发明实施例中自对准制造方法中各个步骤的截面示意图。

首先，提供一半导体衬底1，可选择地，根据需要，所述半导体衬底1为P型衬底，或者为N型衬底，并在衬底内形成P阱(NMOS)或者N阱(PMOS)，如图2A所示。

然后，在所述半导体衬底1内形成一凹槽2，如图2B所示。

紧接着，在所述凹槽2上，采用离子注入以一倾斜的角度注入所述凹槽2，从而在所述凹槽2侧壁下方的半导体衬底内形成轻掺杂漏极(LDD)3，形成的LDD3，其中一部分位于凹槽2底部的下方，另一部分沿横向扩散至凹槽2侧壁外侧，LDD3的具体深度和横向宽度由离子注入的剂量和倾角决定。倾角为离子注入的方向与所述绝缘层表面的夹角(图1D中的∠a和∠b)。实际生产中，可根据器件的最小栅长的长度以及凹槽2的深度而选取合适的离子注入角度，对于制造对称的器件，可以采用对称注入的方式，对于非对称的器件，可以采用不同的倾斜角度注入离子。本实施例中，可以选取对称注入的方式，其∠a＝∠b＝45°来实施，如图2C所示。

然后在所述凹槽2内填充绝缘物4，将所述凹槽2填满，以形成绝缘层。所述绝缘物4为硅的氧化物、氮化物或氧化物与氮化物的组合物，比如二氧化硅(SiO₂)、氮化硅(SiN)，或者其他介质，如图2D所示。

接着上述步骤，通过刻蚀方法，将所述凹槽2内填充的绝缘物4刻蚀出一栅极空间10，使该栅极空间10的底部暴露出半导体衬底1，然后在该半导体衬底1上热氧化生长形成栅极绝缘层4a，如图2E所示。

在该栅极空间内填充多晶硅，从而形成栅极6，所述栅极6为N型或P型多晶硅栅极，根据所述半导体衬底1形成的离子阱、源极7和漏极8类型而选择相应的类型，比如当半导体衬底1为P型离子阱、源极7和漏极8为N型时，栅极6需要为N型，反之，当半导体衬底1为N型离子阱，源极7和漏极8为P型时，栅极6需要为P型，如图2F所示。

形成栅极6后，即可将在凹槽2内填充的部分绝缘物4去除，具体去除的部分为通过刻蚀的方法将栅极6两侧的绝缘物4去除，使得剩余部分的绝缘物形成栅极侧墙4b，如图2G所示。

然后，通过离子注入方法在所述轻掺杂漏极3两外侧的半导体衬底1表面上分别形成源极7和漏极8，如图2B所示，所述源极7和漏极8与同侧的轻掺杂漏极3相连，如图2H所示。

最后，为了降低源极7、漏极8的以及栅极6的电阻，所述源极7、漏极8以及栅极6表面(包括上表面和未被栅极侧墙4b覆盖的侧面)上还形成有金属硅化物(sillicide)9，所述金属硅化物9为Ti(钛)或Co(钴)或Ni(镍)的硅化物，经过反应后形成硅化物TiSi₂(硅化钛)或者CoSi₂(硅化钴)或者NiSi(硅化镍)，由于CoSi₂的电阻特性更低，本实施例中，优选为CoSi₂(硅化钴)，如图1所示。

在形成所述金属硅化物9过程中，其步骤包括：在所述源极7、漏极8以及栅极6的上表面及侧面沉积一层金属，此时的金属还未与硅或者多晶硅反应，因此，需要对沉积的金属进行高温反应，使所述金属与源极7、漏极8以及栅极6接触的区域形成金属硅化物9，而在远离硅或者多晶硅的部分金属中，有些还未完全反应，因此，需要刻蚀去除未反应的金属，然后再对形成的金属硅化物进行再次高温反应，使所述金属硅化物转化为低阻相，使其电阻降低，从而达到提高电路速度目的。

如上所述，本实施例中，通过在半导体衬底1上先形成一较宽的凹槽2，并在此凹槽2底面上沉淀形成栅极介电层4a以及栅极6，从而相应的实现缩小栅极长度，克服了光刻设备的光刻精度限制，大大降低了光刻精度的要求，这也意味着可以使用较老的光刻设备来制造更先进的半导体，比如用于制造0.13um制程的光刻设备可以延迟使用到下一代0.09um制程，从而减少了设备的投资，节省了大量的成本。

而且，在栅极侧墙4b两侧形成的源极7和漏极8，使源极7和漏极8高出沟道平面，相对地增加了源极7和漏极8的实际深度，从而保证较低的源极7和漏极8形成的串联电阻，但是与半导体衬底1交界处的深度很小，侧面的寄生电容变得很小。从而降低了源极7和漏极8的寄生电容，提高了器件的性能。也不必使用超浅离子注入设备和flash annealing(表面退火)设备，减少设备上的投入。

请参阅图3A～3D，图3A～3D为本发明实施例中非自对准制造方法中各个步骤的截面示意图。本发明还公开一种金属氧化物半导体场效应晶体管的非自对准制造方法。

在形成凹槽2以及轻掺杂漏极3之后，先在所述凹槽2底部表面上形成一层绝缘层4，用以作为栅极介电层4a，如图3A所示。

然后在所述绝缘层4表面上的凹槽2空间内填充多晶硅，由于在填充过程中，凹槽2外部也会填充有部分多余的多晶硅，因此填充完毕后，需要进行平坦化，将多余的多晶硅去除掉，如图3B所示。

接着，通过光刻和刻蚀，去除部分多晶硅，使其剩余部分的多晶硅形成栅极6，如图3C所示。

在所述栅极6两侧的绝缘层4上再沉积部分绝缘物形成栅极侧墙4b，如图3D所示。

最后，与上述自对准的制造方法一样，形成源极7、漏极8以及金属硅化物9，如图1所示。

采用非自对准的制造方法得到的栅极6以及得到金属氧化物半导体场效应晶体管其技术效果与自对准方法一样。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。

Claims (9)

1.一种金属氧化物半导体场效应晶体管，包括：

半导体衬底；

源极和漏极，分别形成于半导体衬底内；

凹槽，形成在源极和漏极之间的半导体衬底中；

轻掺杂漏极，形成在凹槽底部两侧下方的半导体衬底内，分别与源极和漏极相连；

栅极，形成在凹槽中，且栅极底部与凹槽底面之间具有栅极介电层，

其特征在于：所述源极、漏极和栅极的上表面及侧面均覆盖有金属硅化物。

2.如权利要求1所述的金属氧化物半导体场效应晶体管，其特征在于：所述栅极为N型或P型多晶硅栅极。

3.如权利要求1所述的金属氧化物半导体场效应晶体管，其特征在于：所述栅极介电层为硅的氧化物、硅的氮氧化物、HfO2或者其他高介电常数的介质层。

4.如权利要求1所述的金属氧化物半导体场效应晶体管，其特征在于：所述的金属硅化物为钛或钴或镍的硅化物。

5.如权利要求4所述的金属氧化物半导体场效应晶体管，其特征在于：所述钴的硅化物为CoSi₂。

6.一种形成如权利要求1～5所述金属氧化物半导体场效应晶体管的制造方法，其特征在于，包括步骤：

提供一半导体衬底；

在所述半导体衬底上形成一凹槽；

分别在所述凹槽侧壁下方的半导体衬底内形成轻掺杂漏极；

在所述轻掺杂漏极之间的凹槽内形成突出的栅极；

在所述轻掺杂漏极两外侧的半导体表面上分别形成源极和漏极，所述源极和漏极与同侧的轻掺杂漏极相连；

分别在所述源极、漏极以及栅极的上表面及侧面形成金属硅化物。

7.如权利要求6所述的制造方法，其特征在于，形成金属硅化物的步骤包括：

在所述源极、漏极以及栅极的上表面及侧面沉积一层金属；

对沉积的金属进行高温反应，使所述金属与源极、漏极以及栅极接触的区域形成金属硅化物；

刻蚀去除未反应的金属；

对形成的金属硅化物进行再次高温反应，使所述金属硅化物转化为低阻相。

8.如权利要求6所述的制造方法，其特征在于，形成突出的栅极其步骤包括：

在所述凹槽内填充绝缘物；

在所述绝缘物内形成一栅极空间；

在所述栅极空间内填充多晶硅，形成栅极；

去除栅极两侧的部分绝缘物，暴露出源极侧面、漏极侧面以及栅极侧面，使得剩余部分的绝缘物形成栅极侧墙。

9.如权利要求6所述的制造方法，其特征在于，形成突出的栅极其步骤包括：

在所述凹槽底部表面上形成绝缘层；

在所述绝缘层表面上的凹槽空间内填充多晶硅并进行平坦化；

通过光刻和刻蚀多晶硅形成栅极；

在所述栅极两侧的绝缘层上再沉积部分绝缘物形成栅极侧墙。

Images