CN114171472B - 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 - Google Patents
横向双扩散金属氧化物半导体场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN114171472B CN114171472B CN202111427805.0A CN202111427805A CN114171472B CN 114171472 B CN114171472 B CN 114171472B CN 202111427805 A CN202111427805 A CN 202111427805A CN 114171472 B CN114171472 B CN 114171472B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- region
- drain
- interlayer dielectric
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 26
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000009792 diffusion process Methods 0.000 title abstract description 8
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000005669 field effect Effects 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000126 substance Substances 0.000 claims abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 6
- 238000007517 polishing process Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了横向双扩散金属氧化物半导体场效应晶体管及其制造方法，利用接触蚀刻停止层做为端点对层间电介质层进行化学机械抛光工艺平坦化；利用化学气相沉积工艺沉积附加的层间介电层；用掩模在多晶硅栅极和漏极延伸区域上方的层间电介质层中打开缺口空间；沉积低电阻率金属在填充层间电介质层中打开的缺口空间获得栅极接触插塞和漏极延伸区域接触插塞。本发明提供的横向双扩散金属氧化物半导体场效应晶体管具有完全耗尽的绝缘体上硅横向双扩散金属氧化物半导体场效应晶体管的功率放大器通常由于热传导问题而遭遇稳定性和可靠性问题。
Description
技术领域
本申请属于半导体制造的技术领域，更具体地，本申请涉及绝缘体上硅的横向双扩散金属氧化物半导体场效应晶体管及其制造方法。
背景技术
由于无线通信部门的蓬勃发展，射频应用的市场需求越来越大。射频绝缘体上硅工艺在这个快节奏的领域中发挥着越来越重要的作用。无线通信应用中的关键模块之一是前端模块。由于通信协议变得更加复杂，前端模块市场规模一直在增大。在无线前端模块中，有三个组件处于天线和收发器之间的关键路径上。这三个组件分别为射频开关，低噪声放大器和功率放大器。 射频绝缘体上硅工艺已经拥有超过90％的射频开关市场。利用射频绝缘体上硅工艺制造的低噪声放大器在商业通信市场中也稳健地占有一席之地。然而，功率放大器仍然是射频绝缘体上硅工艺需要攻克的最后一个同时也是更重要的前端部件。
图1〜图3示出了制造横向双扩散金属氧化物半导体场效应晶体管常规工艺的横截面视图。如图1所示，半导体衬底100上由隔离带105分成各个有源区。隔离带105可以是PN结，浅沟槽隔离（STI）或硅的局部氧化（LOCOS）。硅化物在绝缘栅极电介质层115上形成MOS器件多晶硅栅极110。绝缘栅极电介质层115通常是热生长二氧化硅。从顶部将杂质注入到半导体衬底中产生轻掺杂的扩展区。使用栅极作为自对准掩模来产生轻掺杂扩展区域120，以确保连接到栅极下方的沟道区域。通过低压化学气相沉积（LPCVD），在多晶硅栅极110的侧壁上形成间隔物125。
随后是反应离子蚀刻（RIE）。利用漏极侧间隔物来对准，使用一个附加掩模来选择性地植入高电压操作的漏极延伸区域130。如图2所示，源极200通过使用源极间隔物作为掩模从顶部注入杂质到半导体衬底中而形成。同时在多晶硅栅极110的漏极延伸区域130的远端也产生漏极区域205。如图3所示，为了完成后端互连，先沉积层间电介质（ILD）300，然后使用化学机械抛光（CMP）工艺平坦化。使用接触掩模来开孔，然后沉积钨接触插塞305，随后是另一次化学机械抛光平坦化工艺。沉积金属层，然后使用金属层掩模蚀刻，这样第一金属层互连就完成了。这种后端处理通常重复以创建多层互连。
常规的横向双扩散金属氧化物半导体场效应晶体管面临着无线通信应用的多重挑战，包括绝缘体上硅工艺中的击穿电压、增益和散热。
发明内容
本发明旨在针对现有横向双扩散金属氧化物半导体场效应晶体管存在的热传导问题，提供一种横向双扩散金属氧化物半导体场效应晶体管和制备方法。具体实现方案如下。
横向双扩散金属氧化物半导体场效应晶体管，包括：半导体衬底和隔离带，所述隔离带限定半导体衬底的有源区域，所述有源区域上方设置绝缘栅极介电层，所述绝缘栅极介电层上形成多晶硅栅极；
所述有源区域的表面设置源极区域和漏极延伸区域，所述源极区域和漏极延伸区域分布在所述多晶硅栅极的相对侧上；在所述漏极延伸区域远离多晶硅栅极的一侧设置漏极区域，漏极延伸区域与漏极区域相邻；
除去多晶硅栅极的顶部，所述绝缘栅极介电层的上部设置接触蚀刻停止层，所述接触蚀刻停止层上部设置层间电介质层；
漏极区域顶部设置与其电连接的漏极接触插塞；源极区域顶部设置与其电连接的源极接触插塞；
多晶硅栅极的顶部设置第一金属片，所述第一金属片与多晶硅栅极接触，在漏极延伸区域的顶部设置第二金属片；
多晶硅栅极上方形成与所述第一金属片接触的栅极接触插塞；漏极延伸区域上方形成与所述第二金属片接触的漏极延伸区域接触插塞；
漏极接触插塞和源极接触插塞都穿过层间电介质层、接触蚀刻停止层和绝缘栅极介电层；
栅极接触插塞和漏极延伸区域接触插塞都穿过层间电介质层。
进一步地，有源区域通过掩埋的氧化硅层与半导体衬底分离。
第二方面，本发明提供横向双扩散金属氧化物半导体场效应晶体管的制备工艺，其特征在于，所述横向双扩散金属氧化物半导体场效应晶体管为以上技术方案任意一种可能的实施方式所提供的晶体管；所述制备工艺包括：包括:
步骤一、通过热生长二氧化硅方式在半导体衬底上形成绝缘栅极介电层；在绝缘栅极介电层绝上形成多晶硅栅极；从顶部将杂质注入到半导体衬底中产生轻掺杂的扩展区；
采用反应离子蚀刻工艺，利用多晶硅栅极侧间隔物来对准，使用一个附加掩模来选择性地植入高电压操作的漏极延伸区域；通过使用源极间隔物作为掩模从顶部注入杂质到半导体衬底中形成源极；在多晶硅栅极的漏极延伸区域的远端也产生漏极区域；
沉积接触蚀刻停止层；随后沉积层间电介质层，层间电介质层的厚度比刻蚀停止层厚；
步骤二、利用接触蚀刻停止层做为端点对层间电介质层进行化学机械抛光工艺平坦化；利用化学气相沉积工艺沉积附加的层间介电层；
步骤三、用掩模在多晶硅栅极和漏极延伸区域上方的层间电介质层中打开缺口空间；沉积低电阻率金属在填充层间电介质层中打开的缺口空间获得栅极接触插塞和漏极延伸区域接触插塞；
在漏极区域和源极区域上方使用接触掩模来开孔，然后沉积钨接触插塞；
步骤四、应用化学机械抛光工艺来平面化和去除层间电介质之上的金属；进行后端互连处理。
本发明所取得的有益技术效果：本发明提供的横向双扩散金属氧化物半导体场效应晶体管具有完全耗尽的绝缘体上硅横向双扩散金属氧化物半导体场效应晶体管的功率放大器通常由于热传导问题而遭遇稳定性和可靠性问题。本发明的LDMOS结构在工作期间产生大多数热量的漏极延伸区域上方集成了理想的热导管。在本发明中引入的金属片都会使用高导热性和低电阻率金属材料。
本发明不仅提高了LDMOS 射频性能并减轻了散热问题，而且以最小的额外工艺复杂度实现了目标。
附图说明
图1为现有横向双扩散金属氧化物半导体场效应晶体管常规工艺步骤一后的横截面视图；
图2为现有横向双扩散金属氧化物半导体场效应晶体管常规工艺步骤二后的横截面视图；
图3为现有横向双扩散金属氧化物半导体场效应晶体管常规工艺步骤三后的横截面视图；
图4为本发明具体实施例提供的工艺中步骤一后的横截面图结构示意图；
图5为本发明具体实施例提供的工艺中步骤二后的横截面图结构示意图；
图6为本发明具体实施例提供的工艺中步骤三后的横截面图结构示意图；
图7为本发明具体实施例提供的工艺中步骤四后的横截面图结构示意图。
具体实施方式
在下文中，将参考附图详细讨论绝金属氧化物半导体晶体管低电阻低电容和高可靠性的掺杂方法的实施例。然而，应当理解，所提供的附图仅仅是优选实施例。本发明提供了许多可应用于各种半导体器件制造工艺的发明概念。所讨论的具体实施例仅用于说明，并不以任何方式限制本公开的范围。
实施例：如图7所示，横向双扩散金属氧化物半导体场效应晶体管，包括：半导体衬底400和隔离带，所述隔离带限定半导体衬底405的有源区域，所述有源区域上方设置绝缘栅极介电层415，所述绝缘栅极介电层415上形成多晶硅栅极410；
所述有源区域的表面设置源极区域600和漏极延伸区域425，所述源极区域600和漏极延伸区域425分布在所述多晶硅栅极410的相对侧上；在所述漏极延伸区域425远离多晶硅栅极410的一侧设置漏极区域605，漏极延伸区域425与漏极区域605相邻；
除去多晶硅栅极410的顶部位置，所述绝缘栅极介电层415的上部其他位置设置接触蚀刻停止层430，所述接触蚀刻停止层430上部设置层间电介质层435；
漏极区域605顶部设置与其电连接的漏极接触插塞；源极区域600顶部设置与其电连接的源极接触插塞；
多晶硅栅极410的顶部设置第一金属片700，所述第一金属片700与多晶硅栅极410接触，在漏极延伸区域425的顶部设置第二金属片705；
多晶硅栅极410上方形成与所述第一金属片700接触的栅极接触插塞；漏极延伸区域425上方形成与所述第二金属片705接触的漏极延伸区域接触插塞；
漏极接触插塞和源极接触插塞都穿过层间电介质层500、接触蚀刻停止层430和绝缘栅极介电层415；
栅极接触插塞和漏极延伸区域接触插塞都穿过层间电介质层500。
所述横向双扩散金属氧化物半导体场效应晶体管的制备工艺包括：如图4所示，步骤一、有源区域通过掩埋的氧化硅层405与半导体衬底400分离。在绝缘栅极介电层415上的多晶硅栅极410是横向双扩散金属氧化物半导体场效应晶体管栅极。绝缘栅极介电层415通常是热生长二氧化硅。从顶部将杂质注入到半导体衬底中产生轻掺杂扩展区域 420；采用反应离子蚀刻工艺，利用多晶硅栅极侧间隔物来对准，使用一个附加掩模来选择性地植入高电压操作的漏极延伸区域425。
通过使用源极间隔物作为掩模从顶部注入杂质到半导体衬底400中形成源极区域600；在多晶硅栅极410的漏极延伸区425域的远端也产生漏极区域605；
在轻掺杂扩展区域 420和漏极延伸区域425植入完成之后，沉积接触蚀刻停止层（CESL）430，随后是沉积厚的层间电介质层435。
如图5所示，步骤二、利用接触蚀刻停止层430做为端点对层间电介质层435进行化学机械抛光工艺平坦化。然后用化学气相沉积（CVD）工艺沉积附加的层间介电层500。 附加的层间电介质层500的厚度用于确定随后的栅极金属厚度。 CMP和CVD工艺步骤允许在多晶硅栅极410上精确地对最终金属片进行厚度控制。
步骤三、如图6所示，用掩模在多晶硅栅极410和漏极延伸区域425上方的附加的层间电介质层500中打开缺口空间。沉积低电阻率金属在填充的附加的层间电介质层500中打开的缺口空间。
步骤四、如图7所示，应用化学机械抛光工艺来平面化和去除附加的层间电介质层500之上的金属，这样只剩下先前蚀刻步骤打开的空缺里的金属。在多晶硅栅极410的顶部上会形成残余金属片即第一金属片700。在漏极延伸区域425的顶部也会形成用作栅极屏蔽610的另一金属片即第二金属片705。继续进行后端互连处理，完成本发明的横向双扩散金属氧化物半导体场效应晶体管结构。
具体实施例中，第一金属片700的厚度可以是多晶硅栅极20%到100%之间；第一金属片的宽度可以是多晶硅栅极20%到120%之间。第一金属片和第二金属片的材料可以是铝或者铜。第一金属片的作用是降低栅极电阻。
第二金属片705宽度占多晶硅栅极410到漏极电极之间距离的20%到80%。第二金属片705的作用是提供散热途径和降低漏极到栅极电容。
本发明的基于绝缘体上硅的横向双扩散金属氧化物半导体场效应晶体管结构可以显著地提高射频性能。本发明通过降低栅极电阻（Rg）来提高最大振荡频率，从而增加器件工作频率范围并提高功率增益。本发明的栅极屏蔽还可以减少漏极和栅极之间的反馈，这表现为减低栅极漏极电容Cgd或称米勒电容。 栅极漏极电容Cgd还进一步提高最大工作频率。 绝缘体上硅工艺中的掩埋氧化层导热性很差，这切断了通过晶片背面的散热路径。在完全耗尽的绝缘体硅上，硅层通常小于0.1um厚，这进一步加剧了热导问题。因此，设计具有完全耗尽的绝缘体上硅横向双扩散金属氧化物半导体场效应晶体管的功率放大器通常由于热传导问题而遭遇稳定性和可靠性问题。本发明的LDMOS结构在工作期间产生大多数热量的漏极延伸区域上方集成了理想的热导管。在本发明中引入的金属片都会使用高导热性和低电阻率金属材料。
本发明不仅提高了LDMOS 射频性能并减轻了散热问题，而且以最小的额外工艺复杂度实现了目标。
虽然上述描述包含关于某些元件，尺寸和其他教导的特定细节，但是应当理解，可以在没有这些具体细节的情况下实践本发明的实施例或它们的任何组合。这些细节不应被解释为对任何实施例的范围的限制，而仅仅是当前优选实施例的示例。在其他情况下，未示出众所周知的结构，元件和技术以清楚地解释本发明的细节。
Claims (8)
1.横向双扩散金属氧化物半导体场效应晶体管，其特征在于，包括：半导体衬底和隔离带，所述隔离带限定半导体衬底的有源区域，所述有源区域上方设置绝缘栅极介电层，所述绝缘栅极介电层上形成多晶硅栅极；
所述有源区域的表面设置源极区域和漏极延伸区域，所述源极区域和漏极延伸区域分布在所述多晶硅栅极的相对侧上；在所述漏极延伸区域远离多晶硅栅极的一侧设置漏极区域，漏极延伸区域与漏极区域相邻；
除去多晶硅栅极的顶部，所述绝缘栅极介电层的上部设置接触蚀刻停止层，所述接触蚀刻停止层上部设置层间电介质层；
漏极区域顶部设置与其电连接的漏极接触插塞；源极区域顶部设置与其电连接的源极接触插塞；
多晶硅栅极的顶部设置第一金属片，所述第一金属片与多晶硅栅极接触，在漏极延伸区域的顶部设置第二金属片；
多晶硅栅极上方形成与所述第一金属片接触的栅极接触插塞；漏极延伸区域上方形成与所述第二金属片接触的漏极延伸区域接触插塞；
漏极接触插塞和源极接触插塞都穿过层间电介质层、接触蚀刻停止层和绝缘栅极介电层；
栅极接触插塞和漏极延伸区域接触插塞都穿过层间电介质层。
2.根据权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，有源区域通过掩埋的氧化硅层与半导体衬底分离。
3.根据权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，第一金属片的厚度是多晶硅栅极20%到100%之间。
4.根据权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，第一金属片的宽度是多晶硅栅极20%到120%之间。
5.根据权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，第一金属片的材料是铝或者铜。
6.根据权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，第二金属片的材料是铝或者铜。
7.根据权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，第二金属片宽度占栅极到漏极电极之间距离的20%到80%。
8.横向双扩散金属氧化物半导体场效应晶体管的制备工艺，其特征在于，所述横向双扩散金属氧化物半导体场效应晶体管为权利要求1~7任意一项权利要求所述的晶体管；所述制备工艺包括：包括:
步骤一、通过热生长二氧化硅方式在半导体衬底上形成绝缘栅极介电层；在绝缘栅极介电层上形成多晶硅栅极；从顶部将杂质注入到半导体衬底中产生轻掺杂扩展区；
采用反应离子蚀刻工艺，利用多晶硅栅极侧间隔物来对准，使用一个附加掩模来选择性地植入高电压操作的漏极延伸区域；通过使用源极间隔物作为掩模从顶部注入杂质到半导体衬底中形成源极；在多晶硅栅极的漏极延伸区域的远端也产生漏极区域；
沉积接触蚀刻停止层；随后沉积层间电介质层，层间电介质层的厚度比刻蚀停止层厚；
步骤二、利用接触蚀刻停止层做为端点对层间电介质层进行化学机械抛光工艺平坦化；利用化学气相沉积工艺沉积附加的层间介电层；
步骤三、用掩模在多晶硅栅极和漏极延伸区域上方的层间电介质层中打开缺口空间；沉积低电阻率金属在填充层间电介质层中打开的缺口空间获得栅极接触插塞和漏极延伸区域接触插塞；
在漏极区域和源极区域上方使用接触掩模来开孔，然后沉积钨接触插塞；
步骤四、应用化学机械抛光工艺来平面化和去除层间电介质之上的金属；进行后端互连处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111427805.0A CN114171472B (zh) | 2021-11-26 | 2021-11-26 | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111427805.0A CN114171472B (zh) | 2021-11-26 | 2021-11-26 | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114171472A CN114171472A (zh) | 2022-03-11 |
| CN114171472B true CN114171472B (zh) | 2024-04-16 |
Family
ID=80481236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111427805.0A Active CN114171472B (zh) | 2021-11-26 | 2021-11-26 | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114171472B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194299B1 (en) * | 1999-06-03 | 2001-02-27 | Advanced Micro Devices, Inc. | Method for fabrication of a low resistivity MOSFET gate with thick metal on polysilicon |
| CN101656268A (zh) * | 2009-07-24 | 2010-02-24 | 上海宏力半导体制造有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| CN102447383A (zh) * | 2010-10-08 | 2012-05-09 | 大中积体电路股份有限公司 | 整合转换器的半导体组件及其封装结构 |
| CN112913013A (zh) * | 2018-10-19 | 2021-06-04 | 克里公司 | 晶体管电平输入和输出谐波终止 |
| CN112993039A (zh) * | 2016-05-24 | 2021-06-18 | 马克西姆综合产品公司 | Ldmos晶体管及相关系统和方法 |
-
2021
- 2021-11-26 CN CN202111427805.0A patent/CN114171472B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194299B1 (en) * | 1999-06-03 | 2001-02-27 | Advanced Micro Devices, Inc. | Method for fabrication of a low resistivity MOSFET gate with thick metal on polysilicon |
| CN101656268A (zh) * | 2009-07-24 | 2010-02-24 | 上海宏力半导体制造有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| CN102447383A (zh) * | 2010-10-08 | 2012-05-09 | 大中积体电路股份有限公司 | 整合转换器的半导体组件及其封装结构 |
| CN112993039A (zh) * | 2016-05-24 | 2021-06-18 | 马克西姆综合产品公司 | Ldmos晶体管及相关系统和方法 |
| CN112913013A (zh) * | 2018-10-19 | 2021-06-04 | 克里公司 | 晶体管电平输入和输出谐波终止 |
Non-Patent Citations (2)
| Title |
|---|
| AB类LDMOS基站大功率放大器设计;严伟国;刘成国;丁肇宇;吴志鹏;;电子设计工程;20170305(第05期);全文 * |
| 屏蔽栅结构射频功率VDMOSFET研制;李飞;刘英坤;邓建国;胡顺欣;孙艳玲;;半导体技术;20130303(第03期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114171472A (zh) | 2022-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0988651B1 (en) | LDMOS transistor structure with trench source contact | |
| US7385248B2 (en) | Shielded gate field effect transistor with improved inter-poly dielectric | |
| US8198154B2 (en) | Method of forming bottom-drain LDMOS power MOSFET structure having a top drain strap | |
| JP4891415B2 (ja) | 半導体装置 | |
| US7704808B2 (en) | Methods of forming semiconductor-on-insulating (SOI) field effect transistors with body contacts | |
| US20130178036A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20210367064A1 (en) | Ldmos device and method for making the same | |
| US10134641B2 (en) | Enhanced integration of DMOS and CMOS semiconductor devices | |
| US8426920B2 (en) | MOSFET and method for manufacturing the same | |
| KR100589489B1 (ko) | 횡형 디모스의 제조방법 | |
| JP4134001B2 (ja) | 半導体装置の製造方法 | |
| WO2004049399A2 (en) | Laterally difussed mos transistor (ldmos) and method of making same | |
| US10096717B2 (en) | MOSFET and method for manufacturing the same | |
| US5843826A (en) | Deep submicron MOSFET device | |
| US6355944B1 (en) | Silicon carbide LMOSFET with gate reach-through protection | |
| CN114171472B (zh) | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 | |
| US7943465B2 (en) | Method for manufacturing a semiconductor component | |
| US8138550B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| WO2012174769A1 (zh) | Mosfet及其制造方法 | |
| KR101148279B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20240178283A1 (en) | Ldmos device and method of fabrication of same | |
| CN111755337A (zh) | 横向双扩散晶体管的制造方法 | |
| KR100537269B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20020044861A (ko) | 모스형 전계효과 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |