CN112913013A - 晶体管电平输入和输出谐波终止 - Google Patents

晶体管电平输入和输出谐波终止 Download PDF

Info

Publication number
CN112913013A
CN112913013A CN201980067907.0A CN201980067907A CN112913013A CN 112913013 A CN112913013 A CN 112913013A CN 201980067907 A CN201980067907 A CN 201980067907A CN 112913013 A CN112913013 A CN 112913013A
Authority
CN
China
Prior art keywords
transistor device
wiring layer
ground conductor
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980067907.0A
Other languages
English (en)
Other versions
CN112913013B (zh
Inventor
F·特朗
Z·莫克提
G·比格尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of CN112913013A publication Critical patent/CN112913013A/zh
Application granted granted Critical
Publication of CN112913013B publication Critical patent/CN112913013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种晶体管器件包括：晶体管单元，所述晶体管单元包括沟道区；栅极道，所述栅极道电连接到在沟道区上方的栅极电极并与栅极电极物理地分离；以及谐波终止电路，所述谐波终止电路在晶体管器件的输入端子和栅极电极之间电连接到栅极道，谐波终止电路被配置为终止晶体管器件的基本操作频率的谐波频率处的信号。

Description

晶体管电平输入和输出谐波终止
相关申请的交叉引用
本申请要求于2018年10月19日提交的美国专利申请序列No.16/165,846的优先权，其全部内容通过引用并入本文。
技术领域
本文所描述的发明构思涉及微电子器件，并且更具体地，涉及具有基于单位单元(unit cell)结构的高功率高频晶体管。
背景技术
近年来，需要在诸如射频(500MHz)、S频带(3GHz)和X频带(10GHz)之类的高频处操作时的高功率处理能力的电气电路已经变得更加普遍。因为高功率、高频电路的增加，存在对能够可靠地在射频和微波频率处操作同时仍能够处理较高功率负载的晶体管的需求的对应增加。
为了提供增加的输出功率，已经开发了具有较大栅极周边(periphery)的晶体管。用于增加晶体管的有效栅极周边的一种技术是设置以单位单元配置的并联电连接的多个晶体管单元。例如，高功率晶体管可以包括多个栅极指，该多个栅极指在相应的细长的源极接触件和漏极接触件之间平行地延伸，如图1中所图示的。
具体地，图1图示了常规半导体晶体管器件10的金属布局，半导体晶体管器件10包括在半导体衬底20上的栅极焊盘12和漏极焊盘32。图1是器件的平面视图(即，从上方向下看该器件)。如图1中所示，在常规半导体晶体管器件10中，栅极焊盘12通过栅极总线14连接到沿着第一方向(例如，图1中所指示的Y方向)彼此间隔开并在第二方向(例如，图1中所指示的X方向)上延伸的多个平行的栅极指16。漏极焊盘32经由漏极总线34连接到多个漏极接触件36。此外，源极接触件26也可以位于半导体晶体管器件10上。每个栅极指16在一对相邻的源极接触件26和漏极接触件36之间沿着X方向延伸。半导体晶体管器件10的单位单元被图示在框40处，且半导体晶体管器件10的单位单元包括在相邻的源极接触件26和漏极接触件36之间延伸的栅极指16。“栅极长度”是指栅极敷金属在Y方向上的距离，而“栅极宽度”是源极接触件26和漏极接触件36在X方向上重叠的距离。也就是说，栅极指16的“宽度”是指栅极指16的平行于相邻的源极接触件26/漏极接触件36延伸的尺寸(沿着X方向的距离)。器件的栅极周边是指半导体晶体管器件10的每个栅极指16的栅极宽度的总和。
通信系统中的射频(RF)功率放大器(RFPA)可以用于生成无线通信所需的高RF功率。功率放大器可以包括一个或多个有源晶体管和在有源晶体管的输入节点和输出节点处的无源匹配网络。提供基频处的阻抗变换的匹配网络可以被设计为终止可能由于有源晶体管的非线性而生成的谐波功率。RFPA的一个重要性能度量是DC至RF功率转换效率(漏极效率)。减小的漏极效率可能意味着更多的功率被浪费并被作为热消散，并且晶体管器件上的增加的热可能进一步减小效率。冷却系统经常用于冷却晶体管器件，但是冷却本身利用了额外的功率。
为了提高晶体管器件的漏极效率，需要适当地提出输入谐波终止和输出谐波终止。如Dudkiewicz等人在Microwave Journal，2015年4月的“Understanding theRelevance of Harmonic Impedance Matching in Amplifier Design”中所论证的，相对于不良的终止，在3dB的增益压缩下，谐波阻抗的适当终止可以将氮化镓(GaN)放大器漏极效率提高10％以上。在Roberg等人的在IEEE Transactions on Microwave Theory andTechnique，2011年8月，第59卷第8期，第2037-2048页的“Analysis of High-EfficiencyPower Amplifiers with Arbitrary Output Harmonic Terminations”中，对于为1的反射系数幅值G，输出二次谐波终止对漏极效率的理论影响可以多达17％。将G从1减小至0.6使漏极效率额外减小5％。对于输出三次谐波终止，漏极效率可以变化多于5％，而将G从1减小至0.6可以使效率减小3％。在Wright等人的在2008IEEE MTT-S International MicrowaveSymposium Digest，Atlanta，GA，2008年，第1147-1150页的“Highly efficient operationmodes in GaN power transistors delivering upwards of 81％efficiency and 12Woutput power”中，在2.1GHz处，组合的二次和三次输出谐波对在GaN器件上测得的漏极效率的影响为13％。至于输入侧，Gao等人在IEEE Microwave and Wireless ComponentsLetters，第16卷第2期，第81-83页，2006年2月中的“High-efficiency power amplifierdesign including input harmonic termination”中的工作显示出输入二次谐波终止可以使漏极效率从42％变化到76％，从最差变化到最佳情况场景。
提高的水平取决于技术。传统的谐波终止经常是利用封装器件内或构成放大器的印刷电路板(PCB)上的独立的分立电路系统完成的。相对于放大器，这种方法可能利用大量的面积。而且，谐波终止电路系统连同基本匹配电路系统可以引起损耗，这限制了其效果。损耗可能导致反射系数的幅值(G)的减小。如Dudkiewicz等人和Roberg等人中的所示的，效率的提高随着幅值G的减小而变小。
发明内容
依据本发明的一些实施例，晶体管器件包括晶体管单元，所述晶体管单元包括沟道区；栅极道，所述栅极道电连接到所述沟道区上的栅极电极并与所述栅极电极物理地分离；以及谐波终止电路，所述谐波终止电路在所述栅极电极与所述晶体管器件的输入端子之间电连接到所述栅极道，所述谐波终止电路被配置为终止在所述晶体管器件的基本操作频率的谐波频率处的信号。
在一些实施例中，所述谐波终止电路被配置为针对在所述晶体管器件的所述基本操作频率的所述谐波频率处的信号，提供从所述输入端子到地的低阻抗路径。
在一些实施例中，所述晶体管器件包括衬底，并且所述晶体管单元在所述衬底上，所述栅极道在与所述衬底的顶表面垂直的第一方向上与所述栅极电极物理地分离，以及所述谐波终止电路在所述栅极道和所述衬底的顶表面之间在所述衬底上延伸。
在一些实施例中，所述谐波终止电路包括位于所述栅极道和所述衬底的顶表面之间的布线层。
在一些实施例中，所述布线层包括螺旋电感。
在一些实施例中，所述布线层包括弯曲的迹线部。
在一些实施例中，所述布线层包括具有基于所述晶体管器件的基本操作频率的长度的四分之一波长传输线。
在一些实施例中，所述布线层与所述晶体管器件的地导体分离并且电容性地耦合到所述晶体管器件的地导体。
在一些实施例中，所述地导体包括第一地导体层和第二地导体层，以及所述布线层在第二方向上与所述第一地导体层物理地分离，并在第三方向上与所述第二地导体层物理地分离，所述第三方向与所述第二方向相反。
在一些实施例中，所述第二地导体层在所述布线层和所述栅极道之间，以及所述第一地导体层在所述布线层和所述衬底的所述顶表面之间。
在一些实施例中，所述布线层是第一布线层，并且所述晶体管器件还包括第二布线层，所述第一布线层包括在所述栅极道和所述衬底的顶表面之间的电感性电路，以及所述第二布线层电耦合到所述第一布线层，并且所述第二布线层与所述晶体管器件的地导体分离并电容性地耦合到所述晶体管器件的地导体。
在一些实施例中，所述第二布线层在所述第一布线层和所述晶体管器件的所述地导体之间。
在一些实施例中，所述谐波频率是二次谐波频率。
在一些实施例中，所述栅极电极是多个栅极电极中的一个栅极电极，以及所述栅极道被配置为将所述多个栅极电极连接到所述晶体管器件的所述输入端子。
在一些实施例中，所述谐波终止电路包括串联谐振电路，所述串联谐振电路包括电容性串联连接到地导体的电感性元件。
在一些实施例中，所述谐波终止电路是第一谐波终止电路，以及所述晶体管器件还包括在所述晶体管单元中的漏极区；漏极道，所述漏极道电连接到所述漏极区上的漏极电极；以及第二谐波终止电路，所述第二谐波终止电路在所述漏极电极和所述晶体管器件的输出端子之间耦合到所述漏极道，所述第二谐波终止电路被配置为提供从所述输出端子起的短路或低阻抗路径，以终止在所述晶体管器件的基本操作频率的谐波频率处的信号。
在一些实施例中，所述晶体管器件还包括衬底，并且所述漏极道在所述衬底上延伸，所述漏极道在与所述衬底的顶表面垂直的第一方向上与所述漏极电极物理地分离，以及所述第二谐波终止电路在所述栅极道和所述衬底的顶表面之间在所述衬底上延伸。
在一些实施例中，所述第二谐波终止电路在所述漏极道和所述衬底的顶表面之间在所述衬底上延伸。
依据本发明的一些实施例，晶体管器件包括衬底；多个源极区和多个漏极区，所述多个源极区和所述多个漏极区交替地布置在所述衬底上；以及谐波终止电路，所述谐波终止电路包括所述衬底上的布线层，其中，所述谐波终止电路电连接在所述晶体管器件的输入与在源极区和漏极区中的相邻源极区和漏极区之间的栅极电极之间。
在一些实施例中，所述布线层包括螺旋电感。
在一些实施例中，所述谐波终止电路被配置为针对在所述晶体管器件的基本操作频率的谐波频率处的信号，提供从所述晶体管器件的输入到地的短路或低阻抗路径。
在一些实施例中，所述谐波终止电路包括串联谐振电路，所述串联谐振电路包括电容性串联连接到地导体的电感性元件。
在一些实施例中，所述布线层电容性地耦合到所述晶体管器件的地导体。
在一些实施例中，所述布线层与所述地导体被电介质层物理地分离。
在一些实施例中，所述地导体包括第一地导体层和第二地导体层，以及所述布线层在第二方向上与所述第一地导体层物理地分离，并在第三方向上与所述第二地导体层物理地分离，所述第三方向与所述第二方向相反。
在一些实施例中，所述布线层在所述衬底上方的第一层面处，以及所述晶体管器件还包括栅极道，所述栅极道在所述衬底上方的第二层面处延伸并电连接到在源极区和漏极区中的相邻源极区和漏极区之间的所述栅极电极，所述第一层面比所述第二层面更接近所述衬底的顶表面，以及所述谐波终止电路在所述栅极电极和所述晶体管器件的输入之间电连接到所述栅极道。
在一些实施例中，所述布线层是第一布线层，以及所述晶体管器件还包括第二布线层，其中所述第一布线层包括在所述栅极道和所述衬底的顶表面之间的电感性电路，以及所述第二布线层电耦合到所述第一布线层，并且所述第二布线层与所述晶体管器件的地导体分离并电容性地耦合到所述晶体管器件的地导体。
依据本发明的一些实施例，RF传输器件包括多个RF晶体管单元，所述多个RF晶体管单元中的每个RF晶体管单元包括栅极电极和漏极电极；RF输入多分支部，所述RF输入多分支部耦合到RF晶体管单元中的相应RF晶体管单元的栅极电极；RF输出多分支部，所述RF输出多分支部耦合到RF晶体管单元中的相应RF晶体管单元的漏极电极；以及谐波终止电路，所述谐波终止电路电耦合到连接道，所述连接道在RF晶体管单元中的至少一个RF晶体管单元和所述RF输出多分支部之间或者在RF晶体管单元中的至少一个RF晶体管单元和所述RF输入多分支部之间。
在一些实施例中，所述连接道是漏极道，并且所述谐波终止电路电耦合在RF晶体管单元中的至少一个RF晶体管单元和所述RF输出多分支部之间。
在一些实施例中，所述连接道是栅极道，并且所述谐波终止电路电耦合在RF晶体管单元中的至少一个RF晶体管单元和所述RF输入多分支部之间。
在一些实施例中，所述谐波终止电路包括布线层，所述布线层与所述连接道物理相邻地设置并在所述连接道和地导体之间。
在一些实施例中，所述布线层包括螺旋电感。
在一些实施例中，所述布线层包括具有基于所述RF晶体管器件的操作频率的长度的四分之一波长传输线。
在一些实施例中，所述布线层与所述地导体分离并电容性地耦合到所述地导体。
在一些实施例中，所述地导体包括第一地导体层和第二地导体层，以及所述布线层在第二方向上与所述第一地导体层分离，并在第三方向上与所述第二地导体层分离，所述第三方向与所述第二方向相反。
在一些实施例中，所述布线层是第一布线层，并且所述RF晶体管器件还包括第二布线层，其中，所述第一布线层包括电感性电路，以及所述第二布线层电耦合到所述第一布线层，并且所述第二布线层与所述地导体分离并电容性地耦合到所述地导体。
在一些实施例中，所述谐波终止电路被配置为针对在所述RF晶体管器件的基本操作频率的谐波频率处的信号，提供从所述RF输入多分支部到地的短路或低阻抗路径。
附图说明
附图被包括以提供对本发明的进一步理解，附图并入并构成本申请的一部分，图示本发明的某(一个或多个)实施例。在附图中：
图1是常规多单元晶体管的金属布局的平面视图；
图2A、图2B和图2C是根据本发明构思的一些实施例的晶体管器件的各种实施例的平面视图；
图2D、图2E和图2F是图2A、图2B和图2C中图示的实施例的相应示意性电路图；
图3A和图3B是根据本发明构思的一些实施例的谐波终止电路的截面视图；
图4A和图4B是根据本发明构思的一些实施例的电感性布线层的实施例的平面视图；
图5A是根据本发明构思的一些实施例的被实现为四分之一波长传输线的布线层的平面视图，以及图5B是图5A的实施例的示意性电路图；
图6A、图6B和图6D是根据本发明构思的一些实施例的包含谐波终止电路的布线层的实施例的截面视图，以及图6C是图6B的实施例的示意性电路图；
图7是根据本发明构思的一些实施例的具有耦合到多个栅极道和漏极道的谐波终止电路的晶体管器件的平面视图；
图8是根据本发明构思的一些实施例的晶体管管芯的示意性视图；以及
图9A是横向扩散金属氧化物半导体(LDMOS)晶体管器件的单位单元的截面，图9B是利用底部源极端子的LDMOS晶体管器件的单位单元的截面，以及图9C是高电子迁移率晶体管(HEMT)单元的截面，其中的每种都可以被与本发明构思的实施例结合地使用。
具体实施方式
下文参考其中示出了本发明的实施例的附图更充分地描述本发明构思的实施例。然而，本发明构思可以按许多不同的形式来实施并且不应该被理解为限于本文阐述的实施例。而是提供这些实施例使得本公开将是彻底和完全的，并且将把本发明构思的范围充分地传达给本领域技术人员。相同的标号始终是指相同的元件。
本发明构思的实施例提供了其中谐波终止被集成在晶体管本身中而不是使用芯片外部件来实现终止的晶体管器件。本发明构思的实施例提供在晶体管的每个指或一小组指处(例如，在单位单元处)的终止。与常规器件相比，该技术提供了免于受缩放影响和/或较少受缩放影响的具有谐波终止的晶体管。不管添加到根据本发明构思的实施例的晶体管器件的指或单位单元的数量如何，谐波阻抗将如同它是单位单元一样总是被适当地终止。利用常规技术和晶体管器件，需要随着晶体管尺寸的缩放来重新调谐谐波终止电路系统。
因而，在一些实施例中，晶体管器件包括晶体管单元，所述晶体管单元包括沟道区；栅极道，所述栅极道电连接到所述沟道区上的栅极电极并与所述栅极电极物理地分离；以及谐波终止电路，所述谐波终止电路在所述栅极电极与所述晶体管器件的输入端子之间电连接到所述栅极道，所述谐波终止电路被配置为终止在所述晶体管器件的基本操作频率的谐波频率处的信号。
在一些实施例中，所述谐波终止电路被配置为针对在所述晶体管器件的所述基本操作频率的所述谐波频率处的信号，提供从所述输入端子到地的低阻抗路径。
在一些实施例中，所述晶体管器件包括衬底，并且所述晶体管单元在所述衬底上，所述栅极道在与所述衬底的顶表面垂直的第一方向上与所述栅极电极物理地分离，以及所述谐波终止电路在所述栅极道和所述衬底的顶表面之间在所述衬底上延伸。
在一些实施例中，所述谐波终止电路包括位于所述栅极道和所述衬底的顶表面之间的布线层。
在一些实施例中，所述布线层包括螺旋电感。
在一些实施例中，所述布线层包括弯曲的迹线部。
在一些实施例中，所述布线层包括具有基于所述晶体管器件的基本操作频率的长度的四分之一波长传输线。
在一些实施例中，所述布线层与所述晶体管器件的地导体分离并且电容性地耦合到所述晶体管器件的地导体。
在一些实施例中，所述地导体包括第一地导体层和第二地导体层，以及所述布线层在第二方向上与所述第一地导体层物理地分离，并在第三方向上与所述第二地导体层物理地分离，所述第三方向与所述第二方向相反。
在一些实施例中，所述第二地导体层在所述布线层和所述栅极道之间，以及所述第一地导体层在所述布线层和所述衬底的所述顶表面之间。
在一些实施例中，所述布线层是第一布线层，并且所述晶体管器件还包括第二布线层，所述第一布线层包括在所述栅极道和所述衬底的顶表面之间的电感性电路，以及所述第二布线层电耦合到所述第一布线层，并且所述第二布线层与所述晶体管器件的地导体分离并电容性地耦合到所述晶体管器件的地导体。
在一些实施例中，所述第二布线层在所述第一布线层和所述晶体管器件的所述地导体之间。
在一些实施例中，所述谐波频率是二次谐波频率。
在一些实施例中，所述栅极电极是多个栅极电极中的一个栅极电极，以及所述栅极道被配置为将所述多个栅极电极连接到所述晶体管器件的所述输入端子。
在一些实施例中，所述谐波终止电路包括串联谐振电路，所述串联谐振电路包括电容性串联连接到地导体的电感性元件。
在一些实施例中，所述谐波终止电路是第一谐波终止电路，以及所述晶体管器件还包括在所述晶体管单元中的漏极区；漏极道，所述漏极道电连接到所述漏极区上的漏极电极；以及第二谐波终止电路，所述第二谐波终止电路在所述漏极电极和所述晶体管器件的输出端子之间耦合到所述漏极道，所述第二谐波终止电路被配置为提供从所述输出端子起的短路或低阻抗路径，以终止在所述晶体管器件的基本操作频率的谐波频率处的信号。
在一些实施例中，所述晶体管器件还包括衬底，并且所述漏极道在所述衬底上延伸，所述漏极道在与所述衬底的顶表面垂直的第一方向上与所述漏极电极物理地分离，以及所述第二谐波终止电路在所述栅极道和所述衬底的顶表面之间在所述衬底上延伸。
在一些实施例中，所述第二谐波终止电路在所述漏极道和所述衬底的顶表面之间在所述衬底上延伸。
依据本发明的一些实施例，晶体管器件包括衬底；多个源极区和多个漏极区，所述多个源极区和所述多个漏极区交替地布置在所述衬底上；以及谐波终止电路，所述谐波终止电路包括所述衬底上的布线层，其中，所述谐波终止电路电连接在所述晶体管器件的输入与在源极区和漏极区中的相邻源极区和漏极区之间的栅极电极之间。
在一些实施例中，所述布线层包括螺旋电感。
在一些实施例中，所述谐波终止电路被配置为针对在所述晶体管器件的基本操作频率的谐波频率处的信号，提供从所述晶体管器件的输入到地的短路或低阻抗路径。
在一些实施例中，所述谐波终止电路包括串联谐振电路，所述串联谐振电路包括电容性串联连接到地导体的电感性元件。
在一些实施例中，所述布线层电容性地耦合到所述晶体管器件的地导体。
在一些实施例中，所述布线层与所述地导体被电介质层物理地分离。
在一些实施例中，所述地导体包括第一地导体层和第二地导体层，以及所述布线层在第二方向上与所述第一地导体层物理地分离，并在第三方向上与所述第二地导体层物理地分离，所述第三方向与所述第二方向相反。
在一些实施例中，所述布线层在所述衬底上方的第一层面处，以及所述晶体管器件还包括栅极道，所述栅极道在所述衬底上方的第二层面处延伸并电连接到在源极区和漏极区中的相邻源极区和漏极区之间的所述栅极电极，所述第一层面比所述第二层面更接近所述衬底的顶表面，以及所述谐波终止电路在所述栅极电极和所述晶体管器件的输入之间电连接到所述栅极道。
在一些实施例中，所述布线层是第一布线层，以及所述晶体管器件还包括第二布线层，其中所述第一布线层包括在所述栅极道和所述衬底的顶表面之间的电感性电路，以及所述第二布线层电耦合到所述第一布线层，并且所述第二布线层与所述晶体管器件的地导体分离并电容性地耦合到所述晶体管器件的地导体。
依据本发明的一些实施例，RF传输器件包括多个RF晶体管单元，所述多个RF晶体管单元中的每个RF晶体管单元包括栅极电极和漏极电极；RF输入多分支部，所述RF输入多分支部耦合到RF晶体管单元中的相应RF晶体管单元的栅极电极；RF输出多分支部，所述RF输出多分支部耦合到RF晶体管单元中的相应RF晶体管单元的漏极电极；以及谐波终止电路，所述谐波终止电路电耦合到连接道，所述连接道在RF晶体管单元中的至少一个RF晶体管单元和所述RF输出多分支部之间或者在RF晶体管单元中的至少一个RF晶体管单元和所述RF输入多分支部之间。
在一些实施例中，所述连接道是漏极道，并且所述谐波终止电路电耦合在RF晶体管单元中的至少一个RF晶体管单元和所述RF输出多分支部之间。
在一些实施例中，所述连接道是栅极道，并且所述谐波终止电路电耦合在RF晶体管单元中的至少一个RF晶体管单元和所述RF输入多分支部之间。
在一些实施例中，所述谐波终止电路包括布线层，所述布线层与所述连接道物理相邻地设置并在所述连接道和地导体之间。
在一些实施例中，所述布线层包括螺旋电感。
在一些实施例中，所述布线层包括具有基于所述RF晶体管器件的操作频率的长度的四分之一波长传输线。
在一些实施例中，所述布线层与所述地导体分离并电容性地耦合到所述地导体。
在一些实施例中，所述地导体包括第一地导体层和第二地导体层，以及所述布线层在第二方向上与所述第一地导体层分离，并在第三方向上与所述第二地导体层分离，所述第三方向与所述第二方向相反。
在一些实施例中，所述布线层是第一布线层，并且所述RF晶体管器件还包括第二布线层，其中，所述第一布线层包括电感性电路，以及所述第二布线层电耦合到所述第一布线层，并且所述第二布线层与所述地导体分离并电容性地耦合到所述地导体。
在一些实施例中，所述谐波终止电路被配置为针对在所述RF晶体管器件的基本操作频率的谐波频率处的信号，提供从所述RF输入多分支部到地的短路或低阻抗路径。
现在，将参考图2A-图9C来更详细地描述本发明的实施例。
如在背景部分中所讨论的，用于增加晶体管的有效栅极周边的一种技术是设置并联电连接的多个单位单元晶体管。这样的多个单位单元晶体管可以用于涉及高频和/或高功率的应用中。例如，基站可以在传输信号放大的最后阶段中使用RF功率放大器以生成小区的覆盖所需的高输出功率。在这些RF功率放大器以及类似的应用中，重要的元件是可以与其它单位单元晶体管组合以产生放大机制的单位单元晶体管。
图2A是图示了根据本发明构思的一些实施例的利用栅极道和漏极道以及谐波终止电路系统的多单元晶体管的实施例的平面视图。图3A是图2A的沿着线A-A’截取的截面。图3B是图2A的沿着线B-B’截取的截面。
首先参照图2A，图示了包括在衬底121上形成的多个晶体管单元200的晶体管器件100。晶体管单元200的有源区可以包括沟道区、源极区和漏极区。可以在沟道区上形成可以被配置为栅极指210的栅极电极。可以在漏极区上形成可以被配置为漏极指215的漏极电极。可以在源极区上形成源极接触件205。在放大期间，电流在漏极区和源极区之间(例如，在漏极指215和源极接触件205之间)流动，并且可以通过(例如，经由栅极指210)施加到沟道区的电压信号来调制电流量。
如图3A中所图示的，可以经由可以被形成为栅极指210的栅极电极将栅极信号提供给晶体管单元200的沟道区。栅极指210可以提供晶体管单元200的栅极。类似地，如图3B中所图示的，可以经由可以被形成为漏极指215的漏极电极将漏极信号提供给晶体管单元200的漏极区(或者可以从晶体管单元200的漏极区输出漏极信号)。在本文中将关于图9A-图9C更多地描述包含半导体单元200的栅极区和漏极区的半导体结构190。
参照图2A、图3A和图3B，栅极指210可以通过多个第一导电栅极通孔228耦合到多个栅极道225中的一个栅极道225。在一些实施例中，栅极道225可以在衬底121上方的比栅极指210更高的层面处。栅极道225还可以连接到栅极多分支部220。栅极多分支部220可以经由(例如，平行的)多个栅极道225将栅极信号提供给多个晶体管单元200。栅极多分支部220还可以连接到输入键合焊盘(未示出)，输入键合焊盘可以用作晶体管器件100的输入端子。栅极多分支部220可以用于将在输入键合焊盘处提供的信号(例如，栅极信号)分配给晶体管器件100的多个栅极道225。栅极多分支部220也可以被称为栅极馈给。
漏极指215可以通过多个第一导电漏极通孔238耦合到多个漏极道235中的一个漏极道235。在一些实施例中，漏极道235可以在衬底121上方的比漏极指215更高的层面处。漏极道235还可以连接到漏极多分支部240。漏极多分支部240可以经由(例如，平行的)多个漏极道235将漏极信号收集到多个晶体管单元200。漏极多分支部240还可以连接到输出键合焊盘(未示出)，输出键合焊盘可以用作晶体管器件100的输出端子。漏极多分支部240可以用于经由晶体管器件100的多个漏极道235收集晶体管单元200中的相应晶体管单元200的要被提供给输出键合焊盘的输出信号(例如，漏极信号)。漏极多分支部240也可以被称为漏极馈给。
栅极指210、漏极指215和源极接触件205可以形成在包含晶体管的实施例的半导体结构190上。更具体地，漏极指215(例如，漏极电极)、源极接触件205和栅极指210(例如，栅极电极)可以分别耦合到晶体管单元200的半导体实现的漏极区、源极区和沟道区(例如，栅极)。将理解的是，图2A的漏极指215、源极接触件205和栅极指210可以连接到的基于半导体的晶体管单元200的多个实施例是可能的。例如，漏极指215、源极接触件205和栅极指210可以耦合到LDMOS和/或HEMT晶体管实施例，尽管本发明不限于此。
例如，图9A是图2A的沿着线C-C'截取的截面，图9A图示了图2A的晶体管单元200的实现方式，其中，晶体管单元是LDMOS晶体管单元。LDMOS场效应晶体管(FET)是3端子晶体管器件，其具有在半导体结构190中形成的源极区105、沟道区110和漏极区115。半导体结构190包括(例如，p型导电性的)衬底121以及在衬底121上的(例如，n型导电性的)漂移层123。衬底121可以包括半导体衬底和非半导体衬底，包括例如蓝宝石、金刚石、氮化铝、氮化铝镓、氮化镓、硅、碳化硅、GaAs、LGO、ZnO、LAO、InP等。LDMOS晶体管单元200可以包括提供源极区105和漏极区115的掺杂阱区。LDMOS晶体管单元200的源极区105、漏极区115和沟道区110可以耦合到用于LDMOS晶体管单元200的操作的接触件。例如，沟道区110可以电耦合到图2A中图示的栅极指210(例如，作为栅极电极)。类似地，漏极区115可以电耦合到图2A中图示的漏极指215(例如，作为漏极电极)。
沟道区110与导电沟道(例如，栅极指210)被绝缘体层129(例如，SiO2)隔离。相对于源极区105向沟道区110施加正电压可以通过在源极区105和漏极区115之间形成反型层(例如，沟道)来提供在漏极区115和源极区105之间流动的电流。LDMOS FET可以在“增强模式”下操作，从而意味着直至所施加的正栅极电压增强了跨p阱的沟道，漏极-源极电流才可以流动。
尽管图9A图示了具有连接到LDMOS晶体管单元200的源极区105的上表面的接触件的LDMOS，但将理解的是，其它实施例是可能的。例如，在一些实施例中，可以设置通孔或其它连接区以将源极区105连接到LDMOS器件的底表面上的接触件。例如，图9B是利用底部源极接触件205的常规LDMOS晶体管单元200的截面。如图9B中所图示的，横向扩散的低电阻p+“沉井(sinker)”127可以将源极区105连接到衬底121和源极接触件205。当图9B的LDMOS器件与诸如图2A中图示的并联晶体管配置之类的并联晶体管配置结合使用时，源极指和/或其它源极接触件可以不必要在该器件的顶表面上。在一些实施例中，可以设置与栅极指210和/或漏极指215类似的源极指。
图9C是图2A的沿着线C-C'截取的截面，图9C图示了图2A的晶体管单元200的实现方式，其中，晶体管单元200是HEMT晶体管单元。如图9C中所图示的，HEMT晶体管单元200可以包括半导体结构190，该半导体结构190包括衬底121，该衬底121可以例如包括4H-SiC或6H-SiC。尽管碳化硅可以被用作衬底材料，但本发明的实施例可以利用诸如蓝宝石、金刚石、氮化铝、氮化铝镓、氮化镓、硅、GaAs、LGO、ZnO、LAO、InP等之类的任何合适的衬底。在衬底121上形成外延结构。外延结构可以包括形成在衬底121上的沟道层124以及形成在沟道层124上的势垒层126。沟道层124和势垒层126可以包括基于III族氮化物的材料，其中，势垒层126的材料具有比沟道层124的材料更高的带隙。例如，沟道层124可以包括GaN，而势垒层126可以包括AlGaN。虽然沟道层124和势垒层126被图示为单层结构，但将认识到的是，沟道层124和/或势垒层126中的任一者或二者可以被实现为多层结构。还将认识到的是，也可以包括诸如例如缓冲层、应变平衡层、过渡层等之类的附加层作为设置在衬底121上的外延结构的一部分。
由于势垒层126与沟道层124之间的带隙的差异以及在势垒层126与沟道层124之间的界面(例如，沟道区110)处的压电效应，因此在沟道层124与势垒层126之间的结处的沟道层124中引起二维电子气(2DEG)。2DEG用作高传导率层，其允许器件的分别在源极接触部205和漏极指215下方的源极区105和漏极区115之间的导通。源极接触部205和漏极指215形成在势垒层126上。栅极指210在漏极指215和源极接触部205之间形成在势垒层126上。
图9A、图9B和图9C的LDMOS器件和HEMT器件被包括作为用于晶体管单元200的可能配置的示例。然而，将理解的是，在不脱离本发明构思的实施例的范围的情况下，其它晶体管单元配置可以与本发明一起被利用。例如，可以使用栅极指和/或漏极指与其它晶体管单元组合的晶体管单元200的任何配置可以受益于本发明构思的实施例。如此，本发明不限于HEMT和LDMOS晶体管单元。如本文所使用的，术语“半导体结构”将用于指代可以连接到图2A的栅极指210和漏极指215的晶体管单元配置(诸如例如，图9A、图9B和图9C中所图示的LDMOS和HEMT示例)。
返回参照图2A、图3A和图3B，晶体管器件100还可以包括多个输入谐波终止电路245和/或输出谐波终止电路255。输入谐波终止电路245被配置为减少输入信号中的诸如二次谐波频率之类的谐波频率处的能量。类似地，输出谐波终止电路255被配置为减少输出信号中的诸如二次谐波频率之类的谐波频率处的能量。
输入谐波终止电路245可以物理地和/或电气地安置在晶体管单元200的栅极区和栅极多分支部220之间。在一些实施例中，晶体管器件100的输入端子可以耦合到栅极多分支部220。如先前所描述的，在一些实施例中，栅极道225可以形成在栅极指210的层面上方的层面处。在一些实施例中，输入谐波终止电路245可以形成在栅极道225下方的层面处。在一些实施例中，输入谐波终止电路245可以在与衬底121的顶表面垂直的方向(例如，z方向)上形成在栅极道225和衬底121之间，尽管本发明构思的实施例不限于此。
输出谐波终止电路255可以物理地和/或电气地安置在栅极多分支部240和晶体管单元200的栅极区之间。以与输入谐波终止电路245的方式类似的方式，输出谐波终止电路255可以形成在漏极道235下方的层面处。在一些实施例中，输出谐波终止电路255可以在与衬底121的顶表面垂直的方向(例如，z方向)上形成在漏极道235和衬底121之间，尽管本发明构思的实施例不限于此。
参照图3A，在一些实施例中，输入谐波终止电路245可以包括布线层242和地导体GC。布线层242可以通过例如导电通孔电耦合到栅极道225。在一些实施例中，布线层242可以是形成在与晶体管单元200相邻的叠层中的导体层。例如，多个电介质层和导体层可以堆叠在晶体管器件100内，来为晶体管器件100提供各种信令路径。布线层242可以由这些导体层中的一个导体层形成。在一些实施例中，布线层242可以被形成为M1金属布线层的一部分。在一些实施例中，M1金属层可以是叠层中的多晶硅层上方的金属层(例如，第一金属层)。在一些实施例中，布线层242可以被形成为键合焊盘金属布线层或M2的一部分。在一些实施例中，M2金属层可以是叠层中的M1金属层上方的金属层(例如，第二金属层)。
地导体GC可以电耦合到诸如例如地电压之类的固定电压。在一些实施例中，地导体GC可以是接地的板。在一些实施例中，地导体GC可以通过导电通孔连接到地电压，该导电通孔电连接到晶体管器件100的下表面(例如，背侧)上的地信号。
布线层242与地导体GC可以被电介质层237分离。布线层242与地导体GC的通过电介质层237的分离可以在晶体管器件100的操作期间使布线层242和地导体GC电容性地耦合。也就是说，来自布线层242的敷金属可以参考地导体GC的地信号以形成电容器。例如，可以在布线层242和地导体GC之间形成电容C1。电介质层237可以包括例如氧化硅、氮化硅、氮氧化硅、高电介质或其组合，尽管本文所描述的实施例不限于此。电介质层237可以包括具有适于在布线层242和地导体GC之间形成电容的电气特性的一种或多种电介质或层。
在一些实施例中，布线层242还可以被形成为向晶体管器件100提供电感性元件。那么，在晶体管器件100的操作期间，布线层242可以用于提供串联电连接到电容C1的电感L1。因而，输入谐波终止电路245可以由串联谐振LC电路形成，该串联谐振LC电路包括由布线层242提供的电感L1和由布线层242与地导体GC之间的分离提供的电容C1。串联谐振LC电路可以用于针对在晶体管器件100的基本操作频率的诸如二次谐波频率之类的谐波频率处的信号，提供从输入端子到地的短路或低阻抗路径。
例如，对于2.5GHz的基本操作频率，电容C1和电感L1的值可以被选择为在5GHz的频率处提供短路。这样的值的选择在本领域中是已知的。所使用的实际值可以取决于电路的配置和/或物理布局。作为示例而非以限制的方式，对于被设计为在基本操作频率f处操作的晶体管器件100，输入谐波终止电路245的电容C1和电感L1分别可以被选择为满足以下等式：
Figure BDA0003021093860000181
合适的电容C1和电感L1的选择可以基于晶体管器件100的基本操作频率和/或频率范围、材料和/或其它设计考虑。作为示例而非以限制的方式，假设基本操作频率为2.5GHz，为了提供在二次谐波频率处(即，在5GHz处)的短路/低阻抗路径，布线层242与地导体GC之间的分离可以被配置为具有约0.4pF的电容，并且布线层242可以被配置为具有约2.5nH的电感。
现在参照图3B，输出谐波终止电路255可以被与输入谐波终止电路245类似地配置，尽管被配置于晶体管单元200的漏极侧。例如，输出谐波终止电路255可以包括布线层252和地导体GC。布线层252可以通过例如导电通孔电耦合到漏极道235。在一些实施例中，布线层252可以被形成为M1金属布线层的一部分。在一些实施例中，布线层252可以被形成为M2或键合焊盘金属布线层的一部分。
布线层252与地导体GC可以被电介质层237分离。布线层252与地导体GC的通过电介质层237的分离可以在晶体管器件100的操作期间使布线层252和地导体GC电容性地耦合。例如，电容C2可以形成在布线层252和地导体GC之间。在一些实施例中，布线层252与地导体GC之间的电容C2可以不同于布线层242(参见图3A)与地导体GC之间的电容C1。在一些实施例中，电容C1和电容C2可以基本上相同。
图2D图示了图2A的配置的示例电路。如图2D中所图示的，输入谐波终止电路245可以包括第一LC电路，该第一LC电路由串联地耦合到晶体管单元200的栅极侧的电感L1和电容C1构成。类似地，输出谐波终止电路255可以包括第二LC电路，该第二LC电路由串联地耦合到晶体管单元200的漏极侧的电感L2和电容C2构成。可以经由栅极多分支部220将输入信号提供给晶体管单元200的栅极。类似地，可以经由漏极多分支部240从晶体管单元200的漏极接收输出信号。
尽管图2A图示了其中存在输入谐波终止电路245和输出谐波终止电路255二者的实施例，但将理解的是，在一些实施例中，可以仅存在输入谐波终止电路245或输出谐波终止电路255。例如，图2B图示了根据本发明构思的一些实施例的其中存在输出谐波终止电路255而不存在输入谐波终止电路245的晶体管器件100ˊ的示例。图2E图示了图2B的配置的示意性电路图。作为另一示例，图2C图示了根据本发明构思的一些实施例的其中存在输入谐波终止电路245而不存在输出谐波终止电路255的晶体管器件100″的示例。图2F图示了图2C的配置的示意性电路图。
输入谐波终止电路245和/或输出谐波终止电路255的使用可以提供优于常规器件的众多益处。第一，终止电路可以形成在晶体管器件100内，并且相比用于终止谐波频率的常规机制可以具有更小的覆盖区。虽然包括输入谐波终止电路245和/或输出谐波终止电路255可能略微地增加漏极道和/或栅极道的长度以容纳谐波终止电路系统，但与可能需要在晶体管器件100外部执行谐波终止(例如，经由到晶体管器件的键合焊盘的连接)的常规器件相比，对于所实现的功能，尺寸可以相对较小。
第二，可以在晶体管器件100的漏极侧、晶体管器件100的栅极侧或二者上容易地再现本发明构思的实施例。这种灵活性允许终止电路系统能够根据晶体管器件100的需要被配置，而没有过度增加电路系统的复杂性。
第三，本发明构思的实施例的输入谐波终止电路245和/或输出谐波终止电路255的安置非常接近晶体管器件100的电流生成器平面(例如，本征平面)。因而，本发明构思的实施例具有存在在谐波处的损耗较少的优点，因为谐波终止电路系统的位置更接近电流生成器平面，而没有招致在常规器件中可以看到的来自键合焊盘或封装的损耗，在该常规器件中，谐波功率在晶体管器件100的外部被终止。
第四，本发明构思的实施例的输入谐波终止电路245和/或输出谐波终止电路255比常规器件更加可扩展。本发明构思的实施例包含耦合到栅极道225的独立的输入谐波终止电路245和/或耦合到漏极道235的独立的输出谐波终止电路255。因而，终止电路系统是可扩展的。在包含在晶体管器件100的外部的终止电路系统的常规器件中，晶体管器件的任何增加(例如，晶体管器件100的晶体管单元200的数量的增加)都可能需要重新校准终止电路系统。与之形成鲜明对比，在本发明构思的实施例中，可以沿着漏极道235和/或栅极道225为每个晶体管单元200配置终止电路系统(例如，输入谐波终止电路245和/或输出谐波终止电路255)。因而，如果将新的晶体管单元200添加到根据本发明构思的实施例的晶体管器件100中，谐波终止可以不被实质性地影响，因为在组合它们之前，每个晶体管单元200可以包括包含已经被适当地终止的谐波终止的栅极道和/或漏极道。因而，与常规设计相比，本发明构思的实施例可以更加可扩展并且对管芯变化较不敏感。
返回参照图3A和图3B，在一些实施例中，布线层242和/或布线层252可以被配置为向输入谐波终止电路245和/或输出谐波终止电路255提供电感。这些电感可以以各种不同的方式生成。例如，图4A图示了根据本发明构思的一些实施例的布线层242的平面视图，其中布线层242被配置为螺旋电感。如图4A中所图示的，布线层242可以以螺旋形式形成在衬底上，以便在晶体管器件100的操作期间在地导体GC上方产生螺旋电流流动。布线层可以例如通过耦合到布线层242的导电通孔412连接到栅极道225。尽管在图4A中被图示为在布线层242的中心被耦合，但将理解的是，在一些实施例中，导电通孔412可以耦合到布线层242的另外的部分。类似地，尽管图4A图示了可以耦合到栅极道225的布线层242的实施例，但将理解的是，类似的配置可以用于可以耦合到漏极道235的布线层252。
除了螺旋电感之外，还可以以其它配置形成布线层242。例如，图4B图示了根据本发明构思的一些实施例的其中布线层242被实现为弯曲的迹线的实施例。图4A和图4B的实施例旨在仅作为示例，而不旨在限制本发明构思的实施例。本领域的普通技术人员将认识到的是，在不脱离本发明构思的实施例的范围的情况下，可以利用布线层242和/或布线层252的其它配置来生成电感。例如，图4A和图4B的实施例被图示为是平面的(例如，相对于x和y方向)，但将理解的是，布线层242和/或布线层252的实施例可以是非平面的并例如在另外的方向(例如，z方向)上延伸。例如，在一些实施例中，布线层242可以被实现为螺线管电感。此外，将理解的是，当在晶体管器件100中存在输入谐波终止电路245和输出谐波终止电路255二者时，输入谐波终止电路245的布线层242的实施例可以与输出谐波终止电路255的布线层252中使用的实施例相同或不同。
在一些实施例中，作为电感的替代或补充，可以使用传输线长度来终止诸如二次谐波频率之类的谐波频率。图5A图示了其中基于传输线长度来配置输入谐波终止电路245的布线层242和/或输出谐波终止电路255的布线层252的示例。在图5A的实施例中，传输线的长度被选择为以便终止特定频率。例如，传输线的长度可以基于操作频率被选择为以便形成四分之一波长传输线电路。因而，输入谐波终止电路245和/或输出谐波终止电路255可以用四分之一波长传输线电路来实现，该四分之一波长传输线电路具有端接了基于布线层242、252与地导体GC之间的分离和电容性耦合的RF短路电容器的尾端。在一些实施例中，电容性耦合可以用作DC阻挡滤波器。图5B图示了根据本发明构思的实施例的利用四分之一波长传输线电路的示意性电路。图5A和图5B中图示的实施例与例如图4A和图4B的实施例的不同之处可以在于，谐波终止可以是基于布线层242、252的传输长度而不是电感的。
如本领域的技术人员将理解的，图3A和图3B的配置仅是示例，并且在不脱离本发明构思的范围的情况下，可以以另外的配置形成输入谐波终止电路245和/或输出谐波终止电路255。例如，图6A至图6D图示了根据本发明构思的一些实施例的谐波终止电路的实施例。在图6A至图6D中，图示了连接到栅极道225的输入谐波终止电路245的示例，但本发明构思的实施例不限于此。将理解的是，图6A至图6D的实施例也可以用于连接到漏极道235的输出谐波终止电路255。
在图3A中，电容C1被开发在布线层242和地信号之间。如图6A中图示的，电容C3可以被开发在电容器板610和地导体GC之间，并且布线层242ˊ可以被连接在电容器板610和栅极道225之间。布线层242ˊ可以形成在地导体GC上方的第一层面处，并且电容器板610可以在与衬底121的顶表面垂直的方向(例如，z方向)上形成在布线层242ˊ和地导体GC之间的第二层面处。电容器板610与地导体GC可以被电介质层237分离，以便在晶体管器件100的操作期间在电容器板610和地导体GC之间形成电容C3。电容器板610可以由诸如第一M1金属层之类的导体层形成。在一些实施例中，电容器板610可以由在M1金属层上延展的金属片材形成，其中地导体GC用作参考地。在一些实施例中，布线层242ˊ可以由诸如第二M2金属层之类的单独的导体层形成。在一些实施例中，布线层242ˊ可以被形成为诸如图4A中图示的螺旋电感之类的生成电感L3的电感性元件，或由弯曲的迹线形成的电感，诸如图4B中图示的之类。在一些实施例中，可以基于诸如图5A和图5B中图示的实施例之类的传输线长度(例如，作为四分之一波长传输线)形成布线层242ˊ。在一些实施例中，单独的电容器板610的使用可以允许生成较大的电容C3作为谐波终止电路的一部分。
在图6B中，图示了其中布线层242″物理地形成在第一地导体GC1和第二地导体GC2之间的实施例。第一地导体GC1可以连接到地信号，并且第二地导体GC2可以通过导电通孔连接到第一地导体GC1。布线层242″可以在与衬底121的顶表面垂直的方向(例如，z方向)上形成在第一地导体GC1和第二地导体GC2之间的中间层处。例如，第一地导体GC1可以形成在衬底121上方(例如，在z方向上)的第一层面处。布线层242″可以形成在第一地导体GC1上方(例如，在z方向上)的第二层面处。第二地导体GC2可以形成在布线层242″上方(例如，在z方向上)和栅极道225下方的第三层处。在一些实施例中，布线层242″可以由诸如第一M1金属层之类的单独的导体层形成，并且第二地导体GC2可以被形成为第二M2金属层。在一些实施例中，布线层242″可以被形成为诸如图4A中图示的螺旋电感之类的生成电感L4的电感性元件，或由弯曲的迹线形成的电感，诸如图4B中图示的之类。在一些实施例中，可以基于诸如图5A和图5B中图示的实施例之类的传输线长度(例如，作为四分之一波长传输线)形成布线层242″。
布线层242″与第一地导体GC1和第二地导体GC2可以被电介质层237分离，以便在晶体管器件100的操作期间，在布线层242″和第一地导体GC1之间形成电容C4并且在布线层242″和第二地导体GC2之间形成电容C4ˊ。在一些实施例中，第二地导体GC2与栅极道225也可以被电介质层237分离，以便在晶体管器件100的操作期间，在栅极道225和第二地导体GC2之间形成电容C4″。图6C中图示了图6B的实施例的示意性表示。如图6C中所图示的，使用两个地导体GC1、GC2可以允许在输入谐波终止电路245中的附加的电容能力的形成。除了两个并联电容C4、C4ˊ之外，还可以在栅极道225和地之间形成第三电容C4″，其可以为输入谐波终止电路245增加额外的信号滤波能力。
在先前的实施例中，输入谐波终止电路245和/或输出谐波终止电路255被图示为在栅极道225和/或漏极道235与衬底121之间。然而，本发明构思的实施例不限于此。例如，如图6D中图示的，在一些实施例中，谐波终止电路可以部分地形成在相应道的上方(例如，在z方向上)。
参照图6D，可以形成输入谐波终止电路245ˊ，使得布线层242可以形成在栅极道225上方(例如，在z方向上)，并且地导体GC可以被布置在栅极道225和衬底121之间。布线层242和地导体GC可以被可以形成在栅极道225上方和下方的电介质层237分离，以便在晶体管器件100的操作期间在布线层242和地导体GC之间形成电容C5。在一些实施例中，布线层242可以被形成为诸如图4A中图示的螺旋电感之类的生成电感L4的电感性元件，或由弯曲的迹线形成电感，诸如图4B中图示的之类。在一些实施例中，可以基于诸如图5A和图5B中图示的实施例之类的传输线长度(例如，作为四分之一波长传输线)形成布线层242。在一些实施例中，地导体GC也可以形成在栅极道225上方。尽管图6D图示了形成在栅极道225上方的图3A的实施例，但将理解的是，图6A和图6B的实施例也可以形成在栅极道225上方，并且在不脱离本发明构思的实施例的情况下，这些配置中的每个配置可以等同地应用于漏极道235的输出谐波终止电路255。
图7图示了其中输入谐波终止电路245连接到多个栅极道225以及输出谐波终止电路255连接到多个漏极道235的实施例。如图7中图示的，多个栅极道225可以耦合在一起以形成公共栅极道225ˊ，并且公共栅极道225ˊ可以连接到输入谐波终止电路245。类似地，在一些实施例中，多个漏极道235可以耦合在一起以形成公共漏极道235ˊ，并且公共漏极道235ˊ可以连接到输出谐波终止电路255。因而，输入谐波终止电路245和/或输出谐波终止电路255可以针对在晶体管器件100的基本操作频率的诸如二次谐波频率之类的谐波频率处的信号，提供从多个晶体管单元200的输入端子和/或输出端子到地的短路或低阻抗路径。
尽管图7图示了耦合到多个栅极道225的输入谐波终止电路245和耦合到多个漏极道235的输出谐波终止电路255二者，但本实施例不限于此。在一些实施例中，仅输入谐波终止电路245可以连接到多个栅极道225，或者仅输出谐波终止电路255可以连接到多个漏极道235。因而，本发明构思的实施例涵盖在晶体管器件100内的耦合到多个漏极道235的输出谐波终止电路255、耦合到多个栅极道225的输入谐波终止电路245或二者。此外，尽管图7图示了耦合到两个栅极道225的输入谐波终止电路245和耦合到两个漏极道235的输出谐波终止电路255，但将理解的是，其它组合也是可能的。例如，输入谐波终止电路245可以耦合到多于两个栅极道225，以及输出谐波终止电路255可以耦合到多于两个漏极道235。在一些实施例中，耦合到输入谐波终止电路245的多个栅极道225的数量可以不同于耦合到输出谐波终止电路255的多个漏极道235的数量。
图8是利用输入谐波终止电路和输出谐波终止电路的晶体管管芯1000的平面视图。如图8中图示的，诸如晶体管器件100之类的本发明构思的晶体管器件的实施例可以被安置在壳体710内，以便形成晶体管管芯1000。栅极多分支部220还可以连接到栅极键合焊盘720，和/或漏极多分支部240还可以连接到漏极键合焊盘730。在一些实施例中，栅极键合焊盘720可以与栅极多分支部220重叠和/或漏极键合焊盘730可以与漏极多分支部240重叠。因而，输入谐波终止电路245和/或输出谐波终止电路255可以形成在晶体管器件的公共键合焊盘和晶体管单元200之间。因而，输入谐波终止电路245和/或输出谐波终止电路255可以较少倾向于遭受与安置在外的在器件的键合焊盘外部的常规滤波电路系统相关联的损耗，并且因此可以更有效。图8图示了栅极多分支部220和/或漏极多分支部240可以如何连接到键合焊盘的示例，但本发明不限于此。在不脱离本发明的情况下，到栅极多分支部220和/或漏极多分支部240的键合焊盘连接的其它配置可以是可能的。
尽管本文所描述的附图已图示了与栅极道和/或漏极道一起使用的谐波终止电路的示例配置，但将理解的是，本发明构思的实施例可以应用于不同的功率晶体管配置，包括具有栅极道/漏极道的配置以及没有栅极道/漏极道的配置。类似地，本发明构思可以应用于具有在配置上与本文中图示的配置物理地不同的栅极道/漏极道的功率晶体管。例如，本文描述的谐波终止电路可以在诸如授予Mokhti等人的标题为“High Power Transistorwith Interior-Fed Gate Fingers”的美国专利申请No.16/032,571中描述的晶体管配置之类的利用栅极道/漏极道和栅极互连件/漏极互连件的晶体管配置中使用，该申请的全部内容通过引用并入本文。类似地，本文描述的谐波终止电路可以在诸如授予Fayed等人的标题为“Bypassed Gate Transistors Having Improved Stability”的美国专利申请No.15/587,830和/或授予Farrell等人的标题为“Transistor with Bypassed Gate StructureField”的美国专利申请No.15/073,201中描述的晶体管配置之类的晶体管配置中使用，这两个申请均通过引用完整地并入本文。此外，尽管本文提供的描述描述了在一些实施例中，将谐波终止电路连接到栅极指和/或漏极指上方的栅极道和/或漏极道，但将理解的是，本发明构思不限于该结构。在一些实施例中，谐波终止电路可以连接到栅极指和/或漏极指。在一些实施例中，谐波终止电路可以连接到栅极指和/或漏极指，并且可以不存在栅极道和/或漏极道。
本发明构思的发明是技术独立的，其意味着它可以应用于LDMOS、GaN和其它高功率RF晶体管技术。虽然参考LDMOS和HEMT结构图示了本发明的实施例，但本发明构思不限于这样的器件。因而，本发明的实施例可以包括具有多个单位单元和控制电极的其它晶体管器件。本发明的实施例可以适合于在期望较宽的控制电极以及存在器件的多个单位单元的任何晶体管器件中使用。因而，例如，本发明的实施例可以适合于在使用SiC、GaN、GaAs、硅等制造的诸如MESFET、MMIC、SIT、LDMOS、BJT、pHEMT等之类的各种类型的器件中使用。
将理解的是，尽管在本文中可以使用术语第一、第二等来描述各种元件，但这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本发明的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文中使用的，术语“和/或”包括相关联的所列项中的一项或多项的任何和全部组合。
本文使用的术语仅出于描述具体实施例的目的，并且不旨在是本发明的限制。如本文中使用的，单数形式的“一(a/an)”和“该(the)”也旨在包括复数形式，除非上下文另外清楚指示。还将理解的是，术语“包括(comprises/comprising)”和/或“包含(includes/including)”在本文中使用时，指明所陈述特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或附加。
除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，本文使用的术语应被解释为具有与其在本说明书和相关技术的上下文中它们的含义一致的含义，并且将不以理想化或过度正式的含义来解释，除非本文中如此明确定义。
将理解的是，当诸如层、区或衬底之类的元件被称为“在”另一元件“上”或者延伸到另一元件“上”时，它可以直接在该另一元件上或者直接延伸到该另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在”另一元件“上”或者“直接”延伸“到”另一元件“上”时，没有中间元件存在。还将理解的是，当元件被称为“连接”或“耦合”到另一元件时，它可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，没有中间元件存在。
在本文可以使用诸如“下方”或“上方”或“上”或“下”或“水平”或“横向”或“垂直”之类的相对术语来描述一个元件、层或区与另一元件、层或区的关系，如图中所图示的。将理解的是，除了图中描绘的方位之外，这些术语还旨在涵盖器件的不同方位。
本文参考截面图描述了本发明的实施例，截面图是本发明的理想化实施例(和中间结构)的示意性图示。为了清楚起见，附图中的层和区的厚度可能被夸大。另外，将预期由于例如制造技术和/或公差导致的图示的形状的变化。因而，本发明的实施例不应被解释为限于本文图示的区的具体形状，而是包括例如由制造导致的形状的偏差。
相同的标号始终是指相同的元件。因而，也参考其它附图来描述相同或相似的标号，即使它们未被提及也未在对应的附图中描述。而且，可以参考其它附图来描述未附图标号指示的元件。
在附图和说明书中，已经公开有本发明的典型实施例，并且尽管采用了特定术语，但它们仅在一般性和描述性意义上使用，而不是出于限制的目的，在下面的权利要求书中阐述了本发明的范围。

Claims (36)

1.一种晶体管器件，所述晶体管器件包括：
晶体管单元，所述晶体管单元包括沟道区；
栅极道，所述栅极道电连接到所述沟道区上的栅极电极并与所述栅极电极物理地分离；以及
谐波终止电路，所述谐波终止电路在所述栅极电极与所述晶体管器件的输入端子之间电连接到所述栅极道，所述谐波终止电路被配置为终止在所述晶体管器件的基本操作频率的谐波频率处的信号。
2.如权利要求1所述的晶体管器件，其中，所述谐波终止电路被配置为针对在所述晶体管器件的所述基本操作频率的所述谐波频率处的信号，提供从所述输入端子到地的低阻抗路径。
3.如权利要求1或2所述的晶体管器件，还包括衬底，
其中，所述晶体管单元在所述衬底上，
其中，所述栅极道在与所述衬底的顶表面垂直的第一方向上与所述栅极电极物理地分离，以及
其中，所述谐波终止电路在所述栅极道和所述衬底的顶表面之间在所述衬底上延伸。
4.如权利要求3所述的晶体管器件，其中，所述谐波终止电路包括位于所述栅极道和所述衬底的顶表面之间的布线层。
5.如权利要求4所述的晶体管器件，其中，所述布线层包括螺旋电感。
6.如权利要求4或5所述的晶体管器件，其中，所述布线层包括弯曲的迹线部。
7.如权利要求4-6中任一项所述的晶体管器件，其中，所述布线层包括具有基于所述晶体管器件的基本操作频率的长度的四分之一波长传输线。
8.如权利要求4-6中任一项所述的晶体管器件，其中，所述布线层与所述晶体管器件的地导体分离并且电容性地耦合到所述晶体管器件的地导体。
9.如权利要求8所述的晶体管器件，其中，所述地导体包括第一地导体层和第二地导体层，以及
其中，所述布线层在第二方向上与所述第一地导体层物理地分离，并在第三方向上与所述第二地导体层物理地分离，所述第三方向与所述第二方向相反。
10.如权利要求9所述的晶体管器件，其中，所述第二地导体层在所述布线层和所述栅极道之间，以及
其中，所述第一地导体层在所述布线层和所述衬底的所述顶表面之间。
11.如权利要求4-10中任一项所述的晶体管器件，其中，所述布线层是第一布线层，并且所述晶体管器件还包括第二布线层，
其中，所述第一布线层包括在所述栅极道和所述衬底的顶表面之间的电感性电路，以及
其中，所述第二布线层电耦合到所述第一布线层，并且所述第二布线层与所述晶体管器件的地导体分离并电容性地耦合到所述晶体管器件的地导体。
12.如权利要求11所述的晶体管器件，其中，所述第二布线层在所述第一布线层和所述晶体管器件的所述地导体之间。
13.如权利要求1-12中任一项所述的晶体管器件，其中，所述谐波频率是二次谐波频率。
14.如权利要求1-13中任一项所述的晶体管器件，其中，所述栅极电极是多个栅极电极中的一个栅极电极，以及
其中，所述栅极道被配置为将所述多个栅极电极连接到所述晶体管器件的所述输入端子。
15.如权利要求1-14中任一项所述的晶体管器件，其中，所述谐波终止电路包括串联谐振电路，所述串联谐振电路包括电容性串联连接到地导体的电感性元件。
16.如权利要求1-15中任一项所述的晶体管器件，其中，所述谐波终止电路是第一谐波终止电路，以及
其中，所述晶体管器件还包括：
在所述晶体管单元中的漏极区；
漏极道，所述漏极道电连接到所述漏极区上的漏极电极；以及
第二谐波终止电路，所述第二谐波终止电路在所述漏极电极和所述晶体管器件的输出端子之间耦合到所述漏极道，所述第二谐波终止电路被配置为提供从所述输出端子起的短路或低阻抗路径，以终止在所述晶体管器件的基本操作频率的谐波频率处的信号。
17.如权利要求16所述的晶体管器件，所述晶体管器件还包括衬底，
其中，所述漏极道在所述衬底上延伸，
其中，所述漏极道在与所述衬底的顶表面垂直的第一方向上与所述漏极电极物理地分离，以及
其中，所述第二谐波终止电路在所述栅极道和所述衬底的顶表面之间在所述衬底上延伸。
18.一种晶体管器件，所述晶体管器件包括：
衬底；
多个源极区和多个漏极区，所述多个源极区和所述多个漏极区交替地布置在所述衬底上；以及
谐波终止电路，所述谐波终止电路包括所述衬底上的布线层，其中，所述谐波终止电路电连接在所述晶体管器件的输入与在源极区和漏极区中的相邻源极区和漏极区之间的栅极电极之间。
19.如权利要求18所述的晶体管器件，其中，所述布线层包括螺旋电感。
20.如权利要求18或19所述的晶体管器件，其中，所述谐波终止电路被配置为针对在所述晶体管器件的基本操作频率的谐波频率处的信号，提供从所述晶体管器件的输入到地的短路或低阻抗路径。
21.如权利要求18-20中任一项所述的晶体管器件，其中，所述谐波终止电路包括串联谐振电路，所述串联谐振电路包括电容性串联连接到地导体的电感性元件。
22.如权利要求18-21中任一项所述的晶体管器件，其中，所述布线层电容性地耦合到所述晶体管器件的地导体。
23.如权利要求22所述的晶体管器件，其中，所述布线层与所述地导体被电介质层物理地分离。
24.如权利要求22或23所述的晶体管器件，其中，所述地导体包括第一地导体层和第二地导体层，以及
其中，所述布线层在第二方向上与所述第一地导体层物理地分离，并在第三方向上与所述第二地导体层物理地分离，所述第三方向与所述第二方向相反。
25.如权利要求18-24中任一项所述的晶体管器件，其中，所述布线层在所述衬底上方的第一层面处，所述晶体管器件还包括：
栅极道，所述栅极道在所述衬底上方的第二层面处延伸并电连接到在源极区和漏极区中的相邻源极区和漏极区之间的所述栅极电极，
其中，所述第一层面比所述第二层面更接近所述衬底的顶表面，以及
其中，所述谐波终止电路在所述栅极电极和所述晶体管器件的输入之间电连接到所述栅极道。
26.根据权利要求25所述的晶体管器件，其中，所述布线层是第一布线层，以及所述晶体管器件还包括第二布线层，
其中，所述第一布线层包括在所述栅极道和所述衬底的顶表面之间的电感性电路，以及
其中，所述第二布线层电耦合到所述第一布线层，并且所述第二布线层与所述晶体管器件的地导体分离并电容性地耦合到所述晶体管器件的地导体。
27.一种射频RF晶体管器件，包括：
多个RF晶体管单元，所述多个RF晶体管单元中的每个RF晶体管单元包括栅极电极和漏极电极；
RF输入多分支部，所述RF输入多分支部耦合到RF晶体管单元中的相应RF晶体管单元的栅极电极；
RF输出多分支部，所述RF输出多分支部耦合到RF晶体管单元中的相应RF晶体管单元的漏极电极；以及
谐波终止电路，所述谐波终止电路电耦合到连接道，所述连接道在RF晶体管单元中的至少一个RF晶体管单元和所述RF输出多分支部之间或者在RF晶体管单元中的至少一个RF晶体管单元和所述RF输入多分支部之间。
28.如权利要求27所述的RF晶体管器件，其中，所述连接道是漏极道，并且所述谐波终止电路电耦合在RF晶体管单元中的至少一个RF晶体管单元和所述RF输出多分支部之间。
29.如权利要求27或28所述的RF晶体管器件，其中，所述连接道是栅极道，并且所述谐波终止电路电耦合在RF晶体管单元中的至少一个RF晶体管单元和所述RF输入多分支部之间。
30.如权利要求27-29中任一项所述的RF晶体管器件，其中，所述谐波终止电路包括布线层，所述布线层与所述连接道物理相邻地设置并在所述连接道和地导体之间。
31.如权利要求30所述的RF晶体管器件，其中，所述布线层包括螺旋电感。
32.如权利要求30或31所述的RF晶体管器件，其中，所述布线层包括具有基于所述RF晶体管器件的操作频率的长度的四分之一波长传输线。
33.如权利要求30-32中任一项所述的RF晶体管器件，其中，所述布线层与所述地导体分离并电容性地耦合到所述地导体。
34.如权利要求30-33中任一项所述的RF晶体管器件，其中，所述地导体包括第一地导体层和第二地导体层，以及
其中，所述布线层在第二方向上与所述第一地导体层分离，并在第三方向上与所述第二地导体层分离，所述第三方向与所述第二方向相反。
35.如权利要求30-34中任一项所述的RF晶体管器件，其中，所述布线层是第一布线层，并且所述RF晶体管器件还包括第二布线层，
其中，所述第一布线层包括电感性电路，以及
其中，所述第二布线层电耦合到所述第一布线层，并且所述第二布线层与所述地导体分离并电容性地耦合到所述地导体。
36.如权利要求27-35中任一项所述的RF晶体管器件，其中，所述谐波终止电路被配置为针对在所述RF晶体管器件的基本操作频率的谐波频率处的信号，提供从所述RF输入多分支部到地的短路或低阻抗路径。
CN201980067907.0A 2018-10-19 2019-10-16 晶体管电平输入和输出谐波终止 Active CN112913013B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/165,846 2018-10-19
US16/165,846 US10855244B2 (en) 2018-10-19 2018-10-19 Transistor level input and output harmonic terminations
PCT/US2019/056433 WO2020081626A1 (en) 2018-10-19 2019-10-16 Transistor level input and output harmonic terminations

Publications (2)

Publication Number Publication Date
CN112913013A true CN112913013A (zh) 2021-06-04
CN112913013B CN112913013B (zh) 2024-05-24

Family

ID=68468808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980067907.0A Active CN112913013B (zh) 2018-10-19 2019-10-16 晶体管电平输入和输出谐波终止

Country Status (5)

Country Link
US (2) US10855244B2 (zh)
EP (1) EP3867950A1 (zh)
KR (2) KR20240017989A (zh)
CN (1) CN112913013B (zh)
WO (1) WO2020081626A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114171472A (zh) * 2021-11-26 2022-03-11 南京元络芯科技有限公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115699326A (zh) * 2020-04-03 2023-02-03 沃孚半导体公司 具有源极、栅极和/或漏极导电通孔的基于iii族氮化物的射频晶体管放大器
JP2023520029A (ja) 2020-04-03 2023-05-15 ウルフスピード インコーポレイテッド 裏面ソース端子、ゲート端子及び／又はドレイン端子を有するｉｉｉ族窒化物ベースの高周波増幅器
US12074123B2 (en) 2020-04-03 2024-08-27 Macom Technology Solutions Holdings, Inc. Multi level radio frequency (RF) integrated circuit components including passive devices
US12117556B2 (en) * 2021-06-28 2024-10-15 Texas Instruments Incorporated Field-aware metal fills for integrated circuit passive components
WO2023158925A1 (en) * 2022-02-17 2023-08-24 Qualcomm Incorporated Low resistance switches
KR20230159002A (ko) * 2022-05-13 2023-11-21 주식회사 웨이브피아 반도체 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095285A (en) * 1990-08-31 1992-03-10 Texas Instruments Incorporated Monolithically realizable harmonic trapping circuit
US5233310A (en) * 1991-09-24 1993-08-03 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit
US6060951A (en) * 1998-06-02 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN101785110A (zh) * 2007-06-22 2010-07-21 克里公司 内部谐波频率降低的rf功率晶体管封装以及形成内部谐波频率降低的rf功率晶体管封装的方法
US20130106519A1 (en) * 2011-05-24 2013-05-02 Tomohide Kamiyama Radio frequency amplifier circuit
WO2017098578A1 (ja) * 2015-12-08 2017-06-15 三菱電機株式会社 電力増幅器
US9899967B1 (en) * 2017-02-01 2018-02-20 Infineon Technologies Ag Embedded harmonic termination on high power RF transistor
JP6399267B1 (ja) * 2018-02-09 2018-10-03 三菱電機株式会社 増幅器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593371B2 (ja) * 1994-12-27 2004-11-24 株式会社ルネサステクノロジ 絶縁ゲート半導体装置
EP3255655A4 (en) * 2015-02-04 2018-10-03 Mitsubishi Electric Corporation Semiconductor device
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095285A (en) * 1990-08-31 1992-03-10 Texas Instruments Incorporated Monolithically realizable harmonic trapping circuit
US5233310A (en) * 1991-09-24 1993-08-03 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit
US6060951A (en) * 1998-06-02 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN101785110A (zh) * 2007-06-22 2010-07-21 克里公司 内部谐波频率降低的rf功率晶体管封装以及形成内部谐波频率降低的rf功率晶体管封装的方法
US20130106519A1 (en) * 2011-05-24 2013-05-02 Tomohide Kamiyama Radio frequency amplifier circuit
WO2017098578A1 (ja) * 2015-12-08 2017-06-15 三菱電機株式会社 電力増幅器
US9899967B1 (en) * 2017-02-01 2018-02-20 Infineon Technologies Ag Embedded harmonic termination on high power RF transistor
JP6399267B1 (ja) * 2018-02-09 2018-10-03 三菱電機株式会社 増幅器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114171472A (zh) * 2021-11-26 2022-03-11 南京元络芯科技有限公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
CN114171472B (zh) * 2021-11-26 2024-04-16 南京元络芯科技有限公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法

Also Published As

Publication number Publication date
KR102632903B1 (ko) 2024-02-05
EP3867950A1 (en) 2021-08-25
US20210083641A1 (en) 2021-03-18
US11652461B2 (en) 2023-05-16
CN112913013B (zh) 2024-05-24
US10855244B2 (en) 2020-12-01
WO2020081626A1 (en) 2020-04-23
US20200127627A1 (en) 2020-04-23
KR20210052528A (ko) 2021-05-10
KR20240017989A (ko) 2024-02-08

Similar Documents

Publication Publication Date Title
CN112913013B (zh) 晶体管电平输入和输出谐波终止
US10748996B2 (en) High power transistor with interior-fed gate fingers
KR102586156B1 (ko) 내부-급전 핑거들을 갖는 고전력 트랜지스터
US10600746B2 (en) Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US11757013B2 (en) Drain and/or gate interconnect and finger structure
US9252143B2 (en) Radio frequency and microwave devices and methods of use
KR102081497B1 (ko) 고출력 rf 트랜지스터 상의 매립형 고조파 종단
US8357979B2 (en) Electronic device comprising a field effect transistor for high-frequency applications
CA2345786A1 (en) Method and device for interconnect radio frequency power sic field effect transistors
US20240266348A1 (en) Flip-chip field effect transistor layouts and structures
US20240113051A1 (en) Wide bandgap transistor layout with drain on outer edge
JP2021125713A (ja) 高周波半導体装置
CN118281051A (zh) 一种半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: North Carolina USA

Applicant after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Applicant before: CREE, Inc.

GR01 Patent grant
GR01 Patent grant