JP2023520029A - 裏面ソース端子、ゲート端子及び／又はドレイン端子を有するｉｉｉ族窒化物ベースの高周波増幅器 - Google Patents

裏面ソース端子、ゲート端子及び／又はドレイン端子を有するｉｉｉ族窒化物ベースの高周波増幅器 Download PDF

Info

Publication number
JP2023520029A
JP2023520029A JP2022559836A JP2022559836A JP2023520029A JP 2023520029 A JP2023520029 A JP 2023520029A JP 2022559836 A JP2022559836 A JP 2022559836A JP 2022559836 A JP2022559836 A JP 2022559836A JP 2023520029 A JP2023520029 A JP 2023520029A
Authority
JP
Japan
Prior art keywords
gate
drain
amplifier
conductive
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022559836A
Other languages
English (en)
Inventor
イー． ワッツ、マイケル
ボカティウス、マリオ
キム、ジャンジョン
ノーリ、バシム
ムー、チャンリー
クリス リム、クワンモ
マーベル、マーヴィン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2023520029A publication Critical patent/JP2023520029A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3315—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

相互接続構造２７０と、相互接続構造の上に取り付けられたＩＩＩ族窒化物ベースのＲＦ増幅器ダイ２１０と、を含むＲＦ増幅器が提供される。ＩＩＩ族窒化物ベースのＲＦ増幅器ダイは、半導体層構造２３０を含む。複数の単位セル・トランジスタが半導体層構造の上部に設けられ、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６が、相互接続構造に隣接する半導体層構造の下面に設けられている。

Description

本出願は、２０２０年４月３日に出願された米国仮特許出願第６３／００４，９６２号に対する３５Ｕ．Ｓ．Ｃ．§１１９の下での優先権を主張し、その内容全体が参照により本明細書に組み込まれる。
本発明は、マイクロエレクトロニクス・デバイスに関し、より詳細には、ＩＩＩ族窒化物ベースの高周波（「ＲＦ」）増幅器に関する。
ＲＦ増幅器は、セルラ通信システム及び他の用途において広く使用されている。ＲＦ増幅器は、典型的には、半導体集積回路チップとして形成される。ほとんどのＲＦ増幅器は、シリコンで、又は炭化ケイ素（「ＳｉＣ」）及びＩＩＩ族窒化物材料などのワイド・バンドギャップ半導体材料を使用して実装される。本明細書で使用される場合、「ＩＩＩ族窒化物」という用語は、窒素と、周期律表のＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成される半導体化合物を指す。この用語は、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元化合物及び四元化合物も指す。これらの化合物は、１モルの窒素が合計１モルのＩＩＩ族元素と結合した実験式を有する。
シリコンベースのＲＦ増幅器は、典型的には、横方向拡散金属酸化膜半導体（「ＬＤＭＯＳ」）トランジスタを使用して実装されている。シリコンＬＤＭＯＳ ＲＦ増幅器は、高レベルの線形性を示すことができ、製造するのに比較的安価な場合がある。ＩＩＩ族窒化物ベースのＲＦ増幅器は、典型的には、高電子移動度トランジスタ（「ＨＥＭＴ」）を使用して実装され、主に、ＬＤＭＯＳトランジスタ増幅器が固有の性能限界を有する場合がある高出力及び／又は高周波動作を必要とする用途で使用されている。
ＲＦ増幅器は、１つ又は複数の増幅段を含むことができ、各段は、典型的には、トランジスタ増幅器として実装される。出力電力及び電流処理能力を向上させるために、ＲＦ増幅器は、典型的には、多数の個々の「単位セル」トランジスタが電気的に並列に配置された「単位セル」構成で実装される。ＲＦ増幅器は、単一の集積回路チップ又は「ダイ」として実装されてもよく、又は複数のダイを含んでもよい。複数のＲＦ増幅器ダイが使用される場合、これらのダイは、直列及び／又は並列に接続されてもよい。
ＲＦ増幅器は、多くの場合、基本波動作周波数のＲＦ信号に対してＲＦ増幅器ダイとそれに接続された伝送線路との間のインピーダンス整合を改善するように設計されたインピーダンス整合回路などの整合回路と、２次及び３次高調波などの、デバイス動作中に生成されることがある高調波を少なくとも部分的に終端するように設計された高調波終端回路と、を含む。ＲＦ増幅器ダイ並びにインピーダンス整合及び高調波終端回路は、パッケージ内に封入されることがある。ＲＦ増幅器を入力及び出力ＲＦ伝送線路並びにバイアス電圧源などの外部回路素子に電気的に接続するために使用される電気的リードがパッケージから延在してもよい。
上述したように、多くの場合、ＩＩＩ族窒化物ベースのＲＦ増幅器は、高出力及び／又は高周波用途で使用される。典型的には、動作中にＩＩＩ族窒化物ベースのＲＦ増幅器ダイ内で高レベルの熱が生成される。ＲＦダイが熱くなりすぎると、ＲＦ増幅器の性能（例えば、出力電力、効率、線形性、利得など）が劣化する可能性があり、及び／又はＲＦ増幅器ダイが損傷する可能性がある。したがって、ＩＩＩ族窒化物ベースのＲＦ増幅器は、典型的には、熱除去のために最適化することができるパッケージ内に取り付けられる。図１Ａ及び図１Ｂは、従来のパッケージングされたＩＩＩ族窒化物ベースのＲＦ増幅器を示す。特に、図１Ａは、従来のパッケージングされたＩＩＩ族窒化物ベースのＲＦ増幅器１００の概略側面図であり、図１Ｂは、パッケージングされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１００に含まれるＲＦトランジスタ増幅器ダイの概略断面図であり、断面は、図１Ａの線１Ｂ－１Ｂに沿って取られている。図１Ａ～図１Ｂ（及び他の様々な図）は非常に簡略化された図であり、実際のＲＦ増幅器は、本明細書の簡略化された図には示されていないより多くの単位セル並びに様々な回路及び素子を含み得ることが理解されよう。
図１Ａに示すように、ＩＩＩ族窒化物ベースのＲＦ増幅器１００は、オープン・キャビティ・パッケージ１７０内に取り付けられたＲＦ増幅器ダイ１１０を含む。パッケージ１７０は、ゲート・リード１７２と、ドレイン・リード１７４と、金属フランジ１７６と、セラミック側壁及び蓋１７８と、を含む。ＲＦトランジスタ増幅器ダイ１１０は、金属フランジ１７６と、セラミック側壁及び蓋１７８とによって形成されたキャビティ内で金属フランジ１７６の上面に取り付けられている。ＲＦ増幅器ダイ１１０は、頂部側１１２及び底部側１１４を有する。ＲＦ増幅器ダイ１１０は、順次積層された、底部側（「裏」面とも呼ばれる）メタライゼーション構造１２０と、半導体層構造１３０と、頂部側メタライゼーション構造１４０と、を含む。裏面メタライゼーション構造１２０は、金属ソース端子１２６を含む。ＲＦ増幅器１００は、ＨＥＭＴベースのＲＦ増幅器であってもよく、この場合、半導体層構造１３０は、少なくともチャネル層及びバリア層を含むことができ、これらは、典型的には、半導体又は絶縁性成長基板（ＳｉＣ又はサファイア基板など）上に形成される。頂部側メタライゼーション構造１４０は、とりわけ、ゲート端子１４２及びドレイン端子１４４を含む。
入力整合回路１９０及び／又は出力整合回路１９２も、ハウジング１７０内に取り付けられてもよい。整合回路１９０、１９２は、ＲＦトランジスタ増幅器１００に入力される又はＲＦトランジスタ増幅器１００から出力されるＲＦ信号の基本波成分のインピーダンスを、ＲＦトランジスタ増幅器ダイ１１０の入力又は出力のインピーダンスにそれぞれ整合させるインピーダンス整合回路、及び／或いはＲＦトランジスタ増幅器ダイ１１０の入力又は出力に存在し得る基本波ＲＦ信号の２次若しくは３次高調波などの高調波を接地に短絡させるように構成された高調波終端回路であってもよい。図１Ａに概略的に示すように、入力整合回路１９０及び出力整合回路１９２は、金属フランジ１７６上に取り付けられてもよい。ゲート・リード１７２は、１つ又は複数の第１のボンド・ワイヤ１８２によって入力整合回路１９０に接続されてもよく、入力整合回路１９０は、１つ又は複数の第２のボンド・ワイヤ１８３によってＲＦ増幅器ダイ１１０のゲート端子１４２に接続されてもよい。同様に、ドレイン・リード１７４は、１つ又は複数の第４のボンド・ワイヤ１８５によって出力整合回路１９２に接続されてもよく、出力整合回路１９２は、１つ又は複数の第３のボンド・ワイヤ１８４によってＲＦ増幅器ダイ１１０のドレイン端子１４４に接続されてもよい。ＲＦトランジスタ増幅器ダイ１１０のソース端子１２６は、金属フランジ１７６上に直接取り付けられてもよい。金属フランジ１７６は、ソース端子１２６への電気的接続を提供することができ、放熱構造として機能することもできる。第１～第４のボンド・ワイヤ１８２～１８５は、入力及び／又は出力整合回路の一部を形成することがある。ゲート・リード１７２及びドレイン・リード１７４は、セラミック側壁１７８を貫いて延在することができる。ハウジングは、側壁の下方部分を形成し、ゲート及びドレイン・リード１７２、１７４を支持するフレーム、並びにフレームの上に配置される蓋などの複数の部品を備えることができる。デバイスの内部は、空気が充填されたキャビティを備えることができる。
図１Ｂは、頂部側メタライゼーション構造１４０の一部を通って取られたＲＦ増幅器ダイ１１０の概略断面図である。頂部側メタライゼーション構造１４０の様々な導電性要素を互いに絶縁する誘電体層は、図面を簡略化するために図１Ｂには示されていない。
図１Ｂに示すように、ＲＦ増幅器ダイ１１０は、それぞれが、ゲート・フィンガ１５２、ドレイン・フィンガ１５４、及びソース・フィンガ１５６を含む複数の単位セル・トランジスタ１１６を有するＩＩＩ族窒化物ベースのＨＥＭＴ ＲＦ増幅器を備える。ゲート・フィンガ１５２は、共通ゲート・バス１４６に電気的に接続され、ドレイン・フィンガ１５４は、共通ドレイン・バス１４８に電気的に接続されている。ゲート・バス１４６は、ゲート・ボンド・パッド（図１Ａ参照）として実装されるゲート端子１４２に（例えば、ゲート・バス１４６から上方に延在する導電性ビアを介して）電気的に接続され、ドレイン・バス１４８は、ドレイン・ボンド・パッド（図１Ａ参照）として実装されるドレイン端子１４４に（例えば、ドレイン・バス１４８から上方に延在する導電性ビアを介して）電気的に接続されている。ソース・フィンガ１５６は、半導体層構造１３０を貫いて延在する複数の導電性ソース・ビア１６６を介してソース端子１２６に電気的に接続されている。導電性ソース・ビア１６６は、半導体層構造１３０を完全に貫いて延在する金属めっきビアを含むことができる。
再び図１Ａを参照すると、金属フランジ１７６は、ＲＦ増幅器ダイ１１０で生成される熱を放散させるヒート・シンクとして機能することができる。熱は、比較的高い電流密度が、例えば、単位セル・トランジスタ１１６のチャネル領域で生成されるＲＦ増幅器ダイ１１０の上部で主に生成される。この熱は、ソース・ビア１６６と半導体層構造１３０の両方を通って金属フランジ１７６に伝達され得る。
図１Ｃは、図１Ａを参照して上述したＲＦトランジスタ増幅器と同様の従来のパッケージングされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１００’の概略側面図である。ＲＦトランジスタ増幅器１００’は、異なるパッケージ１７０’を含むという点でＲＦトランジスタ増幅器１００と異なる。パッケージ１７０’は、金属サブマウント１７６（金属ヒート・シンクとして機能し、金属スラグとして実装することができる）、並びにゲート・リード１７２’及びドレイン・リード１７４’を含む。一部の実施例では、金属サブマウント１７６並びに／又はゲート・リード１７２’及びドレイン・リード１７４’を提供するように処理される金属リード・フレームが形成されてもよい。ＲＦトランジスタ増幅器１００’は、ＲＦトランジスタ増幅器ダイ１１０、リード１７２’、１７４’、及び金属サブマウント１７６を少なくとも部分的に取り囲むプラスチック・オーバモールド１７８’も含む。プラスチック・オーバモールド１７８’は、ＲＦトランジスタ増幅器１００に含まれるセラミック側壁及び蓋１７８に取って代わるものである。
実施例によっては、パッケージングされたトランジスタ増幅器１００’は、例えば、ＲＦトランジスタ増幅器ダイ１１０としてモノリシック・マイクロ波集積回路（ＭＭＩＣ）を含むことができ、この場合、ＲＦトランジスタ増幅器ダイ１１０は、複数のディスクリート・デバイスを組み込む。このようなＩＩＩ族窒化物ベースの高周波増幅器の例は、例えば、米国特許第９，９４７，６１６号に開示されており、その内容全体が参照により本明細書に組み込まれる。ＲＦトランジスタ増幅器ダイ１１０がＭＭＩＣ実施態様である場合、入力整合回路１９０及び／又は出力整合回路１９２は、省略されてもよく（それらは代わりにＲＦトランジスタ増幅器ダイ１１０内に実装されてもよいため）、ボンド・ワイヤ１８２及び／又は１８５は、ゲート・リード１７２’及びドレイン・リード１７４’からゲート端子１４２及びドレイン端子１４４に直接延びることができる。一部の実施例では、パッケージングされたＲＦトランジスタ増幅器１００は、直列に接続されて多段ＲＦトランジスタ増幅器を形成する複数のＲＦトランジスタ増幅器ダイを含むことができ、及び／又は、複数の経路に（例えば、並列に）配置されて、ドハティ増幅器構成などの複数のＲＦトランジスタ増幅器ダイ及び複数の経路を有するＲＦトランジスタ増幅器を形成する複数のトランジスタ・ダイを含むことができる。
米国特許第９，９４７，６１６号 米国特許出願公開第２００２／００６６９０８Ａ１号 米国特許出願公開第２００２／０１６７０２３Ａ１号 米国特許出願公開第２００４／００６１１２９号 米国特許出願公開第７，９０６，７９９号 米国特許第６，３１６，７９３号 米国特許出願公開第２００３／０１０２４８２Ａ１号 米国特許第１０，１２８，３６５号
本発明の実施例によると、相互接続構造と、相互接続構造の上に取り付けられたＩＩＩ族窒化物ベースのＲＦ増幅器ダイとを含むＲＦ増幅器が提供される。ＩＩＩ族窒化物ベースのＲＦ増幅器ダイは、半導体層構造と、半導体層構造上のゲート端子、ソース端子、及びドレイン端子と、を含む。複数の単位セル・トランジスタが半導体層構造の上部に設けられ、ゲート端子、ドレイン端子、及びソース端子のうちの少なくとも２つが、相互接続構造に隣接する半導体層構造の下面に設けられる。
一部の実施例では、ドレイン端子は、１つ若しくは複数の導電性ドレイン・ビアを介して単位セル・トランジスタに電気的に接続されてよく、及び／又は、ゲート端子は、１つ若しくは複数の導電性ゲート・ビアを介して単位セル・トランジスタに電気的に接続されてよい。
一部の実施例では、半導体層構造は、少なくとも成長基板と、チャネル層と、バリア層とを含むことができ、チャネル層は、成長基板とバリア層との間にある。一部の実施例では、ＩＩＩ族窒化物ベースのＲＦ増幅器ダイは、チャネル層の反対側のバリア層上にある複数のゲート・フィンガ、複数のドレイン・フィンガ、及び複数のソース・フィンガを備えるメタライゼーション構造をさらに含む。これらの実施例では、ゲート・フィンガは、１つ又は複数の導電性ゲート・ビアを介してゲート端子に電気的に接続されてもよく、ドレイン・フィンガは、１つ又は複数の導電性ドレイン・ビアを介してドレイン端子に電気的に接続されてもよい。
一部の実施例では、１つ又は複数の導電性ゲート・ビア及び１つ又は複数の導電性ドレイン・ビアは、半導体層構造を貫いて延在する、又は少なくとも成長基板を貫いて延在する金属めっきビアであってもよい。
一部の実施例において、相互接続構造は、ゲート端子に電気的に接続されたゲート・パッドと、ドレイン端子に電気的に接続されたドレイン・パッドと、ソース端子に電気的に接続されたソース・パッドと、を含むことができる。例示的な実施例では、ゲート・パッド、ドレイン・パッド、及びソース・パッドは、導電性エポキシ・パターン又ははんだバンプなどのコンタクトを介して、ゲート端子、ドレイン端子、及びソース端子にそれぞれ電気的に接続されてもよい。
一部の実施例では、ゲート端子は、相互接続構造の上面に垂直な第１の軸に沿ってゲート・パッドと重なり合ってもよく、ドレイン端子は、相互接続構造の上面に垂直な第２の軸に沿ってドレイン・パッドと重なり合ってもよく、及び／又はソース端子は、相互接続構造の上面に垂直な第３の軸に沿ってソース・パッドと重なり合ってもよい。
一部の実施例では、１つ又は複数の導電性ゲート・ビア、１つ又は複数の導電性ドレイン・ビア、及び１つ又は複数の導電性ソース・ビアはすべて、実質的に同じ形状及び実質的に同じ断面積を有することができる。
一部の実施例では、相互接続構造は、整合回路の少なくとも第１の部分を含むことができる。一部の実施例では、１つ又は複数の導電性ゲート・ビアは、整合回路の第２の部分を構成することができる。
本発明のさらなる実施例によると、入力整合回路に接続されたゲート・パッドと、出力整合回路に接続されたドレイン・パッドと、放熱構造に結合されたソース・パッドと、を有する相互接続構造を含むＲＦ増幅器が提供される。これらのＲＦ増幅器は、相互接続構造上に取り付けられたＩＩＩ族窒化物ベースのＲＦ増幅器ダイも含む。ＩＩＩ族窒化物ベースのＲＦ増幅器ダイは、半導体層構造と、相互接続構造の上面に垂直な第１の軸に沿ってゲート・パッドと重なり合う半導体層構造の第１の側のゲート端子と、相互接続構造の上面に垂直な第２の軸に沿ってドレイン・パッドと重なり合う半導体層構造の第１の側のドレイン端子と、相互接続構造の上面に垂直な第３の軸に沿ってソース・パッドと重なり合う半導体層構造の第１の側のソース端子と、半導体層構造の第２の側から半導体層構造の第１の側に延在する、ゲート端子に電気的に接続された導電性ゲート・ビアと、半導体層構造の第２の側から半導体層構造の第１の側に延在する、ドレイン端子に電気的に接続された導電性ドレイン・ビアと、を含む。
一部の実施例では、ＩＩＩ族窒化物ベースのＲＦ増幅器ダイは、半導体層構造の第２の側にある複数のゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガをさらに含んでもよく、ゲート・フィンガの少なくとも一部は、導電性ゲート・ビアを介してゲート端子に電気的に接続されてもよく、ドレイン・フィンガの少なくとも一部は、導電性ドレイン・ビアを介してドレイン端子に電気的に接続されてもよい。
ゲート・パッド、ドレイン・パッド、及びソース・パッドは、導電性エポキシ・パターンを介してゲート端子、ドレイン端子、及びソース端子にそれぞれ電気的に接続されてもよい。
一部の実施例では、ＲＦ増幅器ダイは、半導体層構造の第２の側から半導体層構造の第１の側に延在する、ソース端子に電気的に接続された導電性ソース・ビアをさらに含むことができる。
一部の実施例では、導電性ゲート・ビア、導電性ドレイン・ビア、及び導電性ソース・ビアはすべて、実質的に同じ形状及び実質的に同じ断面積を有することができる。
本発明のさらなる実施例によると、ＩＩＩ族窒化物ベースのＲＦ増幅器ダイを含むＲＦ増幅器が提供される。ＩＩＩ族窒化物ベースのＲＦ増幅器ダイは、チャネル層及びチャネル層上のバリア層を含む半導体層構造と、ゲート端子と、ドレイン端子と、ソース端子と、少なくとも１つの導電性ゲート・ビアを介してゲート端子に電気的に接続された複数のゲート・フィンガと、少なくとも１つの導電性ドレイン・ビアを介してドレイン端子に電気的に接続された複数のドレイン・フィンガと、少なくとも１つの導電性ソース・ビアを介してソース端子に電気的に接続された複数のソース・フィンガと、を含む。ゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガはすべて、半導体層構造の第１の側にある。さらに、ゲート端子、ドレイン端子、及びソース端子はすべて、半導体層構造の第１の側とは反対側の第２の側にある。
一部の実施例では、半導体層構造は、成長基板をさらに含んでもよく、チャネル層は、成長基板とバリア層との間にあってもよい。
一部の実施例では、少なくとも１つの導電性ゲート・ビア及び少なくとも１つの導電性ドレイン・ビアは、成長基板を完全に貫いて延在してもよい。
一部の実施例では、少なくとも１つの導電性ゲート・ビア及び少なくとも１つの導電性ドレイン・ビアはそれぞれ、半導体層構造を完全に貫いて延在する金属めっきビアを含むことができる。
一部の実施例では、ＲＦ増幅器は、ゲート端子に電気的に接続されたゲート・パッドと、ドレイン端子に電気的に接続されたドレイン・パッドと、ソース端子に電気的に接続されたソース・パッドと、を含む相互接続構造をさらに含むことができる。
ゲート・パッド、ドレイン・パッド、及びソース・パッドは、導電性エポキシ・パターンを介してゲート端子、ドレイン端子、及びソース端子にそれぞれ電気的に接続されてもよい。
本発明のさらに他の実施例によると、頂部側及び頂部側の反対側の底部側を有する半導体層構造と、半導体層構造の頂部側の複数のゲート・フィンガと、半導体層構造の底部側のゲート端子、ドレイン端子、及びソース端子と、を含むＩＩＩ族窒化物ベースのＲＦ増幅器ダイが提供される。
一部の実施例では、ＩＩＩ族窒化物ベースのＲＦ増幅器ダイは、半導体層構造の頂部側の複数のドレイン・フィンガと、半導体層構造の頂部側の複数のソース・フィンガと、１つ又は複数の導電性ゲート・ビアと、１つ又は複数の導電性ドレイン・ビアと、１つ又は複数の導電性ソース・ビアと、をさらに含んでもよい。ゲート端子は、１つ又は複数の導電性ゲート・ビアを介して複数のゲート・フィンガに電気的に接続されてもよく、ドレイン端子は、１つ又は複数の導電性ドレイン・ビアを介して複数のドレイン・フィンガに電気的に接続されてもよく、ソース端子は、１つ又は複数の導電性ソース・ビアを介して複数のソース・フィンガに電気的に接続されてもよい。
一部の実施例では、半導体層構造は、成長基板と、チャネル層と、バリア層とを備えることができ、チャネル層は、成長基板とバリア層との間にあり、１つ又は複数の導電性ゲート・ビア、１つ又は複数の導電性ドレイン・ビア、及び１つ又は複数の導電性ソース・ビアは、成長基板を完全に貫いて延在してもよい。
従来のＩＩＩ族窒化物ベースのＲＦ増幅器の概略側面図である。 図１Ａの線１Ｂ－１Ｂに沿って取られた概略断面図であり、図１ＡのＲＦ増幅器に含まれるＲＦ増幅器ダイの頂部メタライゼーションの構造を示す。 別の従来のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略側面図である。 本発明の実施例によるＩＩＩ族窒化物ベースのＲＦ増幅器の概略側面図である。 図２Ａの線２Ｂ－２Ｂに沿って取られた概略断面図であり、図２ＡのＲＦ増幅器に含まれるＲＦ増幅器ダイの頂部メタライゼーションの構造を示す。 図２Ｂの線２Ｃ－２Ｃに沿って取られた断面図である。 図２Ｂの線２Ｄ－２Ｄに沿って取られた断面図である。 図２Ｂの線２Ｅ－２Ｅに沿って取られた断面図である。 図２Ｂの線２Ｆ－２Ｆに沿って取られた断面図である。 図２ＡのＩＩＩ族窒化物ベースのＲＦ増幅器に含まれるＲＦ増幅器ダイの概略裏面図である。 図２ＡのＩＩＩ族窒化物ベースのＲＦ増幅器の回路図である。 図２Ａ～図２ＨのＲＦ増幅器で使用され得る相互接続構造の一実施例の平面図である。 本発明のさらなる実施例によるＲＦ増幅器ダイの頂部メタライゼーションの構造を示す概略図である。 本発明のさらなる実施例によるＲＦ増幅器ダイの頂部メタライゼーションの構造を示す概略図である。 本発明のさらなる実施例によるＲＦ増幅器ダイの概略上面図である。 本発明のさらなる実施例によるＲＦ増幅器ダイの概略裏面図である。 セラミック・パッケージ内に図２ＢのＲＦトランジスタ増幅器ダイを含むパッケージングされたＲＦトランジスタ増幅器の概略断面図である。 オーバモールド・プラスチック・パッケージ内に図２ＢのＲＦトランジスタ増幅器ダイを含むパッケージングされたＲＦトランジスタ増幅器の概略断面図である。 本発明のさらに別の実施例によるパッケージングされたＲＦトランジスタ増幅器の概略断面図である。 本発明のさらに別の実施例によるパッケージングされたＲＦトランジスタ増幅器の概略断面図である。 本発明のさらに別の実施例によるパッケージングされたＲＦトランジスタ増幅器の概略断面図である。 本発明のさらに別の実施例によるパッケージングされたＲＦトランジスタ増幅器の概略断面図である。 本発明のさらに別の実施例によるパッケージングされたＲＦトランジスタ増幅器の概略断面図である。
図１Ａ～図１ＢのＲＦ増幅器１００などの従来のＩＩＩ族窒化物ベースのＲＦ増幅器は、ボンド・ワイヤを使用して、ＲＦ増幅器ダイ１１０をゲート・リード１７２及びドレイン・リード１７４に接続することができる。これらのボンド・ワイヤは、ＲＦ増幅器のインピーダンス整合回路及び／又は高調波終端回路におけるインダクタの一部を実装するために使用されてもよい固有インダクタンスを有する。提供されるインダクタンス量は、ボンド・ワイヤが所望の量のインダクタンスを提供するように、ボンド・ワイヤの長さ及び／又は断面積（例えば、直径）を変更することによって変更することができる。残念ながら、用途がより高い周波数に移行するにつれて、ボンド・ワイヤのインダクタンスが、インピーダンス整合回路及び／又は高調波終端回路にとっての所望のインダクタンス量を超える場合がある。これが起こると、そのインダクタンスを適切なレベルまで下げようとして、非常に短い及び／又は大きな断面積を有するボンド・ワイヤが使用されることがある。しかしながら、非常に短いボンド・ワイヤは、適所にはんだ付けすることが困難な場合があり、これは、製造コストを増加させ、及び／又はデバイス故障率の上昇を招く可能性がある。大きな断面積を有するボンド・ワイヤは、ＲＦ増幅器ダイ上により大きなゲート・ボンド・パッド及びドレイン・ボンド・パッドを必要とする場合があり、これは、ＲＦ増幅器ダイの全体的なサイズの増加を必要とし、これも望ましくない。さらに、一部のより高い周波数用途では、断面積の大きな非常に短いボンド・ワイヤであっても、インダクタンスが大きすぎて、整合ネットワークが、例えば、２次又は３次高調波を適切に終端させることができないことがある。ＲＦ増幅器は、ボンド・ワイヤのインダクタンスが大きすぎるという問題を回避するために、ＭＭＩＣデバイスとして実装されてもよいが、ＭＭＩＣ ＲＦ増幅器は、製造コストが高くなり、狭い周波数範囲でしか使用することができず、柔軟性が低下する。
本発明の実施例によると、ゲート端子と、ドレイン端子と、ソース端子と、がすべてＲＦ増幅器ダイの裏面に位置するＲＦ増幅器ダイを含むＩＩＩ族窒化物ベースのＲＦ増幅器が提供される。ゲート端子、ドレイン端子、及びソース端子はすべて、図１Ａ～図１Ｃの従来のＲＦ増幅器に含まれるボンド・ワイヤを必要とせずに、はんだバンプ、導電性エポキシ、又は他の低インダクタンス電気的接続などのバンプ技術を使用して、相互接続構造上の対応するゲート・パッド、ドレイン・パッド、及びソース・パッドに接続されてもよい。ＲＦ増幅器ダイは、ＲＦ増幅器ダイの頂部側にあるゲート・バス及び／又はドレイン・バスを、ＲＦ増幅器ダイの裏面にあるそれぞれのゲート端子及びドレイン端子に接続するために使用される１つ若しくは複数のゲート・ビア及び／又は１つ若しくは複数のドレイン・ビアを含むことができる。導電性ビアの長さは、従来のボンド・ワイヤの長さのほんの数分の一（例えば、１０～３０％）であってもよく、したがって、ゲート・バス及びドレイン・バスと相互接続構造との間の接続のインダクタンスを著しく低減することができる。その結果、ＲＦ増幅器をＭＭＩＣデバイスとして実装しなくても、インピーダンス整合回路及び／又は高調波終端回路を所望の量のインダクタンスを有するように構成することができる。したがって、ＲＦ増幅器ダイのサイズを、その性能を損なうことなく低減することができ、ＲＦ増幅器ダイは、デバイスの周波数固有部分を別個のチップ又は回路として実装することができるため、様々な異なる周波数帯の用途に使用することができる。
さらに、大量生産に典型的には使用されるワイヤ・ボンディング装置は、＋／－０．０２５４ｍｍ（１ミル）の公差を有することがあり、これは、任意の特定のワイヤ・ボンドの長さが、０．１０１６ｍｍ（４ミル）程度変動する可能性があることを意味する。高周波用途では、０．１０１６ｍｍ（４ミル）のワイヤ・ボンドに関連付けられたインダクタンスの変動はかなり大きなものとなる可能性があるため、ボンド・ワイヤが所望の公称長から０．０２５４～０．０５０８ｍｍ（１～２ミル）短すぎるか又は長すぎる場合は、整合回路の性能が劣化する可能性がある。デバイスの裏面にゲート端子及びドレイン端子を形成し、バンプ技術を使用してこれらの端子を相互接続構造上の対応するパッドに接続することにより、このプロセス変動を大幅に排除することができ、その結果、性能が改善される。
本発明の一部の実施例によると、相互接続構造と、相互接続構造の上に取り付けられたＩＩＩ族窒化物ベースのＲＦ増幅器ダイと、を含むＲＦ増幅器が提供される。ＩＩＩ族窒化物ベースのＲＦ増幅器ダイは、半導体層構造を含む。複数の単位セル・トランジスタが半導体層構造の上部に設けられ、ゲート端子、ドレイン端子、及びソース端子が、相互接続構造に隣接する半導体層構造の下面に設けられている。ゲート端子は、１つ又は複数の導電性ゲート・ビアを介して単位セル・トランジスタに電気的に接続され、ドレイン端子は、１つ又は複数の導電性ドレイン・ビアを介して単位セル・トランジスタに電気的に接続され、ソース端子は、１つ又は複数の導電性ソース・ビアを介して単位セル・トランジスタに電気的に接続されている。ゲート・ビア、ドレイン・ビア、及びソース・ビアは、半導体層構造を完全に貫いて延在することができる。
単位セル・トランジスタは、ＨＥＭＴデバイスであってもよく、各単位セル・トランジスタは、成長基板と、チャネル層と、バリア層とを含むことができる。チャネル層は、成長基板とバリア層との間にある。ＲＦ増幅器ダイは、チャネル層の反対側のバリア層上にある複数のゲート・フィンガ、複数のドレイン・フィンガ、及び複数のソース・フィンガを備える頂部メタライゼーション構造をさらに含むことができる。ゲート・フィンガは、１つ又は複数の導電性ゲート・ビアを介してゲート端子に電気的に接続されてもよく、ドレイン・フィンガは、１つ又は複数の導電性ドレイン・ビアを介してドレイン端子に電気的に接続されてもよい。導電性ゲート・ビア及び導電性ドレイン・ビアは、半導体層構造を貫いて延在する、又は少なくとも成長基板を貫いて延在する金属めっきビアであってもよい。
相互接続構造は、ゲート端子に電気的に接続されたゲート・パッドと、ドレイン端子に電気的に接続されたドレイン・パッドと、ソース端子に電気的に接続されたソース・パッドと、を含むことができる。例示的な実施例では、ゲート・パッド、ドレイン・パッド、及びソース・パッドは、導電性エポキシ・パターン又ははんだバンプを介してゲート端子、ドレイン端子、及びソース端子にそれぞれ電気的に接続されてもよい。一部の実施例では、相互接続構造は、整合回路の少なくとも第１の部分を含むことができる。１つ又は複数の導電性ゲート・ビアは、整合回路の第２の部分を構成することができる。
以下、添付図面を参照して、本発明の実施例をさらに詳細に説明する。
図２Ａ～図２Ｆは、本発明の特定の実施例によるＩＩＩ族窒化物ベースのＲＦ増幅器２００を示す。特に、図２Ａは、ＩＩＩ族窒化物ベースのＲＦ増幅器２００の概略側面図である。図２Ｂは、図２Ａの線２Ｂ－２Ｂに沿って取られた、図２ＡのＩＩＩ族窒化物ベースのＲＦ増幅器２００の一部であるＲＦ増幅器ダイ２１０の概略断面図である。図２Ｃ～図２Ｆは、図２Ｂの線２Ｃ－２Ｃ～線２Ｆ－２Ｆに沿ってそれぞれ取られたＲＦ増幅器ダイ２１０の概略断面図である。図２Ｇは、ＲＦ増幅器ダイ２１０の概略底面図である。最後に、図２Ｈは、ＩＩＩ族窒化物ベースのＲＦ増幅器２００の回路図である。
図２Ａに示すように、ＩＩＩ族窒化物ベースのＲＦ増幅器２００は、相互接続構造２７０の上面に取り付けられたＲＦ増幅器ダイ２１０を含む。ＲＦ増幅器ダイ２１０は、頂部側２１２及び底部側２１４を有する。ＲＦ増幅器ダイ２１０は、順次積層された、底部側メタライゼーション構造２２０、半導体層構造２３０、及び頂部側メタライゼーション構造２４０を含む。底部側メタライゼーション構造２２０は、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６を含む。ＲＦ増幅器２００は、ＨＥＭＴベースのＲＦ増幅器であってもよく、この場合、図２Ｃ及び図２Ｄを参照してより詳細に説明するように、半導体層構造２３０は、少なくともチャネル層及びバリア層を含むことができる。頂部側メタライゼーション構造２４０は、図２Ｂを参照してより詳細に説明する。
相互接続構造２７０は、例えば、導電性ビア及び／又はパッドを含むプリント回路板（例えば、多層プリント回路板）、メタル・コア・プリント回路板、再配線層（「ＲＤＬ」）積層基板、インターポーザ、金属フランジ、或いはセラミック基板を含むことができる。他の実施例では、相互接続構造２７０は、頂面に絶縁パターン（例えば、はんだマスク）を有する金属フランジと、例えば、ゲート端子２２２及びドレイン端子２２４への電気的接続を提供する絶縁層上の導電性トレースと、を含むことができる。より一般的には、相互接続構造２７０は、ＲＦ増幅器ダイ２１０の裏面２１４への電気的接続を行うことができる、ＲＦ増幅器ダイ２１０のための任意の適切な実装面を備えてもよい。２つ以上の相互接続構造２７０が積層様式で設けられてもよい。ＲＦトランジスタ増幅器ダイ２１０は、ダイ製造業者によって相互接続構造２７０上に取り付けられ、任意の適切なパッケージにパッケージングされてもよい。
相互接続構造２７０の頂面には、ゲート・パッド２７２、ドレイン・パッド２７４、及びソース・パッド２７６が設けられている。一部の実施例では、相互接続構造２７０は、相互接続構造２７０の頂面に、例えば露出した銅パッドを構成することができるパッド２７２、２７４、２７６を含むことができる。ゲート端子２２２は、半導体層構造の頂面に垂直に延在する第１の垂直軸に沿ってゲート・パッド２７２と重なり合ってもよく、ドレイン端子２２４は、半導体層構造の頂面に垂直に延在する第２の垂直軸に沿ってドレイン・パッド２７４と重なり合ってもよく、ソース端子２２６は、半導体層構造の頂面に垂直に延在する第３の垂直軸に沿ってソース・パッド２７６と重なり合ってもよい。「重なり合う」とは、軸が端子とその対応するパッドの両方を貫いて延在することを意味し、「垂直」とは、半導体層構造２３０の主面に垂直な方向を指す。重なり合う各端子及びパッド（例えば、ゲート端子２２２及びゲート・パッド２７２）は、例えば、導電性エポキシ、はんだ継手などを含む任意の適切な手段によって互いに物理的且つ電気的に接続されてもよい。ＲＦ増幅器ダイ２１０からの熱の放散を容易にしながら、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６をそれぞれのゲート・パッド２７２、ドレイン・パッド２７４、及びソース・パッド２７６に接続するために、任意のタイプのバンプ・グリッド・アレイ技術を使用することができることが理解されよう。相互接続構造２７０は、複数の放熱構造２９０をさらに含む。図示する実施例では、放熱構造２９０は、相互接続構造２７０を貫いて延在する金属充填ビアを含む。ＲＦ増幅器ダイ２１０で生成された熱は、金属充填ビア２９０を介して放散させることができる。相互接続構造は、本明細書で詳細に説明するように、ＲＦ信号搬送経路として機能することができる複数の導電性トレース（図示せず）及び／又は導電性ビア（図示せず）を含むこともできる。
ＲＦ増幅器ダイ２１０は、互いに並列に電気的に接続された複数の単位セル・トランジスタ２１６を含むＩＩＩ族窒化物ベースのＨＥＭＴ ＲＦ増幅器を備える。これは、ＲＦ増幅器ダイ２１０の頂部側メタライゼーション構造２４０を概略的に示す図２Ｂにおいて最もよく見ることができる。図２Ｂに示すように、頂部側メタライゼーション構造２４０は、ゲート・バス２４２及びドレイン・バス２４４と、複数のゲート・フィンガ２５２と、複数のドレイン・フィンガ２５４と、複数のソース・フィンガ２５６とを含み、これらはすべて、半導体層構造２３０の上面に形成されてもよい。ゲート・バス２４２及びゲート・フィンガ２５２は、第１のモノリシック金属パターンとして実装されてもよく、ドレイン・バス２４４及びドレイン・フィンガ２５４は、第２のモノリシック金属パターンとして実装されてもよい。ゲート・フィンガ２５２は、Ｎｉ、Ｐｔ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ及び／又はＷＳｉＮなどのＩＩＩ族窒化物ベースの半導体材料にショットキー・コンタクトを行うことができる材料から形成されてもよい。ドレイン・フィンガ２５４及びソース・フィンガ２５６は、ＩＩＩ族窒化物ベースの材料にオーミック・コンタクトを行うことができるＴｉＡｌＮなどの金属を含むことができる。ゲート・メタライゼーション２４２、２５２、ドレイン・メタライゼーション２４４、２５４、及びソース・メタライゼーション２５６を互いに分離するのに役立つ誘電体層（又は一連の誘電体層）は、頂部側メタライゼーション構造２４０の要素をより良く図示するために図２Ｂには示されていない。導電性ゲート・ボンド・パッド２４３及び／又は導電性ドレイン・ボンド・パッド２５３は、任意選択で、ＲＦトランジスタ増幅器ダイ２１０の上面に設けられてもよい。ゲート・ボンド・パッド２４３は、ゲート端子２２２に電気的に接続されてもよく、ドレイン・ボンド・パッド２５３は、ドレイン端子２２４に電気的に接続されてもよい。
単位セル・トランジスタ２１６のうちの１つが図２Ｂにも示されている。図示するように、単位セル・トランジスタ２１６は、半導体層構造２３０の下にある部分とともに、ゲート・フィンガ２５２、ドレイン・フィンガ２５４、及びソース・フィンガ２５６を含む。ゲート・フィンガ２５２のすべてが共通ゲート・バス２４２に電気的に接続され、ドレイン・フィンガ２５４のすべてが共通ドレイン・バス２４４に電気的に接続され、ソース・フィンガ２５６のすべてがソース・パッド２２６を介して互いに電気的に接続されているため、単位セル・トランジスタ２１６はすべて互いに並列に電気的に接続されていることが分かる。
単位セル・トランジスタ２１６は、ＨＥＭＴデバイスであってもよい。本発明の実施例を利用することができるＩＩＩ族窒化物ベースのＨＥＭＴデバイスに適した構造は、例えば、本願の譲受人に譲渡された２００２年６月６日に公開された「Ａｌｕｍｉｎｕｍ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ／Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒｓ Ｈａｖｉｎｇ Ａ Ｇａｔｅ Ｃｏｎｔａｃｔ Ｏｎ Ａ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｃａｐ Ｓｅｇｍｅｎｔ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍｅ」と題する米国特許出願公開第２００２／００６６９０８Ａ１号、２００２年１１月１４日に公開された「Ｇｒｏｕｐ－ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ（ＨＥＭＴ） Ｗｉｔｈ Ｂａｒｒｉｅｒ／Ｓｐａｃｅｒ Ｌａｙｅｒ」と題する米国特許出願公開第２００２／０１６７０２３Ａ１号、２００４年４月１日に公開された「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｏｎ Ｔｈｅｒｅｏｆ Ｕｓｉｎｇ Ｎｏｎ－Ｅｔｃｈｅｄ Ｃｏｎｔａｃｔ Ｒｅｃｅｓｓｅｓ」と題する米国特許出願公開第２００４／００６１１２９号、２０１１年３月１５日に発行された「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ Ａ Ｐｒｏｔｅｃｔｉｖｅ Ｌａｙｅｒ Ａｎｄ Ａ Ｌｏｗ－Ｄａｍａｇｅ Ｒｅｃｅｓｓ」と題する米国特許出願公開第７，９０６，７９９号、及び２００１年１１月１３日に発行された「Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｏｎ Ｓｅｍｉ－Ｉｎｓｕｌａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｓｕｂｓｔｒａｔｅｓ」と題する米国特許第６，３１６，７９３号に記載されており、これらの開示は、その全体が参照により本明細書に組み込まれる。
図２Ｂにさらに示すように、頂部メタライゼーション構造２４０から半導体層構造２３０を貫いて延在する複数の金属めっきビアが設けられている。金属めっきビアは、金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６を含む。金属めっきゲート・ビア２６２は、ゲート・バス２４２をゲート端子２２２に物理的且つ電気的に接続し、金属めっきドレイン・ビア２６４は、ドレイン・バス２４４をドレイン端子２２４に物理的且つ電気的に接続し、金属めっきソース・ビア２６２は、ソース・フィンガ２５６をソース端子２２６に物理的且つ電気的に接続する。
図２Ｂにさらに示すように、導電性ゲート・ビア２６２及び／又は導電性ドレイン・ビア２６４は、導電性ソース・ビア２６６から（図２ＢのＹ方向に）オフセットされていてもよい。特に、２つ以上の導電性ソース・ビア２６６が各ソース・フィンガ２５６に形成されてもよく、特定のソース・フィンガ２５６に形成された導電性ソース・ビア２６６は、水平（Ｘ方向）軸に沿って（少なくとも全体的に）広がっていてもよい。したがって、各ソース・フィンガ２５６に含まれる導電性ソース・ビア２６６は、図２Ｂの図においてそれぞれの水平軸を規定することができ、図２Ｂの線２Ｃ－２Ｃは、１つのそのような水平軸を示す。図２Ｂに示すように、導電性ゲート・ビア２６２及び／又は導電性ドレイン・ビア２６４は、（例えば、これらの水平軸に沿って一列に並ぶのではなく）これらの水平軸の間に配置されてもよい。場合によっては、導電性ゲート・ビア２６２及び／又は導電性ドレイン・ビア２６４は、それぞれのドレイン・フィンガ２５４によって規定される長手方向軸に沿って配置されてもよい。導電性ゲート・ビア２６２及び導電性ドレイン・ビア２６４を導電性ソース・ビア２６６からオフセットさせることにより、導電性ビア２６２、２６４、２６６間の距離を増加させることができ、これにより、ウエハ又はダイが機械的脆弱性に起因して亀裂する可能性を低減することができる。この配置は、様々なビア２６２、２６４、２６６間に生じ得る寄生ゲート－ソース間及び／又は寄生ソース－ドレイン間結合も低減する。このような寄生結合は、利得損失及び／又は不安定性につながることがある。
図２Ｃ及び図２Ｄを参照すると、半導体層構造２３０は、複数の半導体層を含む。図示する実施例では、合計２つの半導体層、すなわち、チャネル層２３４と、チャネル層２３４の頂部側にあるバリア層２３６とが示されている。半導体層構造２３０は、追加の半導体層及び／又は非半導体層を含むことができる。例えば、半導体層構造２３０は、他の半導体層を成長させる成長基板２３２を含むことができる。成長基板２３２は、例えば、４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣ基板を含むことができる。他の実施例では、成長基板は、異なる半導体材料（例えば、シリコン又はＩＩＩ族窒化物ベースの材料、ＧａＡｓ、ＺｎＯ、ＩｎＰ）或いは非半導体材料（例えば、サファイア）を含むことができる。
ＳｉＣは、ＩＩＩ族窒化物デバイス用の非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）よりもＩＩＩ族窒化物にはるかに近い結晶格子整合を有する。ＳｉＣのより近い格子整合は、サファイア上で一般的に入手可能なものよりも高品質のＩＩＩ族窒化物膜をもたらす可能性がある。ＳｉＣは、非常に高い熱伝導率も有するため、炭化ケイ素上のＩＩＩ族窒化物デバイスの総出力電力は、典型的には、サファイア上に形成された同じデバイスの場合ほどには、基板の放熱によって制限されない。また、半絶縁性ＳｉＣ基板の利用可能性は、デバイスの絶縁及び寄生容量の低減をもたらすことができる。
任意選択のバッファ層、核形成層、及び／又は遷移層（図示せず）が、チャネル層２３４の下の成長基板２３２上に設けられてもよい。例えば、ＳｉＣ成長基板２３２と半導体層構造２３０の残りの部分との間に適切な結晶構造遷移を提供するために、ＡｌＮバッファ層が含まれてもよい。さらに、例えば、２００３年６月５日に公開され、「Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ」と題された本願の譲受人に譲渡された米国特許出願公開第２００３／０１０２４８２Ａ１号に記載されているように、歪み平衡遷移層を設けることもでき、その開示内容は、本明細書に完全に記載されているかのように参照により本明細書に組み込まれる。
一部の実施例では、チャネル層２３４は、チャネル層２３４の伝導帯端のエネルギーがチャネル層２３４とバリア層２３６との界面においてバリア層２３６の伝導帯端のエネルギーよりも小さいという条件で、ＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）などのＩＩＩ族窒化物材料である。本発明の特定の実施例では、ｘ＝０であり、これは、チャネル層２３４が窒化ガリウム（「ＧａＮ」）であることを示す。チャネル層２３４は、ＩｎＧａＮ、ＡｌＩｎＧａＮなどの他のＩＩＩ族窒化物であってもよい。チャネル層２３４は、ドープされていなくても、又は意図せずにドープされていてもよく、例えば、約２０Åを上回る厚さまで成長させることができる。チャネル層２３４はまた、ＧａＮ、ＡｌＧａＮなどの超格子又は組合せなどの多層構造であってもよい。
チャネル層２３４は、バリア層２３６の少なくとも一部のバンドギャップよりも小さいバンドギャップを有することができ、チャネル層２３４は、バリア層２３６よりも大きい電子親和力を有することもできる。特定の実施例では、バリア層２３６は、約０．１ｎｍ～約１０ｎｍ以上の厚さを有するＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、又はＡｌＩｎＧａＮである。特定の実施例では、バリア層２３６は、チャネル層２３４とバリア層２３６との界面において有意なキャリア濃度を誘起するのに十分に厚く、十分に高いＡｌ組成及びドーピングを有する。
バリア層２３６は、ＩＩＩ族窒化物であってもよく、チャネル層２３４よりもバンドギャップが大きく、チャネル層２３４よりも電子親和力が小さくてもよい。特定の実施例では、バリア層２３６は、ドープされていないか、又は約１０１９ｃｍ－３未満の濃度にｎ型ドーパントでドープされている。本発明の一部の実施例では、バリア層２３６は、ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）である。特定の実施例では、アルミニウム濃度は、約２５％である。しかしながら、本発明の他の実施例では、バリア層２３６は、約５％～約１００％のアルミニウム濃度を有するＡｌＧａＮを含む。本発明の特定の実施例では、アルミニウム濃度は、約１０％よりも大きい。
バリア層２３６とチャネル層２３４との間のバンドギャップの差と、バリア層２３６とチャネル層２３４との界面での圧電効果とに起因して、チャネル層２３４とバリア層２３６との接合部においてチャネル層２３４に２次元電子ガス（２ＤＥＧ）が誘起される。２ＤＥＧは、各単位セル・トランジスタ２１６のソース領域とその関連付けられたドレイン領域との間の導通を可能にする高導電性層として機能し、ソース領域は、ソース・フィンガ２５６の直下にある半導体層構造２３０の部分であり、ドレイン領域は、対応するドレイン・フィンガ２５４の直下にある半導体層構造２３０の部分である。
ゲート・フィンガ２５２、ドレイン・フィンガ２５４、及びソース・フィンガ２５６の上に層間絶縁層２３８が形成されている。層間絶縁層２３８は、ＳｉＮ、ＳｉＯ２などの誘電体材料を含むことができる。
図２Ｃ～図２Ｇは、金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６をより詳細に示す。図２Ｃ～図２Ｆに示すように、金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６は、ゲート・バス２４２をゲート端子２２２に、ドレイン・バス２４４をドレイン端子２２４に、ソース・フィンガ２５６をソース端子２２６に物理的且つ電気的に接続するために、半導体層構造２３０を完全に貫いて延在することができる。
一部の実施例では、金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６はすべて、同じ形状及び水平断面（すなわち、半導体層構造２３０の主面に平行な平面においてビアを通って取られた断面）を有してもよい。例えば、ビア２６２、２６４、２６６のすべては、同じ直径を有する実質的に円筒形のビアであってもよく、或いはすべて、ＲＦ増幅器ダイ２１０の底面２１４の上方の同じ高さで測定したときに同じ直径を有する切頭円錐台形ビアであってもよい。このような構成により、ビア２６２、２６４、２６６のすべてを単一の製造ステップで容易に形成することができる可能性がある。他の実施例では、金属めっきゲート・ビア２６２及び／又は金属めっきドレイン・ビア２６４は、金属めっきソース・ビア２６６と比較してより大きな断面積を有してもよい。この技術は、特定の用途に必要な場合は、金属めっきゲート・ビア２６２及び／又は金属めっきドレイン・ビア２６４の固有インダクタンスをさらに低減するために使用することができる。
金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６はそれぞれ、（例えば、異方性エッチングによって）半導体層構造を貫く開口部を形成し、次いで、開口部の側壁をコーティングする金属めっきを堆積させることによって実装されてもよい。用途によっては、金属めっきビアが金属充填ビアとなるように、金属が開口部を完全に充填してもよい。しかしながら、多くの用途では、ＲＦ増幅器ダイ２１０は、（屋外用途及び／又はデバイス動作中にＲＦ増幅器ダイ内で生成され得る高レベルの熱に起因して）広い温度範囲にわたって動作することがあり、これは、金属と半導体材料が著しく異なる熱膨張係数を有することに起因して、デバイス内の高い応力レベルにつながる可能性がある。このような場合、熱サイクルに起因して生じる応力の量を低減するために、金属めっきビア２６２、２６４、２６６の中央部を開けたまま（すなわち、空気で充填されたまま）にしておくことができる。
ビア２６２、２６４、２６６の断面積は、例えば、放熱の考慮事項及び／又は所望の量の直列インダクタンスに基づいて選択されてもよい。金属めっきビアが、金属めっきビアが貫く半導体材料と同程度の熱を放散するかどうかは、半導体材料及び使用される金属の放熱品質、金属めっきの厚さ、ビアの断面積などを含む様々な考慮事項に依存する。一般的に言えば、銅などの金属は、ＩＩＩ族窒化物ベースの半導体材料及び炭化ケイ素半導体材料よりも効率的に熱を放散するが、ビアの中央の空気充填された開口部は、半導体材料ほどには効率的に熱を放散しない。
図２Ｇに示すように、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６はそれぞれ、半導体層構造２３０の下面２３２にメタライゼーション・パターンを含むことができる。ゲート端子２２２とドレイン端子２２４との間、及びドレイン端子２２４とソース端子２２６との間には、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６を互いに電気的に絶縁するために間隙が設けられてもよい。一部の実施例では、絶縁パターン（図示せず）を間隙に堆積させてもよい。図２Ｇに示すように、ゲート・ビア２６２、ドレイン・ビア２６４、及びソース・ビア２６６はそれぞれ、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６に物理的且つ電気的に接続されている。金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６は、図２Ａ～図２Ｇの実施例では楕円形の水平断面を有するものとして示されているが、楕円形の水平断面を有する金属めっきビアは、一例にすぎないことにも留意されたい。例えば、円形、正方形、長方形などを含むいずれかの任意の水平断面を有する金属めっきビアが使用されてもよいことが理解されよう。いかなる特定の金属めっきビアの水平断面の形状及び／又はサイズも、一定である必要はないことも理解されよう。例えば、金属めっきビアの一部又は全部は、深さの関数として変化する面積を有するテーパ状ビアとすることができる。金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、並びに金属めっきソース・ビア２６６のサイズ及び／又は密度も同様に変化させることができることも理解されよう。例えば、金属めっきドレイン・ビア２６４のサイズ及び／又は密度は、デバイスの電流処理能力に基づいて選択されてもよい。
図２Ｈは、ＩＩＩ族窒化物ベースのＲＦ増幅器２００の回路図である。図２Ｈに示すように、ＩＩＩ族窒化物ベースのＲＦ増幅器２００は、ＲＦ入力２０１、入力インピーダンス整合ネットワーク２０２、入力高調波終端回路２０３、ＲＦ増幅器２０４、出力高調波終端回路２０５、出力インピーダンス整合ネットワーク２０６、及びＲＦ出力２０７を含む。入力インピーダンス整合ネットワーク２０２は、ＲＦ入力２０１とＲＦ増幅器２０４のゲート端子との間に結合されている。入力高調波終端回路２０３は、ＲＦ増幅器２０４のゲート端子と接地との間に結合され、直列Ｌ－Ｃ回路として実装されている。出力高調波終端回路２０５は、ＲＦ増幅器２０４のドレイン端子と接地との間に結合され、やはり直列Ｌ－Ｃ回路として実装されている。例示的な実施例では、高調波終端回路２０３、２０５は両方とも、２次又は３次高調波を抑制するように構成されてもよい。出力インピーダンス整合ネットワーク２０６は、ＲＦ増幅器２０４のドレイン端子とＲＦ出力２０７との間に結合されている。図示する実施例では、インピーダンス整合ネットワーク２０２、２０６は両方とも、ハイパス・インダクタ－キャパシタ（「Ｌ－Ｃ」）構成を有するが、他の実施例ではインピーダンス整合ネットワーク２０２、２０６のいずれか又は両方が他のトポロジ（例えば、ローパスＬ－Ｃトポロジ）を有することができることが理解されるであろう。
図２Ｈは、整合ネットワークの１つの例示的な実施例を示すが、多くの修正がそれに対して行われ得ることが理解されるであろう。例えば、他の実施例では、インピーダンス整合ネットワーク２０２、２０６の一方又は両方が、高調波終端回路２０３、２０５の一方又は両方と同様に省略されてもよい。同様に、追加の高調波終端回路が設けられてもよい（例えば、２次及び３次高調波に対するＲＦ増幅器２０４の入力及び／又は出力における別個の高調波終端回路）。様々な回路は、図示されるものとは異なる構成を有してもよい。さらに、入力（又は出力）におけるインピーダンス整合回路と高調波終端回路とを組み合わせて、単一の多目的回路にすることができる。
図２Ｈに示す特定の実施態様では、整合回路は、ＲＦ増幅器２０４の入力（すなわち、ゲート端子）又は出力（すなわち、ドレイン端子）のいずれかに結合された合計４つのインダクタンスを含む。ＲＦ増幅器２００のゲート・ビア２６２の固有インダクタンスは、入力側インダクタンスの一部を構成することができる。入力側インダクタンスの残りは、相互接続構造２７０上又は相互接続構造２７０内に実装されたディスクリート回路或いは分布インダクタンスを使用して実装することができる。同様に、ＲＦ増幅器２００のドレイン・ビア２６４の固有インダクタンスは、出力側インダクタンスの一部を構成することができる。出力側インダクタンスの残りは、相互接続構造２７０上又は相互接続構造２７０内に実装されたディスクリート回路或いは分布インダクタンスを使用して実装することができる。
上述したように、ＩＩＩ族窒化物ベースのＲＦ増幅器は、多くの場合、入力インピーダンス整合回路、出力インピーダンス整合回路、入力高調波終端回路、及び出力高調波終端回路などの整合ネットワークを含む。場合によっては、ＩＩＩ族窒化物ベースのＲＦ増幅器は、整合回路がＲＦ増幅器回路と同じダイ上に形成され得るＭＭＩＣデバイスとして実装されてもよい。しかしながら、ＩＩＩ族窒化物ベースのＲＦ増幅器をＭＭＩＣとして実装すると、ダイのサイズ及び製造コストが両方とも増加し、また、整合回路が、典型的には、ＭＭＩＣの計画された動作周波数帯に精密に調整され、したがって対象とする動作周波数帯及び出力電力レベルごとに別々のＭＭＩＣデバイスを製造しなければならないため、柔軟性も低下する。他の場合には、ＲＦ増幅器は、独立したダイ上に実装されてもよく、整合回路は、１つ又は複数の別個の基板上に実装されてもよい。１つのそのような実施例では、ＲＦ増幅器ダイは、相互接続構造上に取り付けられ、整合ネットワークは、相互接続構造上及び／又は相互接続構造内に取り付けられ並びに／或いは実装される追加のダイ（例えば、コンデンサ・ダイ、インダクタ・ダイ）を使用して実装される。相互接続構造は、例えば、プリント回路板、メタル・コア・プリント回路板、ＲＤＬ積層構造として、或いは導電性ビア及び／又はトレースを有する基板として実装されてもよい。
ＲＦ増幅器ダイを、整合ネットワークを含む相互接続構造上に取り付ける場合、従来の手法は、図１Ａを参照して上述したように、ソース端子がＲＦ増幅器ダイの底部に設けられ、ゲート端子及びドレイン端子がＲＦ増幅器ダイの頂部に形成された状態で、相互接続構造の頂面にＲＦ増幅器ダイを取り付けることである。この構成は、デバイス動作中にＲＦ増幅器ダイで生成された熱を、ＲＦ増幅器ダイのソース・ビアを通して、及び導電性ビアなどの相互接続構造の放熱構造を通してデバイスから除去することを可能にする。ＲＦ増幅器ダイの頂部側のゲート端子及びドレイン端子は、ボンド・ワイヤを介して相互接続構造上の整合回路に電気的に接続されている。これらのボンド・ワイヤも、整合ネットワークのインダクタンスの一部を提供する。
用途がより高い周波数に移行するにつれて、基本波周波数において適切にインピーダンス整合を行うために、並びに／或いは２次及び／又は３次高調波などの特定の高調波を終端させるために必要なインダクタンス量は、典型的には、減少する。一部の用途では、非常に短く、太いボンド・ワイヤを使用したとしても、ボンド・ワイヤのインダクタンスは、整合回路のうちの１つ又は複数によって必要とされる最適な直列インダクタンス量を超えることがある。インダクタンスが、インピーダンス整合回路に最適な直列インダクタンス量よりも大きい場合、ＲＦ増幅器の反射減衰量が増加する可能性があり、動作帯域幅が減少する可能性がある。インダクタンスが、高調波終端回路に最適な直列インダクタンス量よりも大きい場合、問題となっている高調波の低減があまり達成されない可能性があり、これは、ＲＦ増幅器の効率、電力、及び／又は利得性能を劣化させ、結果として受動相互変調歪みレベルを増加させる可能性があり、これにより、ＲＦ増幅器が使用される通信システムの他の態様が劣化する可能性がある。これらの問題は、上述したように、ＭＭＩＣ実施態様に切り替えることによって回避することができるが、ＭＭＩＣ ＲＦ増幅器設計は、それ自体の潜在的な欠点を有する。
本発明の実施例によるＩＩＩ族窒化物ベースのＲＦ増幅器２００は、従来のＲＦ増幅器に存在するゲート・ボンド・ワイヤ及びドレイン・ボンド・ワイヤを、ＲＦ増幅器ダイ２１０を貫いて延在するゲート・ビア及びドレイン・ビアによって置き換えているため、直列インダクタンスが大きすぎるという上述の問題を回避することができる。典型的には、ボンド・ワイヤは、長さが少なくとも０．５０８ｍｍ（２０ミル）であり、０．７６２ｍｍ（３０ミル）以上のボンド・ワイヤ長が一般的である。対照的に、ゲート・ビア及びドレイン・ビアは、はるかに短くてもよく、典型的には長さが０．２０３２ｍｍ（８ミル）未満であり、例示的な実施例では、長さが０．１２７ｍｍ（５ミル）未満、０．１０１６ｍｍ（４ミル）未満、又はさらに０．００７６２ｍｍ（３ミル）未満とすることができる。したがって、ゲート・ビア及びドレイン・ビアによって導入される直列インダクタンスは、同等のゲート・ボンド・ワイヤ及びドレイン・ボンド・ワイヤによって導入される直列インダクタンスのほんの数分の一（例えば、おそらく、従来のゲート・ボンド・ワイヤ及びドレイン・ボンド・ワイヤによって導入されるインダクタンスの１５～２０％程度）であってもよく、これにより、直列インダクタンスが、ＩＩＩ族窒化物ベースのＲＦ増幅器の様々な整合回路によって必要とされる最適な直列インダクタンス量よりも小さいことが保証され得る。整合ネットワークに対する最適な直列インダクタンス量を得るために必要とされる追加の直列インダクタンスは、相互接続構造に取り付けられ又は実装されるインダクタ・チップ及び／又は誘導性トレース（又は他の構造）を使用して追加されてもよい。
ＲＦ増幅器ダイ上のゲート端子及びドレイン端子、並びに相互接続構造上のゲート・パッド及びドレイン・パッドにボンド・ワイヤをはんだ付けするために使用されるボール・ボンダは、典型的には＋／－０．０２５４ｍｍ（１ミル）の公差を有し、潜在的に各ボンド・ワイヤの長さに０．１０１６ｍｍ（４ミル）もの変動をもたらすため、デバイスの底部側にゲート端子及びドレイン端子を取り付けることにより、大量生産中のプロセス変動を低減することもできる。このようなボンド・ワイヤの長さの変動に関連付けられたインダクタンス量は、特に、より高い周波数においてかなり大きくなる可能性があり、インピーダンス整合回路の性能、したがって、ＲＦ増幅器の性能を劣化させる可能性がある。さらに、導電性エポキシ又ははんだを使用する表面実装プロセスによってゲート端子及びドレイン端子を相互接続構造上の対応するゲート・パッド及びドレイン・パッドに接続することにより、ボンド・ワイヤ接続が必要とされる場合に使用される可能性があるものよりも小さいゲート端子及びドレイン端子の使用が可能となり、したがって、本発明の実施例によるＲＦ増幅器ダイは、ゲート端子サイズ及びドレイン端子サイズがダイのサイズを決定する用途においてより小さくなる可能性がある。さらに、ワイヤ・ボンドではなくボール・ボンディング技術を使用することにより、製造コストを低減することができる。
したがって、本発明の実施例によるＲＦ増幅器は、製品アセンブリ一貫性の改善、歩留まりの向上、製品集積度の向上、コストの低減、及びＲＦ性能の改善を示すことができる。より高い周波数の用途に関しては、整合回路で必要とされるインダクタンスがそのような用途においてはるかに低くなる可能性があり、したがって、従来のボンド・ワイヤを使用すると、あまりにも多くのインダクタンスが導入される可能性があるため、メリットが大きくなる可能性がある。さらに、ボンド・ワイヤ長の公差は、周波数が高いほどより大きな影響を与える可能性があり、高周波用途では（特に、低電力の場合）、ボンド・パッドのサイズは、ダイのサイズを左右する可能性がある。一部の実施例では、本明細書に開示されるＲＦ増幅器のいずれかは、１ＧＨｚを上回る周波数で動作するように構成されてもよい。他の実施例では、これらのＲＦ増幅器は、２．５ＧＨｚを上回る周波数で動作するように構成されてもよい。さらに他の実施例では、これらのＲＦ増幅器は、３．１ＧＨｚを上回る周波数で動作するように構成されてもよい。さらに追加の実施例では、これらのＲＦトランジスタ増幅器ダイは、５ＧＨｚを上回る周波数で動作するように構成されてもよい。一部の実施例では、これらのＲＦ増幅器は、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ、若しくは５．１～５．８ＧＨｚの周波数帯のうちの少なくとも１つ、又はそれらのサブ部分において動作するように構成されてもよい。
本明細書でさらに詳細に説明するように、本発明の実施例によるＲＦ増幅器は、ＲＦ増幅器ダイを保護し、ＲＦ増幅器を外部信号及び電源に接続する入力リード及び出力リードを提供するパッケージ内に取り付けられてもよい。例示的な実施例において、パッケージングは、相互接続構造のすべてではないが一部を覆うプラスチック・オーバモールド・パッケージであってもよい。このような実施例では、入力リード及び出力リードは、例えば、相互接続構造上の導電性トレースとして実装されてもよい。しかしながら、セラミック・パッケージ、他のプラスチック・パッケージなどを含む任意の適切なパッケージングが使用されてもよいことが理解されるであろう。
図３は、図２Ａ～図２ＨのＲＦ増幅器２００に含まれる相互接続構造２７０の例示的な実施例の概略上面図である。図３に示すように、相互接続構造２７０は、多層プリント回路板又はＲＤＬ積層構造などのプリント回路板を含むことができる。ゲート・パッド２７２、ドレイン・パッド２７４、及びソース・パッド２７６は、相互接続構造２７０の上面に実装されている。これらのパッドのそれぞれは、それぞれの金属パターン（例えば、銅パターン）を含むことができる。ゲート・パッド２７２、ドレイン・パッド２７４、及びソース・パッド２７６は、ＲＦ増幅器ダイ２１０上のそれぞれのゲート端子２２２、ドレイン端子２２４、及びソース端子２２６と同じ又は同様のサイズ及び形状を有してもよい。ソース・パッド２７６の下には、相互接続構造２７０を貫いて延在する複数の金属充填ビア２９０が設けられてもよい。金属充填ビア２９０は、ＲＦ増幅器ダイ２１０で生成され、半導体層構造２３０及びソース・ビア２６０を介して相互接続構造２７０に渡された熱を相互接続構造２７０の底部側に運び、そこで熱を周囲環境に放出するヒート・シンクとして機能することができる。図３にも示されるように、一部の実施例では、追加の金属充填ビア２９０が、ゲート・パッド２７２の下及び／又はソース・パッド２７６の下に設けられてもよい。
図３にさらに示すように、複数の追加の集積回路チップ２８０又は他のチップ２８２が相互接続構造２７０上に取り付けられてもよい。これらのチップ２８０、２８２は、例えば、入力及び／又は出力整合回路の一部であるキャパシタ及び／又はインダクタを含むチップ、ＲＦ増幅器ダイ２１０をバイアスするために使用されるバイアス回路を含むチップ、送信／受信スイッチ、サーキュレータ、フィルタなどの他のＲＦ回路を含んでもよい。相互接続構造２７０は、入力及び／又は出力整合回路に含まれるインダクタを実装する蛇行又は螺旋トレース・パターン（図示せず）も含むことができる。多数の他の回路素子が、相互接続構造２７０上に取り付けられるか、又は相互接続構造２７０内に実装されてもよい。
図４及び図５は、本発明のさらなる実施例による２つのＲＦ増幅器ダイの頂部メタライゼーションの構造を示す概略図である。
図４に示すように、本発明の実施例によるＲＦ増幅器ダイ３１０は、ＲＦ増幅器ダイ３１０がドレイン・ビア２６４を含まず、ＲＦ増幅器ダイ３１０のドレイン端子が、図１Ａ～図１ＢのＲＦ増幅器１００を参照して上述したやり方で、半導体層構造２３０の頂部側に実装され、ボンド・ワイヤを介して相互接続構造上のドレイン・パッドに接続されてもよいことを除いて、ＲＦ増幅器ダイ２１０と非常に類似している。ＲＦ増幅器ダイ３１０は、例えば、ボンド・ワイヤが出力整合ネットワークのいずれにもあまり大きなインダクタンスをもたらさない場合に使用することができる。ＲＦ増幅器ダイ３１０の残りの部分は、ＲＦ増幅器２１０と同一であってもよく、したがって、そのさらなる説明は省略する。
図５に示すように、本発明の実施例によるＲＦ増幅器ダイ４１０も、ＲＦ増幅器ダイ４１０がゲート・ビア２６２を含まず、ＲＦ増幅器ダイ４１０のゲート端子が、図１Ａ～図１ＢのＲＦ増幅器１００を参照して上述したやり方で、半導体層構造２３０の頂部側に実装され、ボンド・ワイヤを介して相互接続構造上のゲート・パッドに接続されてもよいことを除いて、ＲＦ増幅器ダイ２１０と非常に類似している。ＲＦ増幅器ダイ４１０は、例えば、ボンド・ワイヤが入力整合ネットワークのいずれにもあまり大きなインダクタンスをもたらさない場合に使用することができる。ＲＦ増幅器ダイ４１０の残りの部分は、ＲＦ増幅器２１０と同一であってもよく、したがって、そのさらなる説明は省略する。
本発明の実施例によるＲＦ増幅器は、任意の適切な設計を有することができ、追加の回路素子を含むことができることも理解されよう。例えば、ＲＦ増幅器は、例えば、米国特許第１０，１２８，３６５号（その内容全体が参照により本明細書に組み込まれる）で論じられているように、端数モード抵抗器及び／又はゲート抵抗器を含むことができる。図６Ａ及び図６Ｂは、本発明のさらなる実施例によるＲＦ増幅器ダイ５１０の概略上面図及び概略裏面図である。ＲＦ増幅器ダイ５１０は、ＲＦ増幅器ダイ５１０が直列ゲート抵抗器２４６及び端数モード抵抗器２４８をさらに含むことを除いて、上述のＲＦ増幅器ダイ２１０と同一であってもよい。
図６Ａに示すように、直列ゲート抵抗器２４６は、ＲＦ増幅器ダイ５１０に含まれている。図示する実施例では、各ゲート・フィンガ２５２がゲート・バス２４２に接続する位置に直列ゲート抵抗器２４６が設けられている。図６Ａ及び図６Ｂに示すように、ゲート・バス２４２及び／又はゲート端子２２２を複数のセクションにセグメント化することもでき、端数モード抵抗器２４８は、各セクション間に配置されてもよい。高電力デバイスでは、ゲートは、デバイスのゲート周辺部を増加させるために、長いゲート幅を有する（すなわち、ｘ方向にさらに延びる）場合があり、その結果、フィードバック・ループが長くなる。これらの高電力デバイスは、大きな相互コンダクタンス値を有する場合があるため、フィードバック・ループが不安定になりやすい可能性がある。例えば、フィードバック・ループは、デバイスの動作周波数帯内又は帯域外にあり得る不要な信号を生成する可能性がある。このような信号の生成は、問題となる可能性があり、デバイスを使用不能にする可能性がある。フィードバック・ループの不安定性は、フィードバック・ループの長さとともに増加する傾向がある。直列ゲート抵抗器２４６及び端数モード・トランジスタ２４８は、デバイスのゲート・フィンガ２５２及びドレイン・フィンガ２５４内のこれらのフィードバック・ループを安定させることができる。直列ゲート抵抗器２４６及び／又は端数モード・トランジスタ２４８は、本明細書に開示される本発明の実施例によるＲＦトランジスタ増幅器のいずれにも含まれてもよいことが理解されよう。
図７Ａは、オープン・キャビティ・パッケージ内に図２ＢのＲＦトランジスタ増幅器ダイ２１０を含むパッケージングされたＲＦトランジスタ増幅器６００の概略断面図である。図７Ａに示すように、オープン・キャビティ・パッケージ６１０は、金属フランジなどのベース６２０と、例えば側壁、及びセラミック蓋などの蓋を含むことができる上部ハウジング６３０と、を含む。ＲＦトランジスタ増幅器ダイ２１０は、例えば、はんだパッド、導電性接着剤、導電性バンプなどのコンタクトを使用して、相互接続構造２７０上に取り付けられてもよい。相互接続構造２７０は、例えば、導電性ダイ・アタッチ材料を使用してベース６２０上に取り付けられてもよい。ベース６２０は、例えば、相互接続構造２７０の放熱構造を通って運ばれた熱をセラミック・パッケージ６１０の外部に放散させることができる金属ベースを含むことができる。
追加の構成要素６５０、６６０を相互接続構造２７０上に取り付けることができる。これらの追加の構成要素は、例えば、基本波周波数においてインピーダンス整合を行うために、及び／又は相互変調積を接地に終端するために使用される、１つ若しくは複数の入力整合構成要素６５０及び／又は１つ若しくは複数の出力整合構成要素６６０を含むことができる。これらの整合構成要素６５０、６６０は、例えば、集積受動デバイス又はプリント回路板に（少なくとも部分的に）実装された抵抗器、コンデンサ、及び／又はインダクタを含む受動ＲＦ構成要素であってもよい。導電性リード６４０は、ハウジング６１０を貫いて延在し、ＲＦトランジスタ増幅器６００を外部デバイス／回路／電源に接続できるようにする。図示する実施例では、導電性リード６４０を相互接続構造２７０上の受動ＲＦ構成要素６５０、６６０に接続するために、ワイヤ・ボンド６７０が使用されている。第１のリード６４０－１上でＲＦトランジスタ増幅器６００に入力されたＲＦ信号は、ワイヤ・ボンド６７０－１を介して入力整合回路６５０に渡され、そこから相互接続構造２７０上／内の第１の導電性トレース又は経路（図示せず）を介してＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２に渡されてもよく、増幅された出力ＲＦ信号は、ＲＦトランジスタ増幅器ダイ２１０のドレイン端子２２４から相互接続構造２７０上／内の第２の導電性トレース又は経路（図示せず）を介して出力整合回路６６０に渡され、そこからボンド・ワイヤ６７０－２に渡されてもよく、ＲＦ信号は、リード６４０－２を介して出力される。
図７Ｂは、オーバモールド・プラスチック・パッケージ内に図２ＢのＲＦトランジスタ増幅器ダイ２１０を含むパッケージングされたＲＦトランジスタ増幅器７００の概略断面図である。図７Ｂに示すように、パッケージングされたＲＦトランジスタ増幅器７００は、プラスチック・オーバモールド７１０によって少なくとも部分的に取り囲まれた、リード・フレーム又は金属スラッグの一部である金属ヒート・シンクなどのベース７２０を含む。ＲＦトランジスタ増幅器ダイ２１０は、相互接続構造２７０上に取り付けられ、相互接続構造２７０は、ベース７２０上に取り付けられている。ベース７２０は、例えば、相互接続構造２７０の放熱構造を通って運ばれた熱を放散することができる金属ベースを含むことができる。追加の構成要素７５０、７６０が相互接続構造２７０上に取り付けられている。これらの追加の構成要素は、例えば、基本波周波数においてインピーダンス整合を行うために、及び／又は相互変調積を接地に終端するために使用される入力整合構成要素７５０及び出力整合構成要素７６０を含むことができる。導電性リード７４０は、プラスチック・オーバモールド７１０を貫いて延在し、ＲＦトランジスタ増幅器７００を外部デバイス／回路／電源に接続できるようにする。図示する実施例では、導電性リード７４０を相互接続構造２７０上の受動ＲＦ構成要素７５０、７６０に接続するためにワイヤ・ボンド７７０が使用されているが、ワイヤ・ボンド７７０は、他の実施例では省略されてもよい。本明細書では、「オーバモールド」という用語は、ウエハが個々のダイにダイシングされる前にウエハの上に堆積させる保護プラスチック・コーティングなどを包含するように広く使用されていることに留意されたい。
本明細書で論じる本発明の実施例によるＲＦトランジスタ増幅器のいずれも、図７Ａ及び図７Ｂにそれぞれ示すオープン・キャビティ・パッケージ及びオーバモールド・パッケージなどのパッケージに取り付けることができることが理解されよう。したがって、図７Ａ～図７Ｂに示すＲＦトランジスタ・ダイ２１０及び相互接続構造２７０は、本明細書で論じる本発明の実施例のいずれかによるＲＦトランジスタ・ダイ及び相互接続構造で置き換えられて、パッケージングされたＲＦトランジスタ増幅器の多くのさらなる実施例を提供することができる。実施例によっては、パッケージングされたＲＦトランジスタ増幅器は、ＲＦトランジスタ増幅器ダイとしてモノリシック・マイクロ波集積回路（ＭＭＩＣ）を含むことができ、ＲＦトランジスタ増幅器ダイは、単一の集積ダイに複数のディスクリート回路を組み込む。さらに及び／又は代替として、パッケージは、直列に接続されて多段ＲＦトランジスタ増幅器を形成する経路内の複数のＲＦトランジスタ増幅器ダイ、及び／又は、複数の経路に（例えば、並列に）配置されて、ドハティ増幅器構成などの複数のトランジスタ増幅器ダイ及び複数の経路を有するＲＦトランジスタ増幅器を形成する複数のＲＦトランジスタ増幅器ダイを含むことができる。一部の実施例では、パッケージングされたＲＦトランジスタ増幅器は、裏面相互接続構造への電気的接続を提供する導電性ゲート・ビア及び／又は導電性ドレイン・ビアを有する本発明の実施例によるＲＦトランジスタ増幅器ダイ、並びにワイヤ・ボンドを介して他の構造に接続されるゲート端子及びドレイン端子を有する図１ＡのＲＦトランジスタ・ダイ１１０などの従来のＲＦトランジスタ増幅器ダイを含むことができる。
導電性ビア２６２、２６４、２６６の数、間隔、密度、及び／又は断面積は、適宜変更されてもよい。上述したように、導電性ビアのサイズ、形状、及び／又は数は、放熱性能及び整合性能などのＲＦ増幅器の様々な性能パラメータに影響を及ぼす可能性がある。したがって、異なるタイプの導電性ビアの形状、サイズ、位置、及び／又は密度は、様々な性能パラメータを最適化するように選択されることがある。例えば、図８Ａは、ドレイン・ビア２６４よりもはるかに多くのゲート・ビア２６２を含むＲＦ増幅器ダイ８００の（図２Ａの線２Ｂ－２Ｂに相当する線に沿って取られた）概略断面図である。このような設計は、ゲート・ビア２６２の数を増加させることで、全体的なインダクタンス量を低減することができるため、入力整合回路が非常に低いレベルのインダクタンスを必要とする場合に望ましい場合がある。同様に、図８Ｂは、ＲＦ増幅器ダイ８１０の同様の概略断面図であり、ゲート・ビア及びドレイン・ビアの数は同じであるが、ゲート・ビアのサイズを大きくして、インダクタンスを低減している。図８Ｃ及び図８Ｄは、ゲート・ビア２６２ではなくドレイン・ビア２６４に同じ変更を加えたＲＦ増幅器ダイ８２０及び８３０の概略断面図である。ビア２６２、２６４の位置は、さらに別のＲＦ増幅器ダイ８４０の概略断面図である図８Ｅに示すように、変更されてもよいことも理解されるであろう。
上述した例示的な実施例は、単一段の増幅器を有する単一のＲＦ増幅器ダイを含んでいるが、本発明の実施例はこれに限定されないことが理解されよう。他の実施例では、増幅器は、複数の段を含んでもよく、ドハティ構成などを有してもよい。
本発明の概念の実施例は、本発明の実施例が示される添付の図面を参照して上述された。しかしながら、本発明の概念は、多くの異なる形態で具現化されてもよく、本明細書に述べられた実施例に限定されると解釈されるべきでない。むしろ、これらの実施例は、本開示が完璧且つ完全であり、本発明の概念の範囲を当業者に完全に伝えるように提供されている。同様の番号は、全体を通して同様の要素を指す。
第１、第２などの用語は、様々な要素を説明するために本明細書で使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではないことが理解されよう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用される場合、「及び／又は」という用語は、関連付けられた列挙された項目の１つ又は複数の任意の及びすべての組合せを含む。
本明細書で使用される用語は、特定の実施例を説明するためだけのものであり、本発明を限定することは意図されていない。本明細書で使用される場合、用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、述べられた特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を指定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除しない。
層、領域、又は基板などの要素が、別の要素の「上に（ｏｎ）」又は「上に（ｏｎｔｏ）」延在すると言及される場合、それは、他の要素のすぐ上に（ｄｉｒｅｃｔｌｙ ｏｎ）若しくは直接上に（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）延在することができ、又は介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素の「すぐ上に」ある、又は「直接上に」延在すると言及される場合、介在する要素は存在しない。ある要素が別の要素に「接続されている」又は「結合されている」と言及される場合、その要素は、他の要素に直接接続又は結合されてもよく、又は介在する要素が存在してもよいことも理解されるであろう。対照的に、要素が別の要素に「直接接続される」又は「直接結合される」と言及される場合、介在する要素は存在しない。
「下（ｂｅｌｏｗ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」、「下部（ｌｏｗｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「横方向（ｌａｔｅｒａｌ）」、「垂直（ｖｅｒｔｉｃａｌ）」などの相対的な用語は、本明細書では、図に示すように、１つの要素、層、又は領域と別の要素、層、又は領域との関係を説明するために使用されることがある。これらの用語は、図に示される向きに加えて、デバイスの異なる向きを包含することが意図されていることが理解されるであろう。
図面及び明細書では、本発明の典型的な実施例が開示されており、特定の用語が用いられているが、それらは、限定を目的としたものではなく、一般的且つ説明的な意味でのみ使用されており、本発明の範囲は以下の特許請求の範囲に記載されている。

Claims (31)

  1. 半導体層構造と、前記半導体層構造上のゲート端子、ソース端子、及びドレイン端子と、を含むＩＩＩ族窒化物ベースのＲＦ増幅器ダイ、
    を備え、
    前記半導体層構造の上部に複数の単位セル・トランジスタが設けられ、前記ゲート端子、前記ドレイン端子、及び前記ソース端子のうちの少なくとも２つが前記半導体層構造の下面に設けられている、
    高周波（「ＲＦ」）増幅器。
  2. 前記ドレイン端子が１つ又は複数の導電性ドレイン・ビアを介して前記単位セル・トランジスタに電気的に接続されている、請求項１に記載のＲＦ増幅器。
  3. 前記ゲート端子が１つ又は複数の導電性ゲート・ビアを介して前記単位セル・トランジスタに電気的に接続されている、請求項１に記載のＲＦ増幅器。
  4. 前記ゲート端子が１つ又は複数の導電性ゲート・ビアを介して前記単位セル・トランジスタに電気的に接続され、前記ドレイン端子が１つ又は複数の導電性ドレイン・ビアを介して前記単位セル・トランジスタに電気的に接続されている、請求項１に記載のＲＦ増幅器。
  5. 前記半導体層構造が、成長基板と、チャネル層と、バリア層とを含み、前記チャネル層が前記成長基板と前記バリア層との間にある、請求項１から４までのいずれか一項に記載のＲＦ増幅器。
  6. 前記ＩＩＩ族窒化物ベースのＲＦ増幅器ダイが、前記チャネル層の反対側のバリア層上にある複数のゲート・フィンガ、複数のドレイン・フィンガ、及び複数のソース・フィンガを備えるメタライゼーション構造をさらに含み、
    前記ゲート・フィンガが前記１つ又は複数の導電性ゲート・ビアを介して前記ゲート端子に電気的に接続され、前記ドレイン・フィンガが前記１つ又は複数の導電性ドレイン・ビアを介して前記ドレイン端子に電気的に接続されている、請求項５に記載のＲＦ増幅器。
  7. 前記１つ又は複数の導電性ゲート・ビア及び前記１つ又は複数の導電性ドレイン・ビアが前記半導体層構造を貫いて延在する金属めっきビアである、請求項６に記載のＲＦ増幅器。
  8. 前記１つ又は複数の導電性ゲート・ビア及び前記１つ又は複数の導電性ドレイン・ビアが前記成長基板を貫いて延在する、請求項５から７までのいずれか一項に記載のＲＦ増幅器。
  9. 前記ゲート端子に電気的に接続されたゲート・パッドと、前記ドレイン端子に電気的に接続されたドレイン・パッドと、前記ソース端子に電気的に接続されたソース・パッドと、を含む相互接続構造をさらに備える、請求項１から８までのいずれか一項に記載のＲＦ増幅器。
  10. 前記ゲート・パッド、前記ドレイン・パッド、及び前記ソース・パッドが導電性エポキシ・パターンを介して前記ゲート端子、前記ドレイン端子、及び前記ソース端子にそれぞれ電気的に接続されている、請求項９に記載のＲＦ増幅器。
  11. 前記ゲート端子が前記相互接続構造の上面に垂直な第１の軸に沿って前記ゲート・パッドと重なり合い、前記ドレイン端子が前記相互接続構造の上面に垂直な第２の軸に沿って前記ドレイン・パッドと重なり合い、前記ソース端子が前記相互接続構造の上面に垂直な第３の軸に沿って前記ソース・パッドと重なり合っている、請求項９から１０までのいずれか一項に記載のＲＦ増幅器。
  12. 前記１つ又は複数の導電性ゲート・ビア、前記１つ又は複数の導電性ドレイン・ビア、及び前記１つ又は複数の導電性ソース・ビアがすべて、実質的に同じ形状及び実質的に同じ断面積を有する、請求項４から１１までのいずれか一項に記載のＲＦ増幅器。
  13. 前記相互接続構造が整合回路の少なくとも第１の部分を含む、請求項９から１１までのいずれか一項に記載のＲＦ増幅器。
  14. 前記１つ又は複数の導電性ゲート・ビアが前記整合回路の第２の部分を構成する、請求項１３に記載のＲＦ増幅器。
  15. 入力整合回路に接続されたゲート・パッド、出力整合回路に接続されたドレイン・パッド、及び放熱構造に結合されたソース・パッドを含む相互接続構造と、
    前記相互接続構造上に取り付けられたＩＩＩ族窒化物ベースのＲＦ増幅器ダイであって、
    第１の側と、前記第１の側とは反対側にある第２の側とを有する半導体層構造、
    前記相互接続構造の上面に垂直な第１の軸に沿って前記ゲート・パッドと重なり合う、前記半導体層構造の前記第１の側のゲート端子、
    前記相互接続構造の上面に垂直な第２の軸に沿って前記ドレイン・パッドと重なり合う、前記半導体層構造の前記第１の側のドレイン端子、
    前記相互接続構造の上面に垂直な第３の軸に沿って前記ソース・パッドと重なり合う、前記半導体層構造の前記第１の側のソース端子、
    前記ゲート端子に電気的に接続され、前記半導体層構造の前記第２の側から前記半導体層構造の前記第１の側に延在する導電性ゲート・ビア、及び
    前記ドレイン端子に電気的に接続され、前記半導体層構造の前記第２の側から前記半導体層構造の前記第１の側に延在する導電性ドレイン・ビア、
    を含む、ＩＩＩ族窒化物ベースのＲＦ増幅器ダイと、
    を備える、高周波（「ＲＦ」）増幅器。
  16. 前記ＩＩＩ族窒化物ベースのＲＦ増幅器ダイが前記半導体層構造の前記第２の側にある複数のゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガをさらに含み、
    前記ゲート・フィンガのうちの少なくとも一部が前記導電性ゲート・ビアを介して前記ゲート端子に電気的に接続され、前記ドレイン・フィンガのうちの少なくとも一部が前記導電性ドレイン・ビアを介して前記ドレイン端子に電気的に接続されている、請求項１５に記載のＲＦ増幅器。
  17. 前記ゲート・パッド、前記ドレイン・パッド、及び前記ソース・パッドが導電性エポキシ・パターンを介して前記ゲート端子、前記ドレイン端子、及び前記ソース端子にそれぞれ電気的に接続されている、請求項１５又は１６に記載のＲＦ増幅器。
  18. 前記ＩＩＩ族窒化物ベースのＲＦ増幅器ダイが前記半導体層構造の前記第２の側から前記半導体層構造の前記第１の側に延在する、前記ソース端子に電気的に接続された導電性ソース・ビアをさらに備える、請求項１５から１７までのいずれか一項に記載のＲＦ増幅器。
  19. 前記導電性ゲート・ビア、前記導電性ドレイン・ビア、及び前記導電性ソース・ビアのすべてが、実質的に同じ形状及び実質的に同じ断面積を有する、請求項１８に記載のＲＦ増幅器。
  20. 前記相互接続構造が整合回路の少なくとも第１の部分を含む、請求項１５から１９までのいずれか一項に記載のＲＦ増幅器。
  21. 前記１つ又は複数の導電性ゲート・ビアが前記整合回路の第２の部分を構成する、請求項２０に記載のＲＦ増幅器。
  22. チャネル層及び前記チャネル層上のバリア層を含む半導体層構造と、
    ゲート端子と、
    ドレイン端子と、
    ソース端子と、
    少なくとも１つの導電性ゲート・ビアを介して前記ゲート端子に電気的に接続された複数のゲート・フィンガと、
    少なくとも１つの導電性ドレイン・ビアを介して前記ドレイン端子に電気的に接続された複数のドレイン・フィンガと、
    少なくとも１つの導電性ソース・ビアを介して前記ソース端子に電気的に接続された複数のソース・フィンガと、
    を含む、ＩＩＩ族窒化物ベースのＲＦ増幅器ダイであって、
    前記ゲート・フィンガ、前記ドレイン・フィンガ、及び前記ソース・フィンガがすべて、前記半導体層構造の第１の側にあり、
    前記ゲート端子、前記ドレイン端子、及び前記ソース端子がすべて、前記半導体層構造の前記第１の側とは反対側の第２の側にある、
    ＩＩＩ族窒化物ベースのＲＦ増幅器ダイ、
    を備える、高周波（「ＲＦ」）増幅器。
  23. 前記半導体層構造が成長基板をさらに含み、前記チャネル層が前記成長基板と前記バリア層との間にある、請求項２２に記載のＲＦ増幅器。
  24. 前記少なくとも１つの導電性ゲート・ビア及び前記少なくとも１つの導電性ドレイン・ビアが前記成長基板を完全に貫いて延在する、請求項２３に記載のＲＦ増幅器。
  25. 前記少なくとも１つの導電性ゲート・ビア及び前記少なくとも１つの導電性ドレイン・ビアがそれぞれ、前記半導体層構造を完全に貫いて延在する金属めっきビアを備える、請求項２２から２４までのいずれか一項に記載のＲＦ増幅器。
  26. 前記ゲート端子に電気的に接続されたゲート・パッド、前記ドレイン端子に電気的に接続されたドレイン・パッド、及び前記ソース端子に電気的に接続されたソース・パッドを含む相互接続構造をさらに備える、請求項２２から２５までのいずれか一項に記載のＲＦ増幅器。
  27. 前記ゲート・パッド、前記ドレイン・パッド、及び前記ソース・パッドが導電性エポキシ・パターンを介して前記ゲート端子、前記ドレイン端子、及び前記ソース端子にそれぞれ電気的に接続されている、請求項２６に記載のＲＦ増幅器。
  28. 前記ゲート端子が前記相互接続構造の上面に垂直な第１の軸に沿って前記ゲート・パッドと重なり合い、前記ドレイン端子が前記相互接続構造の上面に垂直な第２の軸に沿って前記ドレイン・パッドと重なり合い、前記ソース端子が前記相互接続構造の上面に垂直な第３の軸に沿って前記ソース・パッドと重なり合っている、請求項２６又は２７に記載のＲＦ増幅器。
  29. 頂部側及び前記頂部側の反対側の底部側を有する半導体層構造と、
    前記半導体層構造の前記頂部側の複数のゲート・フィンガと、
    ゲート端子、ドレイン端子、及びソース端子であって、これらのうちの少なくとも２つが前記半導体層構造の前記底部側にある、ゲート端子、ドレイン端子、及びソース端子と、
    を備える、ＩＩＩ族窒化物ベースの高周波（「ＲＦ」）増幅器ダイ。
  30. 前記半導体層構造の前記頂部側の複数のドレイン・フィンガと、
    前記半導体層構造の前記頂部側の複数のソース・フィンガと、
    １つ又は複数の導電性ゲート・ビアと、
    １つ又は複数の導電性ドレイン・ビアと、
    １つ又は複数の導電性ソース・ビアと、
    をさらに備え、
    前記ゲート端子が前記１つ又は複数の導電性ゲート・ビアを介して前記複数のゲート・フィンガに電気的に接続され、
    前記ドレイン端子が前記１つ又は複数の導電性ドレイン・ビアを介して前記複数のドレイン・フィンガに電気的に接続され、
    前記ソース端子が前記１つ又は複数の導電性ソース・ビアを介して前記複数のソース・フィンガに電気的に接続されている、
    請求項２９に記載のＩＩＩ族窒化物ベースのＲＦ増幅器ダイ。
  31. 前記半導体層構造が、成長基板と、チャネル層と、バリア層とを備え、前記チャネル層が前記成長基板と前記バリア層との間にあり、
    前記１つ又は複数の導電性ゲート・ビア、前記１つ又は複数の導電性ドレイン・ビア、及び前記１つ又は複数の導電性ソース・ビアが前記成長基板を完全に貫いて延在する、
    請求項３０に記載のＩＩＩ族窒化物ベースのＲＦ増幅器ダイ。
JP2022559836A 2020-04-03 2021-03-24 裏面ソース端子、ゲート端子及び／又はドレイン端子を有するｉｉｉ族窒化物ベースの高周波増幅器 Pending JP2023520029A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063004962P 2020-04-03 2020-04-03
US63/004,962 2020-04-03
PCT/US2021/023916 WO2021202199A1 (en) 2020-04-03 2021-03-24 Group iii nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals

Publications (1)

Publication Number Publication Date
JP2023520029A true JP2023520029A (ja) 2023-05-15

Family

ID=75539978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022559836A Pending JP2023520029A (ja) 2020-04-03 2021-03-24 裏面ソース端子、ゲート端子及び／又はドレイン端子を有するｉｉｉ族窒化物ベースの高周波増幅器

Country Status (6)

Country Link
US (1) US11837559B2 (ja)
EP (1) EP4128333A1 (ja)
JP (1) JP2023520029A (ja)
KR (1) KR20220162147A (ja)
CN (1) CN115362545A (ja)
WO (1) WO2021202199A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000001822A1 (it) * 2020-01-30 2021-07-30 St Microelectronics Srl Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione instradato attraverso il circuito integrato
IT202000001819A1 (it) 2020-01-30 2021-07-30 St Microelectronics Srl Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione
US20220392857A1 (en) * 2021-06-07 2022-12-08 Cree Inc. Packaged transistor amplifiers that include integrated passive device matching structures having distributed shunt inductances
WO2024108369A1 (en) * 2022-11-22 2024-05-30 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor packaged device and method for manufacturing the same

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969745A (en) * 1974-09-18 1976-07-13 Texas Instruments Incorporated Interconnection in multi element planar structures
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6586833B2 (en) 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP4124981B2 (ja) * 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
EP1739736A1 (en) 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Method of manufacturing a semiconductor device
EP1693891B1 (en) 2005-01-31 2019-07-31 IMEC vzw Method of manufacturing a semiconductor device
US7528062B2 (en) 2006-10-25 2009-05-05 Freescale Semiconductor, Inc. Integrated matching network and method for manufacturing integrated matching networks
JP2009016686A (ja) * 2007-07-06 2009-01-22 Toshiba Corp 高周波用トランジスタ
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
JP5407667B2 (ja) 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
CN102087995A (zh) 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 集成电路电感及其制作方法
US8368121B2 (en) * 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
US20120018892A1 (en) 2010-07-22 2012-01-26 Mehdi Frederik Soltan Semiconductor device with inductor and flip-chip
US8896034B1 (en) * 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
US8519916B2 (en) * 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
JP5640892B2 (ja) 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
JP5983117B2 (ja) * 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
US9147632B2 (en) * 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
EP2741324B1 (en) * 2012-12-10 2018-10-31 IMEC vzw III nitride transistor with source connected heat-spreading plate and method of making the same
US9177925B2 (en) * 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
WO2016054545A1 (en) * 2014-10-02 2016-04-07 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US10075132B2 (en) * 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
US9666523B2 (en) * 2015-07-24 2017-05-30 Nxp Usa, Inc. Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof
CN107924881B (zh) 2015-08-18 2020-07-31 三菱电机株式会社 半导体装置
US9685438B2 (en) * 2015-08-19 2017-06-20 Raytheon Company Field effect transistor having two-dimensionally distributed field effect transistor cells
US9691695B2 (en) * 2015-08-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure
US9780090B2 (en) * 2015-10-19 2017-10-03 Nxp Usa, Inc. Integrated circuits and devices with interleaved transistor elements, and methods of their fabrication
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9786660B1 (en) * 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US20220020874A1 (en) * 2016-03-17 2022-01-20 Cree, Inc. Bypassed gate transistors having improved stability
US20210167199A1 (en) 2016-06-24 2021-06-03 Cree, Inc. Group iii-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
WO2018004537A1 (en) 2016-06-28 2018-01-04 Intel Corporation Integration of single crystalline transistors in back end of line (beol)
US9807882B1 (en) 2016-08-17 2017-10-31 Qualcomm Incorporated Density-optimized module-level inductor ground structure
US10535632B2 (en) 2016-09-02 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method of manufacturing the same
US11336279B2 (en) * 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
US10763239B2 (en) 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same
US11177201B2 (en) 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
US10867954B2 (en) 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
US10608588B2 (en) * 2017-12-26 2020-03-31 Nxp Usa, Inc. Amplifiers and related integrated circuits
WO2019132941A1 (en) 2017-12-28 2019-07-04 Intel Corporation Hybrid filter having an acoustic wave resonator embedded in a cavity of a package substrate
US10872862B2 (en) 2018-03-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
US10541653B2 (en) 2018-05-18 2020-01-21 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10438894B1 (en) 2018-05-30 2019-10-08 Globalfoundries Inc. Chip-to-chip and chip-to-substrate interconnections in multi-chip semiconductor devices
US20200043946A1 (en) 2018-07-31 2020-02-06 Psemi Corporation Low Parasitic Capacitance RF Transistors
WO2020059322A1 (ja) * 2018-09-21 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 半導体素子および電子回路
US11139290B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
DE102018130035B4 (de) 2018-09-28 2020-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package und verfahren
US10629526B1 (en) * 2018-10-11 2020-04-21 Nxp Usa, Inc. Transistor with non-circular via connections in two orientations
US10855244B2 (en) 2018-10-19 2020-12-01 Cree, Inc. Transistor level input and output harmonic terminations
US20200135766A1 (en) * 2018-10-30 2020-04-30 Qualcomm Incorporated Monolithic integration of gan hemt and si cmos
KR102149388B1 (ko) * 2018-11-27 2020-08-28 삼성전기주식회사 스택된 전계효과트랜지스터(fet)를 갖는 반도체 디바이스
US11114988B2 (en) 2019-05-24 2021-09-07 Cree, Inc. Doherty amplifier circuit with integrated harmonic termination
EP3783663A1 (en) 2019-08-21 2021-02-24 Infineon Technologies AG Semiconductor device and method
US20210151428A1 (en) * 2019-11-18 2021-05-20 Qualcomm Incorporated Integration of heterogeneous transistors on diamond substrate by layer transfer
US11444044B2 (en) * 2019-12-31 2022-09-13 Nxp Usa, Inc. Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
US11735538B2 (en) 2020-02-17 2023-08-22 Wolfspeed, Inc. Semiconductor having a backside wafer cavity for radio frequency (RF) passive device integration and/or improved cooling and process of implementing the same
US11417644B2 (en) * 2020-06-17 2022-08-16 Macom Technology Solutions Holdings, Inc. Integration of multiple discrete GaN devices
US11387169B2 (en) * 2020-08-04 2022-07-12 Nxp Usa, Inc. Transistor with I/O ports in an active area of the transistor
US11587852B2 (en) * 2020-10-12 2023-02-21 Nxp Usa, Inc. Power amplifier modules with flip-chip and non-flip-chip power transistor dies
US11430874B2 (en) * 2020-12-16 2022-08-30 Nxp Usa, Inc. Semiconductor device with a crossing region
US11521957B1 (en) * 2021-07-08 2022-12-06 Rfhic Corporation Semiconductor device and method of manufacture
WO2023121644A1 (en) * 2021-12-20 2023-06-29 Monde Wireless Inc. Semiconductor device for rf integrated circuit

Also Published As

Publication number Publication date
CN115362545A (zh) 2022-11-18
WO2021202199A1 (en) 2021-10-07
US11837559B2 (en) 2023-12-05
US20210313286A1 (en) 2021-10-07
KR20220162147A (ko) 2022-12-07
EP4128333A1 (en) 2023-02-08

Similar Documents

Publication Publication Date Title
JP7474349B2 (ja) Ｒｆ増幅器パッケージ
US20210313293A1 (en) Rf amplifier devices and methods of manufacturing
TWI822112B (zh) 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11837457B2 (en) Packaging for RF transistor amplifiers
JP7505037B2 (ja) シールドされた伝送線路構造を有するｒｆ増幅器
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US11588448B2 (en) Radio frequency transistor amplifiers having leadframes with integrated shunt inductors and/or direct current voltage source inputs
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
CN116235299A (zh) 射频晶体管放大器封装
US12034419B2 (en) RF amplifiers having shielded transmission line structures
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
US11621322B2 (en) Die-to-die isolation structures for packaged transistor devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240528