JP6399267B1

JP6399267B1 - 増幅器

Info

Publication number: JP6399267B1
Application number: JP2018533713A
Authority: JP
Inventors: 貴章吉岡
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-02-09
Filing date: 2018-02-09
Publication date: 2018-10-03
Anticipated expiration: 2038-02-09
Also published as: WO2019155601A1; CN111869102A; DE112018007051T5; JPWO2019155601A1; US20210091723A1; US11264951B2

Abstract

長さの異なる複数の信号経路を提供する回路パターンと、該回路パターンに電気的に接続された複数のパッドと、複数のトランジスタセルと、該複数のパッドと該複数のトランジスタセルを１つずつ接続する複数の伝送線路と、該複数の伝送線路に１つずつ接続された複数の高調波処理回路と、を備え、該複数の高調波処理回路は、それぞれ、キャパシタとインダクタを有し、該キャパシタの容量は、該キャパシタが接続された該信号経路の長さが長いほど小さくしたことを特徴とする。

Description

この発明は増幅器に関する。

特許文献１には、複数のトランジスタセルに接続される伝送線路上にスリットを設けることで、各々のトランジスタセルに接続された出力端子へ伝送される信号の位相偏差および振幅偏差を改善させる方法が示されている。

日本特開２０１３−１１５４９１号公報

特許文献１に示された高周波電力増幅器では、伝送線路のレイアウトについて制約を受ける。例えばメタルパターン幅又はスリット幅等が製造上の制約を受ける。また、接続端子数、すなわちトランジスタセルの数が大きくなった場合に、信号の位相偏差および振幅偏差を抑制できないという問題点があった。

キャパシタとインダクタからなる高調波処理回路をトランジスタセル毎に配置することで、高調波の位相偏差を改善させようとしても、基本波の位相偏差を改善することができない。その場合、基本波の位相偏差によって生じたインピーダンスの不整合により、トランジスタの最大性能を引き出せない。

本発明は上述の問題を解決するためになされたものであり、効率および利得等の性能を高めた増幅器を提供することを目的とする。

本願の発明に係る増幅器は、長さの異なる複数の信号経路を提供する回路パターンと、トランジスタチップと、該回路パターンに電気的に接続され、該トランジスタチップの上に配置された複数のトランジスタセルのパッドと、複数のトランジスタセルと、該複数のパッドと該複数のトランジスタセルを１つずつ接続する、該トランジスタチップ上に配置された複数の伝送線路と、該複数の伝送線路に１つずつ接続され、該トランジスタチップ上に配置された複数の高調波処理回路と、を備え、該複数の高調波処理回路は、それぞれ、接地用端子へ直列に接続されたキャパシタとインダクタを有し、該キャパシタの容量は、該キャパシタが接続された該信号経路の長さが長いほど小さく、該キャパシタと該インダクタの積を、該複数の高調波処理回路のそれぞれについて一定としたことを特徴とする。

本発明のその他の特徴は以下に明らかにする。

この発明によれば、高調波処理回路のキャパシタの容量を調整することで効率および利得等の性能を高めた増幅器を提供できる。

実施の形態１に係る増幅器の全体図である。トランジスタセルの拡大図である。トランジスタチップの拡大図である。基本波インピーダンスに対する利得の等高線図である。比較例における基本波インピーダンスの計算例を示す図である。実施の形態１の増幅器について、各トランジスタセルから回路側を見込んだ基本波インピーダンスの計算例を示す図である。２倍波インピーダンスに対する利得の等高線図である。比較例における２倍波インピーダンスの計算例を示す図である。実施の形態１の増幅器について、各トランジスタセルから回路側を見込んだ２倍波インピーダンスの計算例を示す図である。実施の形態２に係る増幅器の全体図である。トランジスタセルの拡大図である。トランジスタチップの拡大図である。実施の形態３に係る増幅器が有するトランジスタセルを示す図である。トランジスタチップの拡大図である。実施の形態４に係る増幅器が有するトランジスタセルを示す図である。

本発明の実施の形態に係る増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る増幅器１０の全体図である。この増幅器は１０、入力整合回路基板１２と、トランジスタチップ１４と、出力整合回路基板１６を備えている。入力整合回路基板１２はメタライズ配線で形成された回路パターン１２ａを有している。出力整合回路基板１６はメタライズ配線で形成された回路パターン１６ａを有している。回路パターン１２ａ、１６ａは整合回路である。回路パターン１２ａ、１６ａは、長さの異なる複数の信号経路を提供する。すなわち、回路パターン１２ａは、左端に１つの入力端を有し、右端に複数の出力端を有することで、長さの異なる複数の信号経路を提供している。また、回路パターン１６ａは、左端に複数の入力端を有し、右端に１つの出力端を有することで、長さの異なる複数の信号経路を提供している。

トランジスタチップ１４はトランジスタセルを複数有している。トランジスタセルは単位トランジスタセルを構成する。図１では、複数のトランジスタセルのうちの１つのトランジスタセル１４ａを破線で囲んで示す。実施の形態１では、図１に示されるように８つのトランジスタセルが一列に並べられている。回路パターン１２ａとトランジスタセル１４ａはワイヤ２０で接続されている。回路パターン１６ａとトランジスタセル１４ａはワイヤ２２で接続されている。

図２は、トランジスタセル１４ａの拡大図である。トランジスタセル１４ａは、ゲートパッド３０、伝送線路３２、合成線路３４、複数本のフィンガーを有するトランジスタ３６およびドレインパッド３８を備えている。ゲートパッド３０はワイヤ２０で回路パターン１２ａに接続され、ドレインパッド３８はワイヤ２２で回路パターン１６ａに接続される。伝送線路３２および合成線路３４でゲートパッド３０とトランジスタ３６を接続する。

伝送線路３２には高調波処理回路４０が接続されている。高調波処理回路４０は、伝送線路３２に接続された伝送線路４０ａ、伝送線路４０ａに接続されたキャパシタ４０ｂ、キャパシタ４０ｂに接続された伝送線路４０ｃ、伝送線路４０ｃに接続されたインダクタ４０ｄ、インダクタ４０ｄに接続された伝送線路４０ｅ、および接地用端子４０ｆを備えている。キャパシタ４０ｂは例えばＭＩＭキャパシタである。インダクタ４０ｄは例えばスパイラルインダクタである。接地用端子４０ｆは例えばビアホールに形成され、接地されたビアである。本実施形態の高調波処理回路４０は、伝送線路３２と接地用端子４０ｆの間にキャパシタ４０ｂとインダクタ４０ｄが直列に接続されたＬＣ回路である。つまり、高調波処理回路４０を共振回路で構成することができる。

図３は、トランジスタチップ１４の拡大図である。実施の形態１のトランジスタチップ１４は、一例として８つのトランジスタセル１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ、１４ｇ、１４ｈを有する。トランジスタセル１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ、１４ｇ、１４ｈは一列に設けられている。トランジスタセル１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ、１４ｇ、１４ｈの基本構成は、前述のトランジスタセル１４ａの基本構成と同じである。各トランジスタセルは、ワイヤ２０によって回路パターン１２ａの異なる部分に接続され、ワイヤ２２によって回路パターン１６ａの異なる部分に接続される。

トランジスタセル１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ、１４ｇ、１４ｈは、それぞれ高調波処理回路４０、４１、４２、４３、４４、４５、４６、４７を備えている。高調波処理回路４０は、容量がＣ１のキャパシタ４０ｂと、インダクタンスがＬ１のインダクタ４０ｄを備えている。高調波処理回路４１は、容量がＣ２のキャパシタ４１ｂと、インダクタンスがＬ２のインダクタ４１ｄを備えている。高調波処理回路４２は、容量がＣ３のキャパシタ４２ｂと、インダクタンスがＬ３のインダクタ４２ｄを備えている。高調波処理回路４３は、容量がＣ４のキャパシタ４３ｂと、インダクタンスがＬ４のインダクタ４３ｄを備えている。

高調波処理回路４４は、容量がＣ４のキャパシタ４４ｂと、インダクタンスがＬ４のインダクタ４４ｄを備えている。高調波処理回路４５は、容量がＣ３のキャパシタ４５ｂと、インダクタンスがＬ３のインダクタ４５ｄを備えている。高調波処理回路４６は、容量がＣ２のキャパシタ４６ｂと、インダクタンスがＬ２のインダクタ４６ｄを備えている。高調波処理回路４７は、容量がＣ１のキャパシタ４７ｂと、インダクタンスがＬ１のインダクタ４７ｄを備えている。

本実施形態では、上述の容量がＣ１＜Ｃ２＜Ｃ３＜Ｃ４の関係を満たす。図１の回路パターン１２ａは、入力端からトランジスタセル１４ａ、１４ｈに至る信号経路の長さ、入力端からトランジスタセル１４ｂ、１４ｇに至る信号経路の長さ、入力端からトランジスタセル１４ｃ、１４ｆに至る信号経路の長さ、入力端からトランジスタセル１４ｄ、１４ｅに至る信号経路の長さ、の順に長くなっている。

そのため、回路パターン１２ａからトランジスタセル１４ａ、１４ｈに伝送する信号の位相は、回路パターン１２ａから他のトランジスタセルに伝送する信号の位相より大きい。この位相偏差を補償するために、高調波処理回路４０、４７のキャパシタ４０ｂ、４７ｂの容量Ｃ１を、他のキャパシタの容量より小さくした。

反対に、回路パターン１２ａからトランジスタセル１４ｄ、１４ｅに伝送する信号の位相は、回路パターン１２ａから他のトランジスタセルに伝送する信号の位相より小さい。そのため、高調波処理回路４３、４４のキャパシタ４４ｂ、４４ｂの容量Ｃ４を、他のキャパシタの容量より大きくした。

このように、入力整合回路基板１２で生じた信号の位相偏差を補償するように各キャパシタの容量を設定する。その結果、上述の容量がＣ１＜Ｃ２＜Ｃ３＜Ｃ４の関係を満たす。言いかえれば、各キャパシタの容量は、キャパシタが接続された信号経路の長さが長いほど小さくする。そのため、キャパシタの容量はＣ１＜Ｃ２＜Ｃ３＜Ｃ４となる。なお、図１では、トランジスタチップ１４の中心線に対して同じ容量のキャパシタが対称に配置されている。

さらに、複数の高調波処理回路のそれぞれについてのキャパシタとインダクタの積を一定とした。つまり、Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４として、Ｃ１×Ｌ１と、Ｃ２×Ｌ２と、Ｃ３×Ｌ３と、Ｃ４×Ｌ４と、が概ね等しくなるようにした。これにより各共振回路の共振周波数が概ね一定となる。このように、高調波処理回路のキャパシタの容量とインダクタのインダクタンスは、トランジスタセル毎に異なる。

上述のとおり、トランジスタセル毎に入力整合回路基板１２で生じた基本波の位相偏差を補償する容量値のキャパシタを配置することで、すべてのトランジスタセルについて基本波の反射位相を実質的に均一にできる。トランジスタセルの数によらず基本波の位相偏差のばらつきを抑えることより、すべてのトランジスタセルに対して最大性能を引き出すことが可能となり、高性能な増幅器を得ることができる。また、共振回路の共振周波数をすべての高調波処理回路において一定にすることで、高調波の反射位相も均一にできる。

基本波インピーダンスの整合について詳しく説明する。図４に、基本波インピーダンスに対する利得の等高線図の例を示す。星印で記した点が、最大利得が得られる基本波インピーダンスであり、楕円はその最大点からの利得低下量を示した等高線である。すなわち、星印で記した箇所のインピーダンスを実現する整合回路がトランジスタに接続されたとき、トランジスタは最大利得を持ち、星印で記した箇所からインピーダンスが外れることによって、利得が次第に低下する。

図５は、本発明を適用しない場合の、各トランジスタセルから回路側を見込んだ基本波インピーダンスの計算例を示す図である。本計算例では、高周波電力増幅器の信号入力端からトランジスタセルの入力端までの線路長が、トランジスタセルによって異なるため、各トランジスタセルから回路側を見込んだインピーダンスにはばらつきが生じている。

図６は、実施の形態１の増幅器について、各トランジスタセルから回路側を見込んだ基本波インピーダンスの計算例を示す。高調波処理回路を用いて基本波の不整合をトランジスタセル毎に補償することで、すべてのトランジスタセルについて、各トランジスタセルから回路側を見込んだインピーダンスを図４に示した最大利得が得られる基本波インピーダンス近傍へ整合することができる。これにより、本発明を適用しない場合と比べて、高利得な増幅器を得ることができる。また、入力側のセル間アンバランスを解消することで、出力電力と効率が向上するといった効果も得られる。

次に、２倍波インピーダンスの整合について詳しく説明する。図７に、２倍波インピーダンスに対する利得の等高線図の例を示す。星印で記した点が、最大利得が得られる２倍波インピーダンスであり、楕円はその最大点からの利得低下量を示した等高線である。

図８に、本発明を適用しない場合の、各トランジスタセルから回路側を見込んだ２倍波インピーダンスの計算例を示す。キャパシタとインダクタからなる共振回路の共振周波数を、高周波電力増幅器の動作周波数の２倍に設定することで、すべてのトランジスタセルにおいて２倍波に対するショート点を形成している。この状態において、高調波処理回路の諸元を変更すると、各トランジスタセルから回路側を見込んだ２倍波インピーダンスは変動する。しかしこのとき、Ｃｎ×Ｌｎ(ｎ＝１〜４)がいずれの共振回路においても一定となるよう容量とインダクタンスを設定することで、２倍波整合への影響を生じさせない。

図９に、実施の形態１の増幅器について、各トランジスタセルから回路側を見込んだ２倍波インピーダンスの計算例を示す。各トランジスタセルから回路側を見込んだ２倍波インピーダンスは、本発明を適用しない場合のインピーダンスを維持している。すなわち、２倍波に対する最適負荷からの不整合を生じさせないため、高調波処理回路の諸元変更による性能低下を招かずに済む。

このように、実施の形態１に係る増幅器は、整合回路基板の接続端子数すなわちトランジスタセルの数が大きくなった状態であっても、基本波、高調波両方の信号の位相偏差を抑えることができるものである。これにより、各トランジスタセルに対して生じるインピーダンスの不整合を最小化でき、効率および利得等を高めた高性能な増幅器を得ることができる。実施の形態１では８つのトランジスタセルが配置されたトランジスタチップを増幅素子としたが、トランジスタセルは必ずしも８つである必要はない。また、実施の形態１では、高調波処理回路をトランジスタチップ１４上に配置したが、各トランジスタセルに対して１対１に高調波処理回路を配置できるのであれば、高調波処理回路を整合回路基板上に配置していてもよい。また、整合回路基板およびトランジスタチップの数を変更してもよい。整合回路基板は、パッケージの内部に配置してもよいしパッケージの外部に配置してもよい。

実施の形態１で言及した変形は以後の実施の形態にも応用することができる。なお、以下の実施の形態に係る増幅器は、実施の形態１との類似点が多いので実施の形態１との相違点を中心に説明する。

実施の形態２．
図１０は、実施の形態２に係る増幅器５０の全体図である。実施の形態２の高調波処理回路は、キャパシタとインダクタに加えて抵抗を有している。キャパシタの容量値とインダクタのインダクタンスは、実施の形態１と同様に設定することができる。

図１１は、図１０のトランジスタセル１４ａの拡大図である。伝送線路４０ａの途中に回路内抵抗４０ｒが設けられている。回路内抵抗４０ｒは、伝送線路３２にシャント接続されている。

図１２は、図１０のトランジスタチップ１４の拡大図である。各高調波処理回路はそれぞれ、回路内抵抗４０ｒ、４１ｒ、４２ｒ、４３ｒ、４４ｒ、４５ｒ、４６ｒ、４７ｒを備えている。回路内抵抗４０ｒ、４１ｒ、４２ｒ、４３ｒ、４４ｒ、４５ｒ、４６ｒ、４７ｒの抵抗値は、それぞれ、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ４，Ｒ３、Ｒ２、Ｒ１である。各回路内抵抗の抵抗値はＲ１＞Ｒ２＞Ｒ３＞Ｒ４を満たす。つまり対応する信号経路が長いほど回路内抵抗の抵抗値を大きくした。言いかえれば、回路内抵抗の抵抗値は、回路内抵抗が接続された信号経路の長さが長いほど大きい。そのため、信号経路間の抵抗差による信号の振幅偏差を回路内抵抗によって補償することができる。

トランジスタセル毎に、入力整合回路基板１２で生じた基本波の位相偏差を補償する容量値のキャパシタを配置するとともに、振幅偏差を補償する抵抗値の回路内抵抗を配置する。これにより、すべてのトランジスタセルに対して基本波の反射位相と反射振幅を均一にできる。また、共振回路の共振周波数をすべての高調波処理回路において一定にすることで、高調波の反射位相も均一にできる。

実施の形態２に係る増幅器５０によれば、基本波の位相偏差および振幅偏差をトランジスタセルの数によらず抑えることができる。そのため、実施の形態１にも増してすべてのトランジスタセルについて最大性能を引き出すことが可能となり、より高性能な増幅器を得ることができる。

実施の形態３．
図１３は、実施の形態３に係る増幅器が有するトランジスタセルを示す図である。実施の形態３に係る増幅器は、基本的に実施の形態２の増幅器と同じであるが、抵抗の配置位置が異なる。実施の形態３に係るトランジスタセルは、回路内抵抗を有するのではなく、図１３に示すように伝送線路３２に線路抵抗４０ｒを備えている。

図１４は、実施の形態３に係るトランジスタチップ１４の拡大図である。各高調波処理回路４０、４１、４２、４３、４４、４５、４６、４７はそれぞれ、線路抵抗４０ｒ、４１ｒ、４２ｒ、４３ｒ、４４ｒ、４５ｒ、４６ｒ、４７ｒを備えている。線路抵抗４０ｒ、４１ｒ、４２ｒ、４３ｒ、４４ｒ、４５ｒ、４６ｒ、４７ｒの抵抗値は、それぞれ、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ４，Ｒ３、Ｒ２、Ｒ１である。各線路抵抗の抵抗値は、Ｒ１＜Ｒ２＜Ｒ３＜Ｒ４を満たす。つまり、対応する信号経路が長いほど線路抵抗の抵抗値を小さくした。言いかえれば、線路抵抗の抵抗値は、線路抵抗が接続された信号経路の長さが長いほど小さい。そのため、入力整合回路基板１２で生じた信号の振幅偏差を線路抵抗によって補償することができる。

このように、伝送線路に少なくとも１つずつ線路抵抗を設ける。そして、上述のとおり抵抗値を調整することで、実施の形態２と同様の効果を得ることができる。また、抵抗を伝送線路上に配置したことにより、高調波の反射振幅の減少を防ぐことができるため、より高性能な増幅器を得ることができる。

実施の形態４．
実施の形態４にかかる増幅器は、実施の形態１と高調波処理回路の配置位置を除き同様の構成および動作を有する。図１５は、実施の形態４に係る増幅器が有するトランジスタセルを示す図である。ドレインパッド３８とトランジスタ３６は、合成線路６０と伝送線路６２によって接続されている。伝送線路６２に高調波処理回路４０が接続されている。高調波処理回路４０は図２の高調波処理回路４０と同じ回路とすることができる。そして、各トランジスタセルにおいて、ドレインパッドとトランジスタを接続する伝送線路に高調波処理回路が接続される。高調波処理回路のキャパシタの容量とインダクタのインダクタンスは実施の形態１と同様に設定することができる。

このような増幅器の動作と効果について、実施の形態１の増幅器と同様に考えることができる。トランジスタの効率あるいは出力は、トランジスタに接続した整合回路のインピーダンスが最適負荷から外れることによって次第に低下する。高調波処理回路を用いて基本波の不整合をトランジスタセル毎に補償することで、すべてのトランジスタセルについて、各トランジスタセルから回路側を見込んだインピーダンスを最大効率あるいは最大出力が得られる基本波インピーダンス近傍へ整合することができる。これにより、本発明を適用しない場合と比べて、高効率かつ高出力な増幅器を得ることができる。

ドレインパッドとトランジスタを接続する伝送線路に、実施の形態２の高調波処理回路を接続したり、実施の形態３の高調波処理回路と線路抵抗を設けたりしてもよい。２つの回路パターン１２ａ、１６ａのいずれかに電気的に接続されたパッド、つまりゲートパッド又はドレインパッドと、複数のトランジスタセルを１つずつ接続する複数の伝送線路に、１つずつ上述の高調波処理回路を接続することができる。上記の各実施の形態に係る増幅器の特徴を組み合わせることができる。

１０増幅器、１２入力整合回路基板、１４トランジスタチップ、１６出力整合回路基板

Claims

長さの異なる複数の信号経路を提供する回路パターンと、
トランジスタチップと、
前記回路パターンに電気的に接続され、前記トランジスタチップの上に配置された複数のトランジスタセルのパッドと、
複数のトランジスタセルと、
前記複数のパッドと前記複数のトランジスタセルを１つずつ接続する、前記トランジスタチップ上に配置された複数の伝送線路と、
前記複数の伝送線路に１つずつ接続され、前記トランジスタチップ上に配置された複数の高調波処理回路と、を備え、
前記複数の高調波処理回路は、それぞれ、接地用端子へ直列に接続されたキャパシタとインダクタを有し、
前記キャパシタの容量は、前記キャパシタが接続された前記信号経路の長さが長いほど小さく、
前記キャパシタと前記インダクタの積を、前記複数の高調波処理回路のそれぞれについて一定としたことを特徴とする増幅器。
前記複数の高調波処理回路は回路内抵抗を備え、
前記回路内抵抗の抵抗値は、前記回路内抵抗が接続された前記信号経路の長さが長いほど大きいことを特徴とする請求項１に記載の増幅器。
前記複数の伝送線路に少なくとも１つずつ設けられた複数の線路抵抗を備え、
前記線路抵抗の抵抗値は、前記線路抵抗が接続された前記信号経路の長さが長いほど小さいことを特徴とする請求項１に記載の増幅器。