CN214177305U - 减小干扰的无线通信电路 - Google Patents

Abstract

本实用新型揭示了一种减小干扰的无线通信电路，所述减小干扰的无线通信电路包括：电路板、芯片及晶体；电路板设有第一接地端口、至少两个第二接地端口；芯片设有第三接地端口，所述第三接地端口连接所述电路板的第一接地端口；所述芯片包括晶体振荡器；晶体设有第四接地端口，所述第四接地端口能连接电路板的一个第二接地端口；所述晶体能选择不同的第二接地端口，选择不同的第二接地端口能使得外部环境对晶体振荡器的干扰不同。本实用新型提出的减小干扰的无线通信电路，将芯片的地与晶体的地分开，灵活的选择晶体的接地点，最终减小外部环境对晶体振荡器的干扰。

Description

减小干扰的无线通信电路

技术领域

本实用新型属于电子电路技术领域，涉及一种无线通信电路，尤其涉及一种减小干扰的无线通信电路。

背景技术

随着时代的进步，科学技术迅猛发展，并逐步融入到人们的生活当中。而其中对设备的小型化甚至微型化的追求也日益变得迫切。

电子设备的小型化甚至微型化对射频系统的设计带来了前所未有的难题和挑战。电路板的面积变小，随之而来的就是走线资源的匮乏以及电子元器件布局的复杂性急剧增加，通常不得不把原本存在电磁干扰的电子元器件放在一起以便提高集成度。典型的微型化设备比如无线蓝牙耳机，在极其狭窄的空间里面不得不放下诸如蓝牙芯片，电源管理芯片，甚至是音频芯片，更遑论各种为配合这些芯片而存在的电阻，电容以及电感等无源元件。更具挑战的是，为了获得更多的功能以及更优秀的性能，芯片的引脚数目不减反增，这就导致在狭窄的空间里面，需要容纳的电子元器件变得更多。

随着印刷电路板PCB的尺寸减小，则整个电路板的地线ground布局将会变得不够强壮，这会导致地线上的抖动变大，从而使得芯片更容易受到干扰。此外，为了节省成本，越来越多的产品使用2层板，地线布局将会变得更加艰难。

在无线通信系统中，除了芯片之外，最重要且必不可少的两个组件，晶体或者晶体振荡器以及天线或者天线阵列，它们之间的相互扰动随着PCB尺寸的减小，层数的减少而变得越来越强，轻则影响射频性能，比如接收机的灵敏度sensitivity，发射机的误差向量幅度EVM，而重则使得整个通信系统不能正常工作。当然，数字系统，比如快闪存储器件FLASH与芯片之间的通信，传统的串口通信UART等等也能干扰到射频通信系统。因此如何有效减小它们之间的互扰变得尤为重要。

功率放大器由于其输出的信号电压摆幅很大，通常都会有一部分能量会传到整个PCB的地线上。而不同位置的地线受到的扰动大小，扰动相位都不相同。如图1所示，①区域所示为芯片内部晶体振荡器电路，②区域所示为外部晶体简化模型。其中R_fb是反相器的反馈电阻，为反相器提供合适的直流偏置电压。C_L1和C_L2为晶体振荡器的片上负载电容。L0，L1以及L2 是为芯片内部焊盘PAD到芯片封装相应PIN脚上连线的电感，这几个电感的电感值可能会不一样。R1，R2为PCB板上加在晶体振荡器两个PIN脚上的串联电阻，这两个电阻值可以不一样，也可以只有一个电阻或者一个电阻也没有。C_p1，C_p2为芯片外部晶体振荡器的两个引脚上所有的电容，包括但不限于PCB板上这两个引脚的走线寄生电容，外挂负载电容以及晶体内部寄生电容等。干扰通常可以经过如下几种情形对最后功率放大器输出信号的质量造成恶化。

(1)干扰通过芯片内部的地线GND_0进入到晶体振荡器，并在晶体振荡器的输出产生一个与功率放大器频率以及本地振荡器频率相关的一个杂散频率，此杂散会影响本地振荡器输出信号质量，从而影响最后的EVM

(2)干扰通过晶体的地线GND_1进入到芯片内部的晶体振荡器，并在晶体振荡器的输出产生一个与功率放大器频率以及本地振荡器频率相关的一个杂散频率，从而影响最后的EVM

为了减小外部环境对晶体振荡器的影响，晶体通常会尽量靠近芯片放置。基于这一层考虑，晶体的地线与芯片的地线通常会被连接在一起，则干扰通过这两个地线对整个系统的干扰将存在一定的随机性，比如寄生电容不一样，板子大小不一样，芯片地线与晶体地线之间的连线粗细、长短不一样等都有可能造成最终输出射频信号质量的恶化。

传统解决办法一般会有以下几种办法：

(1)采用多层PCB板布局布线，使得整个芯片的地线足够稳定，从而减少功率放大器的输出信号串扰到地线上以减小其对晶体振荡器的干扰。此种方法相对两层PCB明显增加了硬件成本。

(2)增大PCB板的尺寸，使得天线的馈点远离芯片和晶体，从而达到减小功率放大器对上述两点地线的串扰。此种方法局限与PCB板的尺寸，将越来越不适应于小型化设计的总体趋势。

(3)通过添加电阻R1，R2，阻断干扰从外部进入晶体振荡器，同时增大晶体振荡器芯片内部节点向芯片外部所看到的阻抗，从而使得图示反相器的输入输出跟着GND_0摆动，将干扰变成共模噪声而消除其影响。在晶体引脚上添加电阻，轻则增大电路功耗，重则导致晶体振荡器不起振，造成致命的功能性缺陷。

(4)通过添加外部电容(作为C_p1，C_p2的一部分)，强行使得GND_0与GND_1共地，同样能够使得地线的干扰对于晶体振荡器表现为共模噪声，从而消除其对输出信号的影响。但外挂负载电容会增大PCB板的面积，并且增加整个硬件设计的成本。

有鉴于此，如今迫切需要设计一种新的无线通信电路，以便克服现有无线通信电路存在的上述至少部分缺陷。

实用新型内容

本实用新型提供一种减小干扰的无线通信电路，可灵活的选择晶体的接地点，最终减小外部环境对晶体振荡器的干扰，同时可降低产品的成本。

为解决上述技术问题，根据本实用新型的一个方面，采用如下技术方案：

一种减小干扰的无线通信电路，所述无线通信电路包括：

电路板，设有第一接地端口、至少两个第二接地端口；

芯片，设有第三接地端口，所述第三接地端口连接所述电路板的第一接地端口；所述芯片包括晶体振荡器；

晶体，设有第四接地端口，所述第四接地端口能连接电路板的一个第二接地端口；所述晶体能选择不同的第二接地端口，选择不同的第二接地端口能使得外部环境对晶体振荡器的干扰不同。

作为本实用新型的一种实施方式，所述第四接地端口与对应第二接地端口通过导线连接后，连接导线等效为并联的电感与电容；

设定的第二接地端口与第四接地端口连接，使得晶体振荡器两端的干扰量与所述第三接地端口上的干扰量幅度相同、相位相同。

作为本实用新型的一种实施方式，所述晶体振荡器包括反相器、反馈电阻；所述晶体振荡器设有片上负载电容，包括第一电容、第二电容；芯片内部焊盘到芯片封装相应引脚上连线的电感，包括第一电感、第二电感及第三电感；

所述反相器的输入端分别连接反馈电阻的第一端、第一电容的第一端、第一电感的第一端；所述反相器的输出端分别连接反馈电阻的第二端、第二电容的第一端、第三电感的第一端；

所述第一电容的第二端、第二电容的第二端分别连接第二电感的第一端；所述第二电感的第二端接地。

作为本实用新型的一种实施方式，所述晶体两个引脚的所有电容分别为第三电容、第四电容；连接导线等效为第五电容及第四电感；

所述晶体的第一端连接所述第三电容的第一端，所述晶体的第二端连接所述第四电容的第一端；

所述第三电容的第二端分别连接第四电容的第二端、第五电容的第一端、第四电感的第一端；所述第五电容的第二端、第四电感的第二端分别接地。

作为本实用新型的一种实施方式，所述晶体振荡器包括反相器、反馈电阻；所述晶体振荡器设有片上负载电容，包括第一电容、第二电容；芯片内部焊盘到芯片封装相应引脚上连线的电感，包括第一电感、第二电感及第三电感；

所述晶体两个引脚的所有电容分别为第三电容、第四电容；所述连接导线等效为第五电容及第四电感；

所述反相器的输入端分别连接反馈电阻的第一端、第一电容的第一端、第一电感的第一端；所述反相器的输出端分别连接反馈电阻的第二端、第二电容的第一端、第三电感的第一端；

所述第一电容的第二端、第二电容的第二端分别连接第二电感的第一端；所述第二电感的第二端接地；

所述第一电感的第二端分别连接所述晶体的第一端、第三电容的第一端，所述第三电感的第二端分别连接所述晶体的第二端、第四电容的第一端；

所述晶体的第一端连接所述第三电容的第一端，所述晶体的第二端连接所述第四电容的第一端；

所述第三电容的第二端分别连接第四电容的第二端、第五电容的第一端、第四电感的第一端；所述第五电容的第二端、第四电感的第二端分别接地。

作为本实用新型的一种实施方式，所述无线通信电路包括天线，所述芯片连接天线，所述天线的一端接地。

作为本实用新型的一种实施方式，所述电路板的若干第二接地端口存在幅度基本一致(幅度差别在预定范围内)但相位不同的射频信号分量。

作为本实用新型的一种实施方式，所述芯片包括功率放大器。

本实用新型的有益效果在于：本实用新型提出的减小干扰的无线通信电路，将芯片的地与晶体的地分开，灵活的选择晶体的接地点，最终减小外部环境对晶体振荡器的干扰。

本实用新型可以应用于任何用到晶体振荡器的场景，且不随PCB板类型、层数以及大小变化而变化。本实用新型灵活性极高，对于PCB板的设计提供最大限度的自由度，最终将表现为减小PCB板的尺寸，降低整个方案的成本等。

相较于信号通路添加电阻的方案，本实用新型对晶体振荡器的起振完全没有影响，并且不会增加功耗。相较于外挂电容方案，本实用新型不需要额外的物料成本，从而节省PCB的布线资源，以及降低方案成本。

附图说明

图1为传统晶体振荡器电路简化模型示意图。

图2为本实用新型一实施例中无线通信电路示意图。

图3为本实用新型一实施例中无线通信电路简化模型示意图。

具体实施方式

下面结合附图详细说明本实用新型的优选实施例。

为了进一步理解本实用新型，下面结合实施例对本实用新型优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本实用新型的特征和优点，而不是对本实用新型权利要求的限制。

该部分的描述只针对几个典型的实施例，本实用新型并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本实用新型描述和保护的范围内。

说明书中的“连接”既包含直接连接，也包含间接连接，如通过一些有源器件、无源器件或电传导媒介进行的连接；还可包括本领域技术人员公知的在可实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。

本实用新型揭示了一种减小干扰的无线通信电路，图2为本实用新型一实施例中无线通信电路示意图,图3为本实用新型一实施例中无线通信电路简化模型示意图；请参阅图2、图 3，所述无线通信电路包括电路板(PCB)10、芯片20及晶体30。电路板10设有第一接地端口、至少两个第二接地端口。芯片20设有第三接地端口GND_0，所述第三接地端口GND_0连接所述电路板10的第一接地端口；所述芯片20包括晶体振荡器21。晶体30设有第四接地端口GND_1，所述第四接地端口GND_1能连接电路板10的一个第二接地端口；所述晶体30能选择不同的第二接地端口，选择不同的第二接地端口能使得外部环境对晶体振荡器的干扰不同。在一实施例中，这里的外部环境指晶体振荡器外部的信号，如通过芯片内部地线GND_0进入到晶体振荡器的干扰，如通过晶体的地线GND_1进入到芯片内部的晶体振荡器的干扰。

在本实用新型的一实施例中，所述电路板10的若干第二接地端口存在幅度基本一致(幅度差别在预定范围内)但相位不同的射频信号分量。

如图2所示，在本实用新型的一实施例中，所述无线通信电路包括天线40，所述芯片20 连接天线40，所述天线40的一端接地。此外，所述芯片20还可以包括功率放大器。

在本实用新型的一实施例中，所述第四接地端口GND_1与对应第二接地端口通过导线连接后，连接导线等效为并联的电感与电容；所述设定的第二接地端口与第四接地端口GND_1 连接，使得晶体振荡器21两端的干扰量与所述第三接地端口GND_0上的干扰量幅度相同、相位相同。

请参阅图3，在本实用新型的一实施例中，所述晶体振荡器21包括反相器210、反馈电阻R_fb；所述晶体振荡器21设有片上负载电容，包括第一电容C_L1、第二电容C_L2；芯片内部焊盘到芯片封装相应引脚上连线的电感，包括第一电感L1、第二电感L0及第三电感L2。所述反相器210的输入端分别连接反馈电阻R_fb的第一端、第一电容C_L1的第一端、第一电感L1的第一端；所述反相器210的输出端分别连接反馈电阻R_fb的第二端、第二电容C_L2的第一端、第三电感L2的第一端。所述第一电容C_L1的第二端、第二电容C_L2的第二端分别连接第二电感L0的第一端；所述第二电感L0的第二端接地。

请继续参阅图3，在一实施例中，所述晶体30两个引脚的所有电容分别为第三电容C_p1、第四电容C_p2；连接导线等效为第五电容C_eq及第四电感L_eq。所述第一电感L1的第二端分别连接所述晶体30的第一端、第三电容C_p1的第一端，所述第三电感L2的第二端分别连接所述晶体 30的第二端、第四电容C_p2的第一端。所述第三电容C_p1的第二端分别连接第四电容C_p2的第二端、第五电容C_eq的第一端、第四电感C_p2的第一端；所述第五电容C_eq的第二端、第四电感L_eq的第二端分别接地。

综上所述，本实用新型提出的减小干扰的无线通信电路，将芯片的地与晶体的地分开，灵活的选择晶体的接地点，最终减小外部环境对晶体振荡器的干扰。

本实用新型可以应用于任何用到晶体振荡器的场景，且不随PCB板类型、层数以及大小变化而变化。本实用新型灵活性极高，对于PCB板的设计提供最大限度的自由度，最终将表现为减小PCB板的尺寸，降低整个方案的成本等。

相较于信号通路添加电阻的方案，本实用新型对晶体振荡器的起振完全没有影响，并且不会增加功耗。相较于外挂电容方案，本实用新型不需要额外的物料成本，从而节省PCB的布线资源，以及降低方案成本。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

这里本实用新型的描述和应用是说明性的，并非想将本实用新型的范围限制在上述实施例中。实施例中所涉及的效果或优点可因多种因素干扰而可能不能在实施例中体现，对于效果或优点的描述不用于对实施例进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本实用新型的精神或本质特征的情况下，本实用新型可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本实用新型范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (8)

1.一种减小干扰的无线通信电路，其特征在于，所述无线通信电路包括：

电路板，设有第一接地端口、至少两个第二接地端口；

芯片，设有第三接地端口，所述第三接地端口连接所述电路板的第一接地端口；所述芯片包括晶体振荡器；

晶体，设有第四接地端口，所述第四接地端口能连接电路板的一个第二接地端口；所述晶体能选择不同的第二接地端口，选择不同的第二接地端口能使得外部环境对晶体振荡器的干扰不同。

2.根据权利要求1所述的减小干扰的无线通信电路，其特征在于：

所述第四接地端口与对应第二接地端口通过导线连接后，连接导线等效为并联的电感与电容；

设定的第二接地端口与第四接地端口连接，使得晶体振荡器两端的干扰量与所述第三接地端口上的干扰量幅度相同、相位相同。

3.根据权利要求1所述的减小干扰的无线通信电路，其特征在于：

所述晶体振荡器包括反相器、反馈电阻；所述晶体振荡器设有片上负载电容，包括第一电容、第二电容；芯片内部焊盘到芯片封装相应引脚上连线的电感，包括第一电感、第二电感及第三电感；

所述反相器的输入端分别连接反馈电阻的第一端、第一电容的第一端、第一电感的第一端；所述反相器的输出端分别连接反馈电阻的第二端、第二电容的第一端、第三电感的第一端；

所述第一电容的第二端、第二电容的第二端分别连接第二电感的第一端；所述第二电感的第二端接地。

4.根据权利要求2所述的减小干扰的无线通信电路，其特征在于：

所述晶体两个引脚的所有电容分别为第三电容、第四电容；连接导线等效为第五电容及第四电感；

所述晶体的第一端连接所述第三电容的第一端，所述晶体的第二端连接所述第四电容的第一端；

所述第三电容的第二端分别连接第四电容的第二端、第五电容的第一端、第四电感的第一端；所述第五电容的第二端、第四电感的第二端分别接地。

5.根据权利要求2所述的减小干扰的无线通信电路，其特征在于：

所述晶体振荡器包括反相器、反馈电阻；所述晶体振荡器设有片上负载电容，包括第一电容、第二电容；芯片内部焊盘到芯片封装相应引脚上连线的电感，包括第一电感、第二电感及第三电感；

所述晶体两个引脚的所有电容分别为第三电容、第四电容；所述连接导线等效为第五电容及第四电感；

所述反相器的输入端分别连接反馈电阻的第一端、第一电容的第一端、第一电感的第一端；所述反相器的输出端分别连接反馈电阻的第二端、第二电容的第一端、第三电感的第一端；

所述第一电容的第二端、第二电容的第二端分别连接第二电感的第一端；所述第二电感的第二端接地；

所述第一电感的第二端分别连接所述晶体的第一端、第三电容的第一端，所述第三电感的第二端分别连接所述晶体的第二端、第四电容的第一端；

所述晶体的第一端连接所述第三电容的第一端，所述晶体的第二端连接所述第四电容的第一端；

所述第三电容的第二端分别连接第四电容的第二端、第五电容的第一端、第四电感的第一端；所述第五电容的第二端、第四电感的第二端分别接地。

6.根据权利要求1所述的减小干扰的无线通信电路，其特征在于：

所述无线通信电路包括天线，所述芯片连接天线，所述天线的一端接地。

7.根据权利要求1所述的减小干扰的无线通信电路，其特征在于：

所述电路板的若干第二接地端口存在幅度差别在预定范围内但相位不同的射频信号分量。

8.根据权利要求1所述的减小干扰的无线通信电路，其特征在于：

所述芯片包括功率放大器。

Images