JPWO2020194441A1 - 高周波半導体増幅器 - Google Patents

高周波半導体増幅器 Download PDF

Info

Publication number
JPWO2020194441A1
JPWO2020194441A1 JP2021508416A JP2021508416A JPWO2020194441A1 JP WO2020194441 A1 JPWO2020194441 A1 JP WO2020194441A1 JP 2021508416 A JP2021508416 A JP 2021508416A JP 2021508416 A JP2021508416 A JP 2021508416A JP WO2020194441 A1 JPWO2020194441 A1 JP WO2020194441A1
Authority
JP
Japan
Prior art keywords
inductor
matching
circuit
transistor
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021508416A
Other languages
English (en)
Other versions
JP6930680B2 (ja
Inventor
善伸 佐々木
善伸 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6930680B2 publication Critical patent/JP6930680B2/ja
Publication of JPWO2020194441A1 publication Critical patent/JPWO2020194441A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

本発明に係る高周波半導体増幅器は、半導体基板上に形成されたゲート電極、ソース電極、及びドレイン電極を有するトランジスタと、トランジスタの入力側基本波整合用の整合回路と、半導体基板上に形成され、一端がトランジスタのゲート電極に、他端が整合回路に接続された第１のインダクタと、半導体基板上に形成され一端が短絡された容量と、半導体基板上に形成され、一端がトランジスタのゲート電極に、他端が容量の他端に接続された第２のインダクタと、を備えている。第２のインダクタは、２倍波の周波数において容量と直列共振し、第１のインダクタと減極性の相互インダクタンスを呈すると共に、第１のインダクタとで入力側２倍波整合用相互誘導回路を形成する。

Description

この発明は、高周波半導体増幅器に関するものである。
動作時の低消費電力化、すなわち高効率化は半導体増幅器における基本的な課題である。マイクロ波を超える高周波で電力を増幅する高周波半導体増幅器における、この課題に対する回路面からのアプローチの一つに、半導体が増幅する信号の周波数（以下、基本波）の、倍数にあたる周波数（以下、高調波）において、半導体から見込んだ周辺回路のインピーダンスの制御により高効率動作を達成する手法、いわゆる高調波処理、がある。ここで、高調波の中でも基本波の２倍の周波数にあたる、２倍波での制御が特に重要である。
例えば、半導体チップ上のトランジスタのゲート近傍に、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタと、伝送線路により構成されたインダクタからなる、２倍波共振回路を接続して入力２倍波を制御することにより、高周波半導体増幅器の高効率化を図る手法が、例えば特許文献１に公開されている。
インダクタを伝送線路で構成した場合、トランジスタの電極近傍に大きな面積を占める。そこで実際の半導体製品においては、インダクタをスパイラルインダクタで構成することで、所望のインダクタンスをより小さな面積で実現して半導体チップの面積を低減し、コストを低減した事例が非特許文献１に示されている。
特開２０１３−１１８３２９号公報
図９から図１４に、上記した入力２倍波の制御技術が適用された、従来の高周波半導体増幅器の例を示す。従来の高周波半導体増幅器は、パッケージ１２に封止された、携帯電話基地局用の、１段増幅器である。
なお図において、同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。
図９と図１０に、従来の高周波半導体増幅器の断面図と上面図を示す。図９は図１０の矢印Ａから見た、従来の高周波半導体増幅器の断面図である。図１０は従来の高周波半導体増幅器の上面図である。従来の高周波半導体増幅器のパッケージ内の実装状況を示すため、図９におけるキャップ１２ｃは、図１０には図示されていない。
図９に示すように、パッケージ１２は、金属プレート１２ａ、絶縁体１２ｂ、キャップ１２ｃ、及びリード１０、１４から構成されている。
絶縁体１２ｂはセラミックからなる枠体であり、ロウ付けにより金属プレート１２ａの上面に接して固定されている。
リード１０及び１４は、銅合金等の薄板から形成されており、ロウ付けにより絶縁体１２ｂの上面に固定されている。絶縁体１２ｂ並びに金属プレート１２ａに形成されるパッケージの内部は、接着剤（図示せず）を用いてキャップ１２ｃにより封止されている。キャップ１２ｃは、材料はセラミックである。
リード１０は、従来の高周波半導体増幅器への高周波電力の入力用リードであって、ゲートバイアス端子を兼ねている。リード１４は、従来の高周波半導体増幅器により増幅された高周波電力の出力用リードであって、ドレインバイアス端子を兼ねている。
チップＴ１はＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）基板の上面に、ＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）を主材料とする半導体層をエピタキシャル成長させた半導体基板の小片であって、チップＴ１の上面には、ゲート電極、ソース電極、及びドレイン電極を有するトランジスタ（図９、１０には図示せず）が形成されている。このトランジスタは高周波特性に優れたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。
チップＰ１は、チップＴ１に形成されたトランジスタの入力側の基本波を整合する整合回路（プリマッチ用回路）の一部を形成したＧａＡｓを主材料とする半導体基板の小片である。チップＴ１及びチップＰ１は、はんだ、導電性接着剤等の接合材（図示せず）により、金属プレート１２ａの上面に固定され、電気的に接続されている。
金属プレート１２ａは、その上面に搭載されたチップＴ１で発生する熱を金属プレート１２ａの裏面に伝える放熱板の役割を果たしている。金属プレート１２ａの裏面は、従来の高周波半導体増幅器の接地端子の役割を果たし、チップＴ１、及びチップＰ１に対しグランド電位を与える。
リード１０及びチップＰ１は、ワイヤＷ１１〜Ｗ１５により接続されている。Ｐ１及びチップＴ１は、ワイヤＷ２１〜Ｗ２５により接続されている。チップＴ１及びリード１４は、ワイヤＷ３１〜Ｗ３５により接続されている。
図１０に示すように、入力用のリード１０とチップＰ１とを接続するワイヤＷ１１からＷ１５は上面より見て略平行に配置されている。チップＰ１とチップＴ１とを接続するワイヤＷ２１からＷ２５は上面より見て略平行に配置されている。チップＴ１と出力用のリード１４とを接続するワイヤＷ３１からＷ３５は上面より見て略平行に配置されている。
図１１は、従来の高周波半導体増幅器の内部を上面から見た詳細図である。チップＰ１の上面に、入力側基本波整合用の整合回路ＭＣ１〜ＭＣ５が配置されている。基本波整合回路ＭＣ１〜ＭＣ５は、それぞれ独立した出力側のボンディングパッドを有し、入力側に共通となる信号入力用のワイヤボンディングパッドＰＰを有している。
トランジスタＴｒ１〜Ｔｒ５は、チップＴ１の上面に形成されており、ＨＥＭＴセルを形成している。なお本明細書におけるＨＥＭＴセルとはトランジスタ近傍でゲート電極が互いに接続された単位Ｔｒのかたまりを示すものとする。トランジスタＴｒ１〜Ｔｒ５はそれぞれ独立したゲート電極に繋がっているボンディングパッドと、ドレイン電極に繋がっている共通の信号出力用のワイヤボンディングパッドＴＴを有している。
チップＴ１の上面には、２倍波整合用インダクタＬ１〜Ｌ５，２倍波整合用容量Ｃ１〜Ｃ５からなる２倍波短絡回路が配置されている。２倍波整合用インダクタＬ１〜Ｌ５の一端はトランジスタＴｒ１〜Ｔｒ５のゲートに接続され、他端は２倍波整合用容量Ｃ１〜Ｃ５の一端に接続されている。２倍波整合用容量Ｃ１〜Ｃ５の他端は、チップＴ１に形成された裏面へ繋がるＶＩＡを介して、接地されている。２倍波整合用インダクタＬ１〜Ｌ５，及び２倍波整合用容量Ｃ１〜Ｃ５は直列に接続されている。
図１２は、図１１の接続点ＩＮ１からＯＵＴ１に至る経路の等価回路である。チップＴ１上に形成された２倍波整合用インダクタＬ１と２倍波整合用容量Ｃ１は、２倍波近辺の周波数で共振する２倍波短絡回路を形成している。上述の高効率化は、トランジスタのゲートから見込んだ２倍波のインピーダンスの反射係数の大きさを概略１（全反射）とし、反射係数の位相を適切に設定することで実現される。
ここで、全反射は２倍波短絡回路が共振により理想的に０Ωとなった場合にのみ実現されるものであるが、実用上は基本波のインピーダンスと比較して２倍波短絡回路のインピーダンスが１／５以下とすれば、高効率化に一定以上の効果があることを付記しておく。
図１３は、ドレイン効率の入力２倍波反射位相依存性を示す図である。図１２における経路ＩＮ１からＯＵＴ１へ至る電力増幅器のドレイン効率を、トランジスタＴｒ１のゲート電極から接続点ＩＮ１方向を見た２倍波インピーダンスの反射係数の大きさを概略１（全反射）とした状態で反射位相を変化させてシミュレーションしている。ただし、このシミュレーションでは、ゲート電極から見た当該反射係数の大きさと位相を理想的に変化させており、図１２の２倍波整合用インダクタＬ１と２倍波整合用容量Ｃ１は含まれていない。
図１３の縦軸は増幅器のドレイン効率を示し、横軸はゲート電極から信号源側、すなわち接続点ＩＮ１方向、を見た２倍波インピーダンスの反射位相を示している。図１３に示されるように、増幅器のドレイン効率はゲートから見た２倍波反射位相によって変化する。通例１８０°付近で最大値を示し、本シミュレーションにおいても１７０°〜１９０°で最大効率が得られている。
一方、実際の回路のインピーダンスは周波数特性を有する。図１４は従来の高周波半導体増幅器における入力側インピーダンスの軌跡を示す図である。具体的には、図１２の等価回路において、トランジスタＴｒ１のゲート電極から接続点ＩＮ１の方向を見たインピーダンスの周波数依存性を示したベクトル軌跡である。
ここで、高周波半導体増幅器で電力増幅を行おうとする基本波の帯域の下限周波数をｆｌ、上限周波数をｆｈ、これらのセンター周波数をｆｃとする。また２倍波帯域の下限周波数を２ｆｌ（ｆｌの２倍の周波数）、上限周波数を２ｆｈ（ｆｈの２倍の周波数）、これらのセンター周波数を２ｆｃとする。本シミュレーションにおいて、ｆｌ＝３．４ＧＨｚ、ｆｈ＝３．６ＧＨｚである。
図１４において、基本波帯域の周波数ｆｌ、ｆｃ、ｆｈにおけるインピーダンスをマーカーで示しているが、これらのインピーダンスはほぼ一点に集まっている。すなわち周波数特性が小さいことを示している。一方、２倍波帯域の周波数２ｆｌ、２ｆｃ、２ｆｈにおけるインピーダンスもマーカーで示しているが、２倍波のインピーダンスの軌跡は基本波帯域と比較してマーカーの間隔がかなり広い。
すなわち高調波でのインピーダンスの周波数依存性は、基本波におけるインピーダンスの周波数依存性と比較して大きいことが分かる。この広がりは、図１３に示した最大効率が得られる範囲を逸脱している。
このため、目的とする帯域内全般に亘って高効率動作が出来ないという課題がある。
本発明に係る高周波半導体装置は、半導体基板に形成された、ゲート電極、ソース電極、及びドレイン電極を有するトランジスタと、トランジスタの入力側基本波整合用の整合回路と、半導体基板上に形成され、一端が前記トランジスタのゲート電極に、他端が前記整合回路に接続された第１のインダクタと、半導体基板上に形成され、一端が短絡された容量と、半導体基板上に形成され、一端がトランジスタのゲート電極に、他端が容量の他端に接続された第２のインダクタとを備えている。
第２のインダクタは、２倍波の周波数において容量と直列共振し、第１のインダクタと減極性の相互インダクタンスを呈するとともに、第１のインダクタとで入力側２倍波整合用相互誘導回路を形成する。
この発明は上記のような問題点を解消するためになされたもので、広い周波数帯域で高効率な電力増幅が可能な高周波半導体増幅器の提供を目的とする。
本発明の実施の形態１に係る高周波半導体増幅器の内部を上面から見た詳細図である。 図１の接続点ＩＮ１からＯＵＴ１に至る経路の等価回路の図である。 本発明の動作を説明するための等価回路図である。 図４は、図２における基本波回路、及び２倍波短絡回路のインピーダンスの周波数依存性を示した図である。 ｎの周波数依存性を示す図である。 本発明の実施の形態１に係る高周波半導体増幅器における入力側インピーダンスの軌跡を示す図である。 本発明の実施の形態２に係る高周波半導体増幅器の内部を上面から見た詳細図である。 図７のＴｒ２近傍の拡大図である。 従来の高周波半導体増幅器の断面図である。 従来の高周波半導体増幅器の上面図である。 従来の高周波半導体増幅器の内部を上面から見た詳細図である。 図１１の接続点ＩＮ１からＯＵＴ１に至る経路の等価回路である。 ドレイン効率の入力２倍波反射位相依存性を示す図である。 従来の高周波半導体増幅器における入力側インピーダンスの軌跡を示す図である。
実施の形態１．
本発明の実施の形態１に係る高周波半導体増幅器について、図１から図６を用いて説明する。以下、図面を参照しつつ、本発明の実施形態について説明する。
図１は、本発明の実施の形態１に係る高周波半導体増幅器の内部を上面から見た詳細図である。図１１を用いて先に説明した従来の高周波半導体増幅器との大きな違いは、チップＴ１上に互いに減極性の相互インダクタンスを呈し、入力側２倍波整合用相互誘導回路を形成する、２倍波整合用インダクタＬ１１〜Ｌ１５、及び基本波回路用インダクタＬ２１〜Ｌ２５を有していることである。
従来の高周波半導体増幅器と同じく、チップＴ１はＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）基板の上面に、ＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）を主材料とする半導体層をエピタキシャル成長させた半導体基板の小片である。
チップＴ１の上面にはゲート電極、ソース電極、及びドレイン電極を有するトランジスタＴｒ１〜Ｔｒ５が形成されている。このトランジスタは高周波特性に優れたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。すなわち、トランジスタＴｒ１〜Ｔｒ５は、ＧａＮ系ＨＥＭＴである。
チップＰ１は、トランジスタＴｒ１〜Ｔｒ５の入力側基本波を整合する整合回路（プリマッチ用回路）を、ＧａＡｓ基板上に形成したチップである。
基本波回路用インダクタＬ２１〜Ｌ２５はチップＴ１上に形成されており、一端がトランジスタＴｒ１〜Ｔｒ５のゲート電極に接続されており、ワイヤＷ２１〜Ｗ２５を介してチップＰ１に形成された入力側基本波整合用の整合回路ＭＣ１〜ＭＣ５に他端が接続されている。
２倍波整合用容量Ｃ１１〜Ｃ１５はチップＴ１上に形成されており、一端はチップＴ１に形成されたチップＴ１の裏面へ導通するＶＩＡを介して短絡されている。
２倍波整合用インダクタＬ１１〜Ｌ１５はチップＴ１上に形成されており、一端はトランジスタＴｒ１〜Ｔｒ５のゲート電極に接続され、他端は容量Ｃ１１〜Ｃ１５の他端に接続されている。
すなわち、２倍波整合用インダクタＬ１１〜Ｌ１５と２倍波整合用容量Ｃ１１〜Ｃ１５とＶＩＡは直列に接続され、ほぼ２倍波の周波数において直列共振するよう構成されており、２倍波短絡回路を形成している。
２倍波整合用インダクタＬ１１〜Ｌ１５及び基本波回路用インダクタＬ２１〜Ｌ２５は、単位面積あたりのインダクタを高めて半導体の面積を縮小できるように、うずまき状の伝送線路であるスパイラルインダクタを構成している。
２倍波整合用インダクタＬ１１〜Ｌ１５及び基本波回路用インダクタＬ２１〜Ｌ２５は、うずまき部分で伝送線路が近接するようにうずまきを重ね、かつチップ上面から見てうずまきの巻き方向が逆となるように配置されている。
よって、２倍波整合用インダクタＬ１１〜Ｌ１５及び基本波回路用インダクタＬ２１〜Ｌ２５は、減極性の相互インダクタンスを呈し、入力側２倍波整合用相互誘導回路を形成している。
図２は、図１の接続点ＩＮ１からＯＵＴ１に至る経路の等価回路であり、本発明の実施の形態１に係る高周波半導体増幅器の一部を抜き出したものである。
先にも述べたように、２倍波整合用インダクタＬ１１と２倍波整合用容量Ｃ１１とは直列に接続されており、２倍波整合用容量Ｃ１１の一端は接地されている。２倍波整合用インダクタＬ１１のインダクタンス値と２倍波整合用容量Ｃ１１の容量値は、２倍波の周波数で共振し、ほぼ短絡するよう設定されている。
なお，短絡とは理想的は０Ωであるが、実用上は基本波のインピーダンスと比較して２倍波短絡回路のインピーダンスが１／５以下となれば、高効率化に一定以上の効果があることを付記しておく。
２倍波整合用インダクタＬ１１及び基本波回路用インダクタＬ２１は、入力側２倍波整合用相互誘導回路を形成している。すなわち、基本波回路用インダクタＬ２１と２倍波整合用インダクタＬ１１とに、同時にゲートから電力が入力された場合に、減極性の相互インダクタンスを呈するように配置されている。
基本波回路用インダクタＬ２１はワイヤＷ２１の一端に接続されている。ワイヤＷ２１の他端にはシャント接続された容量Ｃｐ１、並びに並列接続された容量Ｃｓ１及び抵抗Ｒｓ１が接続されている。容量Ｃｐ１、Ｃｓ１、及び抵抗Ｒｓ１はチップＰ１上に形成されており、整合回路ＭＣ１を構成している。抵抗Ｒｓ１は、基本波より低い周波数における動作の安定性を高め、容量Ｃｓ１は基本波での抵抗値を下げる目的で用いられている。
容量Ｃｐ１並びに基本波回路用インダクタＬ２１及びワイヤＷ２１は、入力側の基本波に対するプリマッチ回路として動作する。パッケージ外部のトランスミッションラインＴＬ１は、インピーダンス変換器として動作する。
図３は、本発明の動作を説明するための等価回路図である。図３（ａ）は、図１の接続点ＩＮ１からＯＵＴ１に至る経路の等価回路であり、図２の説明に必要な部分だけを簡略に示したものである。
先に説明したように基本波回路用インダクタＬ２１と２倍波用インダクタＬ１１は入力側２倍波整合用相互誘導回路を形成しており、互いに減極性の相互インダクタンスを呈する。これをＬ１１、Ｌ２１のドットで示す。
２倍波用インダクタＬ１１に流れる電流をｉ１、基本波回路用インダクタＬ２１に流れる電流をｉ２とする。また、Ｌ１１のインダクタンス値をＬ（Ｌ１１）、Ｌ２１のインダクタンス値をＬ（Ｌ２１）、相互インダクタンス値を−Ｍとする。
図３（ｂ）は、図３（ａ）をカップリングの無いインダクタに置き換え構成した場合の等価回路図である。基本波インダクタＬ２１ａのインダクタンス値はＬ（Ｌ２１）＋Ｍ、２倍波インダクタＬ１１ａのインダクタンス値はＬ（Ｌ１１）＋Ｍ、インダクタＭ１のインダクタンス値は−Ｍとなる。
図３（ｂ）から明らかなようにインダクタＭ１には電流ｉ１と電流ｉ２の両方が流れる。ここで、図３（ｃ）に示すように、電流ｉ１のみが流れるインダクタＭ１ｂと、電流ｉ２のみが流れるインダクタＭ１ａに、インダクタＭ１を仮想的に分割する事を考える。
図３（ｃ）において、インダクタＬ２１ａとインダクタＭ１ａの直列接続をインダクタＬ２１ｂ、インダクタＬ１１ａとインダクタＭ１ｂの直列接続をインダクタＬ１１ｂとすると、図３（ａ）と図３（ｃ）との比較から、図３（ｃ）のＬ２１ｂ、Ｌ１１ｂは、図３（ａ）のＬ２１、Ｌ１１に相当することが分かる。
インダクタＭ１ａのインダクタンス値をＬ（Ｍ１ａ），インダクタＬＭ１ｂのインダクタンス値をＬ（Ｍ１ｂ）とすると、図３（ｂ）のノードＮ１と、図３（ｃ）のノードＮ１１及びＮ１２は同一の電位であるので、Ｌ（Ｍ１ａ）、Ｌ（Ｍ１ｂ）はｉ１、ｉ２及びＭを用いて次のように表すことが出来る。
Ｌ（Ｍ１ａ）＝−（ｉ１＋ｉ２）／ｉ２×Ｍ、
Ｌ（Ｍ１ｂ）＝−（ｉ１＋ｉ２）／ｉ１×Ｍ。
ここでｎ＝ｉ２／ｉ１とすると、先ほどのＬ（Ｍ１ａ）、Ｌ（Ｍ１ｂ）はｎを用いて
Ｌ（Ｍ１ａ）＝−（１＋１／ｎ）×Ｍ、
Ｌ（Ｍ１ｂ）＝−（１＋ｎ）×Ｍ
と表すことが出来る。
すると、基本波インダクタ側に流れる電流ｉ２はｎを用いてｎ×ｉ１と表せるので、図３（ｃ）における基本波インダクタンスＬ２１ｂのインダクタンス値Ｌ（Ｌ２１ｂ）は、
Ｌ（Ｌ２１ｂ）＝Ｌ（Ｌ２１ａ）＋Ｌ（Ｍ１ａ）＝Ｌ（Ｌ２１）―（１／ｎ）×Ｍ、
２倍波インダクタンスＬ１１ｂのインダクタンス値Ｌ（Ｌ１１ｂ）は、
Ｌ（Ｌ１１ｂ）＝Ｌ（Ｌ１１ａ）＋Ｌ（Ｍ１ｂ）＝Ｌ（Ｌ１１）−ｎ×Ｍ
と表すことが出来る。
図４は、図２におけるトランジスタＴｒ１のゲートから見た基本波回路、及び２倍波短絡回路のインピーダンスの周波数依存性を示した図である。図中において、実線は基本波回路のインピーダンスを、破線は２倍波短絡回路のインピーダンスを示している。ただし、基本波回路用インダクタＬ２１と２倍波整合用インダクタＬ１１が相互インダクタンスを有する場合、基本波回路、２倍波短絡回路単独でのインピーダンス計算が出来ないため、相互インダクタンスは無いとした状態で計算を実施している。このため、図２とは若干の差異があるが、回路インピーダンスの概略の動きを把握することは出来る。
図５は、ｎの周波数依存性を示す図である。図５（ａ）はｎの極座標上での軌跡を示した図であり、図５（ｂ）は２倍波周波数付近におけるｎの実部の周波数特性を示した図である。
図５（ａ）においてｆｃでのｎの位置を示す。基本波における、トランジスタのゲートから基本波整合回路へ流れる高周波電流と、トランジスタのゲートから２倍波短絡回路へ流れる高周波電流とを比較すると、図４に示されるように２倍波短絡回路のインピーダンスが高くほとんど電流が流れないので、ｎの値は大きい。また基本波において、基本波整合回路を見込むインピーダンスは誘導性であり、２倍波短絡回路を見込むインピーダンスは容量性なので、ｎの実部の符号は負である。
一方、図４に示されるように、基本波から周波数が高くなり２倍波に近づくにつれ、容量性である２倍波短絡回路のインピーダンスは低くなっていき、トランジスタのゲートから２倍波短絡回路へ流れる高周波電流が増加していく。２倍波短絡回路のインピーダンスはその共振周波数で最少となり、２倍波を超えると誘導性となり絶対値は高くなっていく。よって図５（ａ）に示されるように、周波数の上昇につれてｎの軌跡は負の値からゼロ付近を通り、正の方向に動く。
２倍波周波数付近では、図５（ａ）に示されるようにｎの虚部はほぼ無く、図５（ｂ）に示されるように、ｎの実部は周波数に対して単調増加である。よって、帯域の下限（２ｆｌ）におけるインダクタンスＬ１１ｂに対し、帯域の上限（２ｆｈ）におけるインダクタンスＬ１１ｂは小さくなる。このため、Ｌ１１ｂとＣ１１による共振周波数は、帯域の下限（２ｆｌ）では低く、帯域の上限（２ｆｈ）では高くなる。つまり、トランジスタのゲートから見込んだ２倍波のインピーダンスの反射係数の位相変化を抑制する。なお、ここでもｆｌ＝３．４ＧＨｚ、ｆｈ＝３．６ＧＨｚである。
図６は本発明の実施の形態１に係る高周波半導体増幅器における入力側インピーダンスの軌跡を示す図である。図６に示された２ｆｌと２ｆｈにおけるインピーダンスの間隔は、図１４に示された２ｆｌと２ｆｈにおけるインピーダンスの間隔と比較して狭いことが分かる。すなわち、２倍波におけるインピーダンスの位相変化が近く、高効率を維持できる周波数帯域が広がっている事を示している。
以上のとおり、本発明の実施の形態１における半導体装置は、半導体基板Ｔ１上に形成された、ゲート電極、ソース電極、及びドレイン電極を有するトランジスタＴｒ１と、トランジスタＴｒ１の入力側基本波整合用の整合回路ＭＣ１と、半導体基板Ｔ１上に形成され、一端がトランジスタＴｒ１のゲート電極に接続され、他端が整合回路ＭＣ１に接続された第１のインダクタＬ２１と、半導体基板Ｔ１上に形成され、一端が短絡された容量Ｃ１１と、半導体基板Ｔ１上に形成され、一端がトランジスタＴｒ１のゲート電極に接続され、他端が容量Ｃ１１の他端に接続された、第２のインダクタＬ１１と、を備えており、第２のインダクタＬ１１は、２倍波の周波数において容量Ｃ１１と直列共振し、第１のインダクタＬ２１と減極性の相互インダクタンスを呈し、入力側２倍波整合用相互誘導回路を形成している。
このような構成によれば、共振回路を構成する第１のインダクタＬ２１に対し減極性の相互インダクタンスを第２のインダクタＬ１１を介してトランジスタＴｒ１のゲート電極と基本波整合用の整合回路ＭＣ１とを接続したので、トランジスタＴｒ１のゲートから見た２倍波インピーダンスの広がりを抑制でき、目的とする帯域内全般に亘って高効率動作が可能になる効果を奏する。
なお、実施の形態１において、所望のｎを実現できる回路の一例を示したが、周波数の増加に伴って負の値から正の方向に動くｎが実現できる回路であれば回路構成の制約はない。
実施の形態２．
本発明の実施の形態２に係る高周波半導体増幅器の構成を、図７、８を用いて説明する。実施の形態１との相違点は第１のインダクタ、及び第２のインダクタの構成であって、その他の部分は共通である。
図１に示した実施の形態１に係る高周波半導体増幅器では、２倍波整合用インダクタＬ１１及び基本波回路用インダクタＬ２１からなる入力側２倍波整合用相互誘導回路が、ゲートフィーダ配線ＧＦ１と近接している。このため動作周波数が高くなると、トランジスタＴｒ１を構成する各基本トランジスタに対する影響がアンバランスとなる。
具体的には、図１において、ゲートフィーダ配線ＧＦ１と２倍波整合用インダクタＬ１１の接続点からみて下方向では、ゲートフィーダ配線ＧＦ１と２倍波整合用インダクタＬ１１の距離が近接しており、カップリングが発生する。一方、図１において、ゲートフィーダ配線ＧＦ１とインダクタＬ１１の接続点からみて上方向では、ゲートフィーダ配線ＧＦ１と２倍波整合用インダクタＬ１１の距離は、下方向と比較して離れており、カップリングの影響は小さい。
このように入力側２倍波整合用相互誘導回路と、各基本トランジスタとの距離が均一ではないため、トランジスタＴｒ１の動作がアンバランスとなり、特性が低下するという問題があった。
図７は、本発明の実施の形態２に係る高周波半導体増幅器の内部を上面から見た詳細図である。図８は、図７のＴｒ２近傍の拡大図である。ここでは接続点ＩＮ２からＯＵＴ２に至る経路を例にとって説明する。
実施の形態１と同じく、チップＴ１はＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）基板の上面に、ＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）を主材料とする半導体層をエピタキシャル成長させた半導体基板の小片である。
チップＴ１の上面にはゲート電極、ソース電極、及びドレイン電極を有するトランジスタＴｒ１〜Ｔｒ５が形成されている。このトランジスタは高周波特性に優れたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。すなわち、トランジスタＴｒ１〜Ｔｒ５は、ＧａＮ系ＨＥＭＴである。
２倍波整合用容量Ｃ１１〜Ｃ１５はチップＴ１上に形成されている。２倍波整合用容量Ｃ１〜Ｃ６の一端は、チップＴ１に形成されたチップＴ１の裏面へ導通するＶＩＡを介して短絡されている。
トランジスタＴｒ２のゲート電極は、ゲートフィーダ配線ＧＦ２により互いに接続されている。
２倍波整合用インダクタＬ１２１は、一端がトランジスタＴｒ２のゲート電極に接続され、他端は２倍波整合用容量Ｃ２の他端に接続されている。２倍波整合用インダクタＬ１２１と２倍波整合用容量Ｃ２は、ほぼ２倍波の周波数において共振するように構成されており、２倍波短絡回路を形成している。
２倍波整合用インダクタＬ１２２は、一端がトランジスタＴｒ２のゲート電極に接続され、他端は２倍波整合用容量Ｃ３の他端に接続されている。２倍波整合用インダクタＬ１２２と２倍波整合用容量Ｃ３は、ほぼ２倍波の周波数において共振するように構成されており、２倍波短絡回路を形成している。
基本波回路用インダクタＬ２２１は、一端がトランジスタＴｒ２のゲート電極に接続され、他端はワイヤＷ２２を介して基本波整合用の整合回路ＭＣ２に接続されている。基本波回路用インダクタＬ２２２は、一端がトランジスタＴｒ２のゲート電極に接続され、他端はワイヤＷ２２を介して基本波整合用の整合回路ＭＣ２に接続されている。
図７、８に示すように、２倍波整合用インダクタＬ１２１と基本波回路用インダクタＬ２２１は、入り組んだ形で互いに近接して配置されている。その配置は、トランジスタＴｒ２のゲートから２倍波整合用インダクタＬ１２１に沿ってＣ２へ至る経路と、トランジスタＴｒ２のゲートから基本波回路用インダクタＬ２２１に沿ってワイヤＷ２２へ至る経路とが、近接部分で経路が互いに逆方向になるよう工夫されている。
このため、２倍波整合用インダクタＬ１２１と基本波回路用インダクタＬ２２１は減極性の相互インダクタンスを呈し、入力側２倍波整合用相互誘導回路を形成する。
同様に、２倍波整合用インダクタＬ１２２と基本波回路用インダクタＬ２２２も減極性の相互インダクタンスを呈し、入力側２倍波整合用相互誘導回路を形成する。
２倍波整合用インダクタＬ１２１、及び基本波回路用インダクタＬ２２１からなる入力側２倍波整合用相互誘導回路と、２倍波整合用インダクタＬ１２２、及び基本波回路用インダクタＬ２２２からなる入力側２倍波整合用相互誘導回路において、２倍波整合用インダクタインダクタＬ１２１とＬ１２２とは接続されており、基本波回路用インダクタインダクタＬ２２１とＬ２２２とは接続されている。
すなわち１対の入力側２倍波整合用相互誘導回路は互いに接続されている。また、２倍波整合用インダクタＬ１２１、及び基本波回路用インダクタＬ２２１からなる入力側２倍波整合用相互誘導回路と、２倍波整合用インダクタＬ１２２、及び基本波回路用インダクタＬ２２２からなる入力側２倍波整合用相互誘導回路とは、ゲートの長さ方向に対してトランジスタＴｒ２の中心を通りゲートの幅方向に延伸する直線Ｂ−Ｂ’に対し、線対称に配置されている。すなわち１対の入力側２倍波整合用相互誘導回路はゲートの幅方向に延伸する直線に対し線対称に配置されている。
２倍波整合用インダクタインダクタＬ１２１及びＬ１２２は、ゲートフィーダ配線ＧＦ２と近接している。しかしながら、直線Ｂ−Ｂ’に対し対称に配置されているため、実施の形態１と比較して、各基本トランジスタとインダクタとの距離の差は小さい。このため、実施の形態１と比較して、各基本トランジスタ間の動作のアンバランスが抑制でき、高周波半導体増幅器の特性が向上する。他の部分は説明を省略する。
以上のとおり、本発明の実施の形態２に係る高周波半導体増幅器は、半導体基板Ｔ１上に形成された、ゲート電極、ソース電極、及びドレイン電極を有するトランジスタＴｒ２と、トランジスタＴｒ２の入力側基本波整合用の整合回路ＭＣ２と、半導体基板Ｔ１上に形成された、一端がトランジスタＴｒ２のゲート電極に接続され、他端が整合回路ＭＣ２に接続された第１のインダクタＬ２２１及びＬ２２２と、半導体基板Ｔ１上に形成された、一端が短絡された容量Ｃ２及びＣ３を備える。
また、本発明の実施の形態２に係る高周波半導体増幅器は、半導体基板Ｔ１上に形成され、一端がトランジスタＴｒ２のゲート電極に接続され、他端が容量Ｃ２の他端に接続された第２のインダクタＬ１２１を備えており、第２のインダクタＬ１２１は、２倍波の周波数において容量Ｃ２と直列共振し、第１のインダクタＬ２２１と減極性の相互インダクタンスを呈する入力側２倍波整合用相互誘導回路を形成している。
更に、本発明の実施の形態２に係る高周波半導体増幅器は、半導体基板Ｔ１上に形成され、一端がトランジスタＴｒ２のゲート電極に接続され、他端が容量Ｃ３の他端に接続された第２のインダクタＬ１２２を備えており、第２のインダクタＬ１２２は、２倍波の周波数において容量Ｃ２と直列共振し、第１のインダクタＬ２２２と減極性の相互インダクタンスを呈する入力側２倍波整合用相互誘導回路を形成している。
加えて、本発明の実施の形態２に係る高周波半導体増幅器では、インダクタＬ１２１とインダクタＬ２２１とが互いに接続されており、インダクタＬ１２２とインダクタＬ２２２とが互いに接続されている。インダクタＬ１２１及びインダクタＬ２２１とはゲートの幅方向に延伸する直線に対し線対称に配置されており、インダクタＬ１２２及びインダクタＬ２２２とはゲートの幅方向に延伸する直線に対し線対称に配置されている。すなわち、１対の入力側２倍波整合用相互誘導回路が、ゲートの幅方向に延伸する直線に対し線対称に配置され、互いに接続されている。
このような構成によれば、実施の形態１に示された高周波半導体増幅器と同様に、実施の形態２に係る半導体装置にあっては、共振回路を構成する第１のインダクタＬ２１１及びＬ２１２に対し減極性の相互インダクタンスを第２のインダクタＬ１２１及びＬ１２２を介してトランジスタＴｒ２のゲート電極と基本波整合用の整合回路ＭＣ２とを接続したので、トランジスタＴｒ２のゲートから見た２倍波インピーダンスの広がりを抑制でき、目的とする帯域内全般に亘って高効率動作が可能になる効果を奏する。
更に、実施の形態２に係る高周波半導体増幅器にあっては、１対の入力側２倍波整合用相互誘導回路をトランジスタＴｒ２のゲートの長さ方向に対する中心を通り、ゲートの幅方向に延伸する直線Ｂ−Ｂ’に対し、線対称に配置した。よって、実施の形態１と比較して、各基本トランジスタとインダクタとの距離の差を小さくできる。このため、実施の形態１と比較して、各基本トランジスタ間の動作のアンバランスが抑制でき、高周波半導体増幅器の特性を更に向上させることが出来るという効果を奏する。
なお、本明細書では、本発明に係る高周波半導体増幅器、あるいは従来の高周波半導体増幅器全体において、接続点ＩＮ１からＯＵＴ１に至る経路、あるいは接続点ＩＮ２からＯＵＴ２に至る経路を用いて、その動作、構成を説明したが、接続点ＩＮｘからＯＵＴｘ（ｘは１から５のいずれかの整数）に至る経路でも、その動作、構成は同様である。
また本発明の実施の形態において、トランジスタはＳｉＣ基板上に形成されたＧａＮ系ＨＥＭＴであったが、基板材料はＳｉ等でも良い。またはトランジスタはＧａＡｓ系やＳｉ系の材料で構成されていてもよく、トランジスタ構造はＭＯＳＦＥＴ，ＭＥＳＦＥＴやＨＢＴでも良い。
本発明は、発明の範囲内において各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
１０、１４ リード、１２ パッケージ、１２ａ 金属プレート、１２ｂ 絶縁体、
１２ｃ キャップ、Ｃ１〜Ｃ５、Ｃ１１〜Ｃ１５ ２倍波整合用容量、
Ｌ１〜Ｌ５、Ｌ１１〜Ｌ１５、Ｌ１１１〜Ｌ１５２ ２倍波整合用インダクタ、
Ｌ２１〜Ｌ２５、Ｌ２１１〜Ｌ２５２ 基本波回路用インダクタ、
ＭＣ１〜ＭＣ５ 整合回路、Ｔ１ チップ、Ｔｒ１〜Ｔｒ５ トランジスタ、
Ｗ１１〜Ｗ１５、Ｗ２１〜Ｗ３０、Ｗ３１〜Ｗ３５ ワイヤ。
図１３は、ドレイン効率の入力２倍波反射位相依存性を示す図である。図１２における接続点ＩＮ１からＯＵＴ１へ至る経路の電力増幅器のドレイン効率を、トランジスタＴｒ１のゲート電極から接続点ＩＮ１方向を見た２倍波インピーダンスの反射係数の大きさを概略１（全反射）とした状態で反射位相を変化させてシミュレーションしている。ただし、このシミュレーションでは、ゲート電極から見た当該反射係数の大きさと位相を理想的に変化させており、図１２の２倍波整合用インダクタＬ１と２倍波整合用容量Ｃ１は含まれていない。
図１３の縦軸は増幅器のドレイン効率を示し、横軸はゲート電極から信号源側、すなわち接続点ＩＮ１方向、を見た２倍波インピーダンスの反射位相を示している。図１３に示されるように、増幅器のドレイン効率はゲートから見た２倍波反射位相によって変化する。通例１８０°付近で最大値を示し、本シミュレーションにおいても１７０°〜１９０°で最大効率が得られている。
図１４において、基本波帯域の周波数ｆｌ、ｆｃ、ｆｈにおけるインピーダンスをマーカーで示しているが、これらのインピーダンスはほぼ一点に集まっている。すなわち周波数特性が小さいことを示している。一方、２倍波帯域の周波数２ｆｌ、２ｆｃ、２ｆｈにおけるインピーダンスもマーカーで示しているが、２倍波のインピーダンスの軌跡は基本波帯域と比較してマーカーの間隔がかなり広い。
すなわち高調波でのインピーダンスの周波数依存性は、基本波におけるインピーダンスの周波数依存性と比較して大きいことが分かる。この広がりは、図１３に示した最大効率が得られる範囲を逸脱している。
このため、目的とする帯域内全般に亘って高効率動作が出来ないという課題がある。
本発明は上記のような問題点を解消するためになされたもので、広い周波数帯域で高効率な電力増幅が可能な高周波半導体増幅器の提供を目的とする。
本発明によれば、トランジスタのゲートから見た２倍波インピーダンスの広がりが抑制できるので、目的とする帯域内全般に亘って高効率動作が可能になる。
図２は、図１の接続点ＩＮ１からＯＵＴ１に至る経路の等価回路であり、本発明の実施の形態１に係る高周波半導体増幅器の一部を抜き出したものである。
先にも述べたように、２倍波整合用インダクタＬ１１と２倍波整合用容量Ｃ１１とは直列に接続されており、２倍波整合用容量Ｃ１１の一端は接地されている。２倍波整合用インダクタＬ１１のインダクタンス値と２倍波整合用容量Ｃ１１の容量値は、２倍波の周波数で共振し、ほぼ短絡するよう設定されている。
なお，短絡とは理想的には０Ωであるが、実用上は基本波のインピーダンスと比較して２倍波短絡回路のインピーダンスが１／５以下となれば、高効率化に一定以上の効果があることを付記しておく。
すると、基本波インダクタ側に流れる電流ｉ２はｎを用いてｎ×ｉ１と表せるので、図３（ｃ）における基本波インダクタＬ２１ｂのインダクタンス値Ｌ（Ｌ２１ｂ）は、
Ｌ（Ｌ２１ｂ）＝Ｌ（Ｌ２１ａ）＋Ｌ（Ｍ１ａ）＝Ｌ（Ｌ２１）―（１／ｎ）×Ｍ、
２倍波インダクタＬ１１ｂのインダクタンス値Ｌ（Ｌ１１ｂ）は、
Ｌ（Ｌ１１ｂ）＝Ｌ（Ｌ１１ａ）＋Ｌ（Ｍ１ｂ）＝Ｌ（Ｌ１１）−ｎ×Ｍ
と表すことが出来る。
２倍波周波数付近では、図５（ａ）に示されるようにｎの虚部はほぼ無く、図５（ｂ）に示されるように、ｎの実部は周波数に対して単調増加である。よって、帯域の下限（２ｆｌ）におけるインダクタンス値Ｌ（Ｌ１１ｂ）に対し、帯域の上限（２ｆｈ）におけるインダクタンス値Ｌ（Ｌ１１ｂ）は小さくなる。このため、Ｌ１１ｂとＣ１１による共振周波数は、帯域の下限（２ｆｌ）では低く、帯域の上限（２ｆｈ）では高くなる。つまり、トランジスタのゲートから見込んだ２倍波のインピーダンスの反射係数の位相変化を抑制する。なお、ここでもｆｌ＝３．４ＧＨｚ、ｆｈ＝３．６ＧＨｚである。
このような構成によれば、共振回路を構成する第２のインダクタＬ１１に対し減極性の相互インダクタンスを示す第１のインダクタＬ２１を介してトランジスタＴｒ１のゲート電極と基本波整合用の整合回路ＭＣ１とを接続したので、トランジスタＴｒ１のゲートから見た２倍波インピーダンスの広がりを抑制でき、目的とする帯域内全般に亘って高効率動作が可能になる効果を奏する。
２倍波整合用インダクタＬ１２１、及び基本波回路用インダクタＬ２２１からなる入力側２倍波整合用相互誘導回路と、２倍波整合用インダクタＬ１２２、及び基本波回路用インダクタＬ２２２からなる入力側２倍波整合用相互誘導回路において、２倍波整合用インダクタＬ１２１とＬ１２２とは接続されており、基本波回路用インダクタＬ２２１とＬ２２２とは接続されている。
すなわち１対の入力側２倍波整合用相互誘導回路は互いに接続されている。また、２倍波整合用インダクタＬ１２１、及び基本波回路用インダクタＬ２２１からなる入力側２倍波整合用相互誘導回路と、２倍波整合用インダクタＬ１２２、及び基本波回路用インダクタＬ２２２からなる入力側２倍波整合用相互誘導回路とは、ゲートの長さ方向に対してトランジスタＴｒ２の中心を通りゲートの幅方向に延伸する直線Ｂ−Ｂ’に対し、線対称に配置されている。すなわち１対の入力側２倍波整合用相互誘導回路はゲートの幅方向に延伸する直線に対し線対称に配置されている。
２倍波整合用インダクタＬ１２１及びＬ１２２は、ゲートフィーダ配線ＧＦ２と近接している。しかしながら、直線Ｂ−Ｂ’に対し対称に配置されているため、実施の形態１と比較して、各基本トランジスタとインダクタとの距離の差は小さい。このため、実施の形態１と比較して、各基本トランジスタ間の動作のアンバランスが抑制でき、高周波半導体増幅器の特性が向上する。他の部分は説明を省略する。
加えて、本発明の実施の形態２に係る高周波半導体増幅器では、インダクタＬ１２１とインダクタＬ１２２とが互いに接続されており、インダクタＬ２２１とインダクタＬ２２２とが互いに接続されている。インダクタＬ１２１及びインダクタＬ１２２とはゲートの幅方向に延伸する直線に対し線対称に配置されており、インダクタＬ２２１及びインダクタＬ２２２とはゲートの幅方向に延伸する直線に対し線対称に配置されている。すなわち、１対の入力側２倍波整合用相互誘導回路が、ゲートの幅方向に延伸する直線に対し線対称に配置され、互いに接続されている。
このような構成によれば、実施の形態１に示された高周波半導体増幅器と同様に、実施の形態２に係る半導体装置にあっては、共振回路を構成する第２のインダクタＬ１２１及びＬ１２２に対し減極性の相互インダクタンスを示す第１のインダクタＬ２２１及びＬ２２２を介してトランジスタＴｒ２のゲート電極と基本波整合用の整合回路ＭＣ２とを接続したので、トランジスタＴｒ２のゲートから見た２倍波インピーダンスの広がりを抑制でき、目的とする帯域内全般に亘って高効率動作が可能になる効果を奏する。
本発明に係る高周波半導体装置は、半導体基板に形成された、ゲート電極、ソース電極、及びドレイン電極を有するトランジスタと、高周波電力の入力用リードに一端が接続された、トランジスタの入力側基本波整合用の整合回路と、半導体基板上に形成され、一端がトランジスタのゲート電極に、他端が整合回路の他端に接続された第１のインダクタと、半導体基板上に形成され、一端が短絡された容量と、半導体基板上に形成され、一端がトランジスタのゲート電極に、他端が容量の他端に接続された第２のインダクタとを備えている。
第２のインダクタは、２倍波の周波数において容量と直列共振し、第１のインダクタと減極性の相互インダクタンスを呈するとともに、第１のインダクタとで入力側２倍波整合用相互誘導回路を形成する。
図７、８に示すように、２倍波整合用インダクタＬ１２１と基本波回路用インダクタＬ２２１は、入り組んだ形で互いに近接して配置されている。その配置は、トランジスタＴｒ２のゲート電極から２倍波整合用インダクタＬ１２１に沿ってＣ２へ至る経路と、トランジスタＴｒ２のゲート電極から基本波回路用インダクタＬ２２１に沿ってワイヤＷ２２へ至る経路とが、近接部分で経路が互いに逆方向になるよう工夫されている。
このため、２倍波整合用インダクタＬ１２１と基本波回路用インダクタＬ２２１は減極性の相互インダクタンスを呈し、入力側２倍波整合用相互誘導回路を形成する。
同様に、２倍波整合用インダクタＬ１２２と基本波回路用インダクタＬ２２２も減極性の相互インダクタンスを呈し、入力側２倍波整合用相互誘導回路を形成する。
２倍波整合用インダクタＬ１２１、及び基本波回路用インダクタＬ２２１からなる入力側２倍波整合用相互誘導回路と、２倍波整合用インダクタＬ１２２、及び基本波回路用インダクタＬ２２２からなる入力側２倍波整合用相互誘導回路において、２倍波整合用インダクタＬ１２１とＬ１２２とは接続されており、基本波回路用インダクタＬ２２１とＬ２２２とは接続されている。
すなわち１対の入力側２倍波整合用相互誘導回路は互いに接続されている。また、２倍波整合用インダクタＬ１２１、及び基本波回路用インダクタＬ２２１からなる入力側２倍波整合用相互誘導回路と、２倍波整合用インダクタＬ１２２、及び基本波回路用インダクタＬ２２２からなる入力側２倍波整合用相互誘導回路とは、ゲート電極の長さ方向に対してトランジスタＴｒ２の中心を通りゲート電極の幅方向に延伸する直線Ｂ−Ｂ’に対し、線対称に配置されている。すなわち１対の入力側２倍波整合用相互誘導回路はゲート電極の幅方向に延伸する直線に対し線対称に配置されている。
加えて、本発明の実施の形態２に係る高周波半導体増幅器では、インダクタＬ１２１とインダクタＬ１２２とが互いに接続されており、インダクタＬ２２１とインダクタＬ２２２とが互いに接続されている。インダクタＬ１２１及びインダクタＬ１２２とはゲート電極の幅方向に延伸する直線に対し線対称に配置されており、インダクタＬ２２１及びインダクタＬ２２２とはゲート電極の幅方向に延伸する直線に対し線対称に配置されている。すなわち、１対の入力側２倍波整合用相互誘導回路が、ゲート電極の幅方向に延伸する直線に対し線対称に配置され、互いに接続されている
このような構成によれば、実施の形態１に示された高周波半導体増幅器と同様に、実施の形態２に係る半導体装置にあっては、共振回路を構成する第２のインダクタＬ１２１及びＬ１２２に対し減極性の相互インダクタンスを示す第１のインダクタＬ２２１及びＬ２２２を介してトランジスタＴｒ２のゲート電極と基本波整合用の整合回路ＭＣ２とを接続したので、トランジスタＴｒ２のゲート電極から見た２倍波インピーダンスの広がりを抑制でき、目的とする帯域内全般に亘って高効率動作が可能になる効果を奏する。
更に、実施の形態２に係る高周波半導体増幅器にあっては、１対の入力側２倍波整合用相互誘導回路をトランジスタＴｒ２のゲート電極の長さ方向に対する中心を通り、ゲート電極の幅方向に延伸する直線Ｂ−Ｂ’に対し、線対称に配置した。よって、実施の形態１と比較して、各基本トランジスタとインダクタとの距離の差を小さくできる。このため、実施の形態１と比較して、各基本トランジスタ間の動作のアンバランスが抑制でき、高周波半導体増幅器の特性を更に向上させることが出来るという効果を奏する。

Claims (3)

  1. 半導体基板上に形成された、ゲート電極、ソース電極、及びドレイン電極を有するトランジスタと、
    前記トランジスタの入力側基本波整合用の整合回路と、
    前記半導体基板上に形成され、一端が前記トランジスタのゲート電極に、他端が前記整合回路に接続された第１のインダクタと、
    前記半導体基板上に形成され、一端が短絡された容量と、
    前記半導体基板上に形成され、一端が前記トランジスタのゲート電極に、他端が前記容量の他端に接続された第２のインダクタと、
    を備えた高周波半導体増幅器であって、
    前記第２のインダクタは、２倍波の周波数において前記容量と直列共振し、前記第１のインダクタと減極性の相互インダクタンスを呈するとともに、前記第１のインダクタとで入力側２倍波整合用相互誘導回路を形成する高周波半導体増幅器。
  2. 前記入力側2倍波整合用相互誘導回路は、前記ゲートの幅方向に延伸する直線に対し線対称に配置され、互いに接続されていることを特徴とする、請求項１に記載の高周波半導体増幅器。
  3. 前記トランジスタは、ＧａＮ系ＨＥＭＴである事を特徴とする、請求項１または請求項２に記載の高周波半導体増幅器。
JP2021508416A 2019-03-25 2019-03-25 高周波半導体増幅器 Active JP6930680B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/012471 WO2020194441A1 (ja) 2019-03-25 2019-03-25 高周波半導体増幅器

Publications (2)

Publication Number Publication Date
JP6930680B2 JP6930680B2 (ja) 2021-09-01
JPWO2020194441A1 true JPWO2020194441A1 (ja) 2021-09-13

Family

ID=72609673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021508416A Active JP6930680B2 (ja) 2019-03-25 2019-03-25 高周波半導体増幅器

Country Status (7)

Country Link
US (1) US11979117B2 (ja)
JP (1) JP6930680B2 (ja)
KR (1) KR102587455B1 (ja)
CN (1) CN113574797B (ja)
DE (1) DE112019007087B4 (ja)
TW (1) TWI727711B (ja)
WO (1) WO2020194441A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005848A (ja) * 2004-06-21 2006-01-05 Sharp Corp 電力増幅器及び高周波通信装置
JP6289678B1 (ja) * 2016-05-31 2018-03-07 三菱電機株式会社 高周波増幅器
US20180175811A1 (en) * 2016-12-21 2018-06-21 Infineon Technologies Ag Compact Class-F Chip and Wire Matching Topology
JP6388747B2 (ja) * 2016-05-23 2018-09-12 三菱電機株式会社 電力増幅器
JP6399267B1 (ja) * 2018-02-09 2018-10-03 三菱電機株式会社 増幅器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117203A (en) * 1990-12-13 1992-05-26 General Electric Company Phase stable limiting power amplifier
US5276406A (en) * 1992-02-13 1994-01-04 Trontech, Inc. Low noise wide dynamic range amplifiers
JP3668610B2 (ja) 1998-04-10 2005-07-06 太陽誘電株式会社 高周波電力増幅回路
JP2002171138A (ja) * 2000-12-01 2002-06-14 Nec Corp マイクロ波電力増幅器
JP4601247B2 (ja) * 2002-12-26 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2005311579A (ja) * 2004-04-20 2005-11-04 Miyoshi Electronics Corp 半導体装置
JP4743077B2 (ja) 2006-10-23 2011-08-10 三菱電機株式会社 高周波電力増幅器
US8076994B2 (en) * 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
JP2010245819A (ja) * 2009-04-06 2010-10-28 Panasonic Corp 増幅回路
US8659359B2 (en) * 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
EP2584698A4 (en) * 2010-06-21 2013-10-16 Panasonic Corp HIGH FREQUENCY AMPLIFIER CIRCUIT
JP2012174996A (ja) 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2012257070A (ja) * 2011-06-09 2012-12-27 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ
JP5954974B2 (ja) 2011-12-05 2016-07-20 三菱電機株式会社 高周波増幅器
JP5619055B2 (ja) * 2012-03-08 2014-11-05 株式会社東芝 高周波半導体増幅器
US9825597B2 (en) * 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
KR101924639B1 (ko) 2016-04-14 2018-12-03 한국전자통신연구원 고주파를 이용하여 무선 신호를 증폭하기 위한 회로
KR101899922B1 (ko) * 2016-04-19 2018-09-18 한국전자통신연구원 저전력 고주파 증폭기
KR102467950B1 (ko) 2016-12-08 2022-11-17 한국전자통신연구원 통신 장치의 임피던스 정합 회로
US10432164B2 (en) 2016-12-08 2019-10-01 Electronics And Telecommunications Research Institute Impedance matching circuit of communication apparatus
JP2018142827A (ja) * 2017-02-27 2018-09-13 三菱電機特機システム株式会社 半導体装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005848A (ja) * 2004-06-21 2006-01-05 Sharp Corp 電力増幅器及び高周波通信装置
JP6388747B2 (ja) * 2016-05-23 2018-09-12 三菱電機株式会社 電力増幅器
JP6289678B1 (ja) * 2016-05-31 2018-03-07 三菱電機株式会社 高周波増幅器
US20180175811A1 (en) * 2016-12-21 2018-06-21 Infineon Technologies Ag Compact Class-F Chip and Wire Matching Topology
JP6399267B1 (ja) * 2018-02-09 2018-10-03 三菱電機株式会社 増幅器

Also Published As

Publication number Publication date
DE112019007087B4 (de) 2023-12-28
CN113574797A (zh) 2021-10-29
WO2020194441A1 (ja) 2020-10-01
JP6930680B2 (ja) 2021-09-01
DE112019007087T5 (de) 2021-12-09
TWI727711B (zh) 2021-05-11
US20220029591A1 (en) 2022-01-27
CN113574797B (zh) 2023-10-10
TW202103439A (zh) 2021-01-16
KR20210125553A (ko) 2021-10-18
KR102587455B1 (ko) 2023-10-10
US11979117B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
CN109818582B (zh) 具有谐波陷波器的宽带功率放大器
JP5085179B2 (ja) Ｆ級増幅回路
CN108233881B (zh) 放大器电路和经封装的放大器电路
US10453810B2 (en) Integrated passive device for RF power amplifier package
JP7074892B2 (ja) 周波数選択インピーダンス整合ネットワークを備えるｒｆパワー増幅器
JP5603893B2 (ja) 高周波半導体増幅器
JP2008533899A (ja) Ｒｆトランジスタの出力マッチングの方法およびシステム
JP4936965B2 (ja) Ｆ級増幅回路
KR20200091867A (ko) 결합된 기저대역, 기본 및 고조파 튜닝 네트워크를 갖는 rf 전력 증폭기
CN109889168B (zh) 具有谐波终止电路的放大器装置
JP2018101975A (ja) ビデオ帯域幅が強化されたｒｆ電力増幅器用のマルチベースバンド終端コンポーネント
CN110829988A (zh) 具有宽带阻抗匹配的放大器和其制造方法
JP6930680B2 (ja) 高周波半導体増幅器
CN111989861B (zh) 高频功率放大器
JP6164722B2 (ja) 半導体装置
CN115800931A (zh) 使用基带终止的t型匹配拓扑
JP6581477B2 (ja) 増幅器
KR102666474B1 (ko) 주파수 선택성 임피던스 정합 네트워크를 갖춘 rf 전력 증폭기
WO2021117142A1 (ja) 高周波増幅器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210224

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210224

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210726

R151 Written notification of patent or utility model registration

Ref document number: 6930680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151