CN115800931A - 使用基带终止的t型匹配拓扑 - Google Patents

使用基带终止的t型匹配拓扑 Download PDF

Info

Publication number
CN115800931A
CN115800931A CN202210829496.8A CN202210829496A CN115800931A CN 115800931 A CN115800931 A CN 115800931A CN 202210829496 A CN202210829496 A CN 202210829496A CN 115800931 A CN115800931 A CN 115800931A
Authority
CN
China
Prior art keywords
node
output
transistor
amplifier
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210829496.8A
Other languages
English (en)
Inventor
J·S·罗伯茨
朱宁
D·G·霍尔梅斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN115800931A publication Critical patent/CN115800931A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及使用基带终止的T型匹配拓扑。RF放大器和封装式RF放大器装置的实施例各自包括具有晶体管管芯的放大路径，以及具有T型匹配电路拓扑的输出侧阻抗匹配电路。所述输出侧阻抗匹配电路包括连接在晶体管输出端与准RF冷点节点之间的第一电感元件，连接在所述准RF冷点节点与所述放大路径的输出之间的第二电感元件，以及连接在所述准RF冷点节点与接地参考节点之间的第一电容。所述RF放大器和装置还包括连接到所述准RF冷点节点的基带终止电路，所述基带终止电路包括串联在所述准RF冷点节点与所述接地参考节点之间的第三电感元件、电阻器和第二电容，以及在基带终止电路节点与所述接地参考节点之间的第三电容。

Description

使用基带终止的T型匹配拓扑
技术领域
本文所公开的各种实施例涉及使用基带终止的T型匹配拓扑。
背景技术
无线通信系统采用功率放大器来增加射频(RF)信号功率。例如， 在蜂窝基站中，在将放大后信号提供到天线以通过空中接口进行辐射之 前，多尔蒂(Doherty)功率放大器可以在传输链中形成最终放大级的一 部分。高增益、高线性度、稳定性以及高水平的功率附加效率是这种无 线通信系统中的期望功率放大器所特有的。
在功率放大器装置设计领域中，实现并发多频带、宽带放大变得越 来越令人期待。例如，为了成功地设计出用于多尔蒂功率放大器电路的 并发多带、宽带操作的宽带功率放大器装置，期望能够实现良好的宽带 基本匹配(例如，超过20％的分数带宽)以适当地处理谐波频率交互并 且实现宽基带终止。然而，实现这些目标不断给功率放大器装置设计者 带来挑战。
发明内容
根据本发明的第一方面，提供一种具有第一放大路径的射频(RF) 放大器，包括：
晶体管管芯，其具有晶体管和晶体管输出端；
输出侧阻抗匹配电路，其具有耦合在所述晶体管输出端与所述第一 放大路径的输出之间的T型匹配电路拓扑，其中所述输出侧阻抗匹配电 路包括
第一电感元件，其连接在所述晶体管输出端与准RF冷点节点之间，
第二电感元件，其连接在所述准RF冷点节点与所述第一放大路径 的所述输出之间，以及
第一电容，其连接在所述准RF冷点节点与接地参考节点之间；以 及
基带终止电路，其连接到所述准RF冷点节点，其中所述基带终止 电路包括多个部件，其中所述多个部件包括串联在所述准RF冷点节点 与所述接地参考节点之间的第三电感元件、电阻器和第二电容以及在基 带终止电路节点与所述接地参考节点之间的第三电容，其中所述基带终 止电路节点在所述第三电感元件与所述电阻器之间。
在一个或多个实施例中，所述第一电感元件包括第一多个键合线； 并且
所述第二电感元件包括第二多个键合线。
在一个或多个实施例中，所述RF放大器另外包括：
低频终止电路，其包括串联连接在所述基带终止电路节点与所述接 地参考节点之间的第四电感元件和第四电容。
在一个或多个实施例中，所述低频终止电路在小于500MHz的频率 下谐振。
在一个或多个实施例中，所述RF放大器另外包括：
谐波陷波电路，其包括串联连接在所述晶体管输出端与所述接地参 考节点之间的第五电感元件和第五电容，并且所述谐波陷波电路在所述 RF放大器的基本操作频率的二次谐波频率下谐振。
在一个或多个实施例中，所述晶体管为氮化镓晶体管，所述晶体管 的漏极-源极电容低于每瓦0.2皮法。
在一个或多个实施例中，所述RF放大器为多尔蒂功率放大器，所 述多尔蒂功率放大器另外包括：
第二放大路径；
功率分配器，其具有被配置成接收RF信号的功率分配器输入、耦 合到所述第一放大路径的输入的第一功率分配器输出以及耦合到所述第 二放大路径的输入的第二功率分配器输出，其中所述功率分配器配置成 将所述RF信号划分成通过所述第一功率分配器输出提供到所述第一放 大路径的第一RF信号和通过所述第二功率分配器输出提供到所述第二 放大路径的第二RF信号；以及
组合节点，其被配置成接收和组合由所述第一放大路径和所述第二 放大路径产生的放大后RF信号。
根据本发明的第二方面，提供一种封装式射频(RF)放大器装置， 包括：
装置基板；
第一输入引线，其耦合到所述装置基板；
第一输出引线，其耦合到所述装置基板；
第一晶体管管芯，其耦合到所述装置基板，其中所述第一晶体管管 芯包括第一晶体管、耦合到所述第一输入引线的晶体管输入端以及耦合 到所述第一输出引线的晶体管输出端，并且其中所述第一晶体管的漏极 -源极电容低于每瓦0.2皮法。
第一输出侧阻抗匹配电路，其具有耦合在所述第一晶体管输出端与 所述第一输出引线之间的T型匹配电路拓扑，其中所述第一输出侧阻抗 匹配电路包括
第一电感元件，其连接在所述晶体管输出端与第一准RF冷点节点 之间，其中所述第一电感元件包括第一多个键合线，
第二电感元件，其连接在所述第一准RF冷点节点与所述第一输出 引线之间，其中所述第二电感元件包括第二多个键合线，以及
第一电容，其连接在所述第一准RF冷点节点与接地参考节点之间； 以及
基带终止电路，其连接到所述准RF冷点节点，其中所述基带终止 电路包括多个部件，其中所述多个部件包括串联在所述准RF冷点节点 与所述接地参考节点之间的第三电感元件、电阻器和第二电容以及在基 带终止电路节点与所述接地参考节点之间的第三电容，其中所述基带终 止电路节点在所述第三电感元件与所述电阻器之间。
在一个或多个实施例中，所述第三电感元件包括第三多个键合线。
在一个或多个实施例中，所述晶体管为氮化镓晶体管。
在一个或多个实施例中，所述封装式RF放大器装置另外包括：
集成无源装置，其耦合到所述第一晶体管管芯与所述第一输出引线 之间的所述装置基板，其中所述集成无源装置包括所述第一准RF冷点 节点、所述第一电容、所述第三电感元件、所述电阻器、所述第二电容 和所述第三电容。
在一个或多个实施例中，所述封装式RF放大器装置另外包括：
低频终止电路，其包括串联连接在所述基带终止电路节点与所述接 地参考节点之间的第四电感元件和第四电容。
在一个或多个实施例中，所述低频终止电路在小于500MHz的频率 下谐振。
在一个或多个实施例中，所述封装式RF放大器装置另外包括：
谐波陷波电路，其包括串联连接在所述晶体管输出端与所述接地参 考节点之间的第五电感元件和第五电容，并且所述谐波陷波电路在所述 RF放大器的基本操作频率的二次谐波频率下谐振。
在一个或多个实施例中，所述第二电容和所述第三电容与所述集成 无源装置一体地形成。
在一个或多个实施例中，所述封装式RF放大器装置另外包括：
第二输入引线，其耦合到所述装置基板；
第二输出引线，其耦合到所述装置基板；
第二晶体管管芯，其耦合到所述装置基板，其中所述第二晶体管管 芯包括耦合在所述第二输入引线与所述第二输出引线之间的第二晶体 管；
第二输出侧阻抗匹配电路，其具有耦合在所述第二晶体管与所述第 二输出引线之间的所述T型匹配电路拓扑，并且另外具有第二准RF冷 点节点；以及
第二基带终止电路，其连接到所述第二准RF冷点节点。
根据本发明的第三方面，提供一种制造RF放大器装置的方法，所 述方法包括以下步骤：
将输入引线耦合到装置基板；
将输出引线耦合到所述装置基板；
将晶体管管芯耦合到所述输入引线与所述输出引线之间的所述装 置基板，其中所述晶体管管芯包括晶体管和晶体管输出端，并且其中所 述晶体管的漏极-源极电容低于每瓦0.2皮法；
将集成无源装置耦合到所述晶体管管芯与所述输入引线之间的所 述装置基板，其中所述集成无源装置包括准RF冷点节点、接地参考节 点、耦合在所述准RF冷点节点与所述接地节点之间的第一电容器，以 及基带终止电路，其中所述基带终止电路包括多个部件，其中所述多个 部件包括串联在所述准RF冷点节点与所述接地参考节点之间的第三电感元件、电阻器和第二电容，以及在基带终止电路节点与所述接地参考 节点之间的第三电容，其中所述基带终止电路节点位于所述第三电感元 件与所述电阻器之间；以及
在所述晶体管输出端与所述输出引线之间创建具有T型匹配电路拓 扑的输出侧阻抗匹配电路，其中所述T型匹配电路拓扑包括所述第一电 容器，并且所述输出侧阻抗匹配电路是通过将第一电感元件耦合在所述 晶体管输出端与所述准RF冷点节点之间并且将第二电感元件耦合在所 述准RF冷点节点与所述输出引线之间而创建的，其中所述第一电感元 件包括第一多个键合线，其中所述第二电感元件包括第二多个键合线。
在一个或多个实施例中，所述方法另外包括：
通过耦合串联连接在所述基带终止电路节点与所述接地参考节点 之间的第四电感元件和第四电容来创建低频终止电路。
在一个或多个实施例中，所述低频终止电路在小于500MHz的频率 下谐振。
在一个或多个实施例中，所述方法另外包括：
通过耦合串联连接在所述晶体管输出端与所述接地参考节点之间 的第五电感元件和第五电容来创建谐波陷波电路，并且所述谐波陷波电 路在所述RF放大器的基本操作频率的二次谐波频率下谐振。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见， 且参考这些实施例予以阐明。
附图说明
当结合以下图式考虑时，可以通过参考具体实施方式和权利要求来 获得对主题的更完整的理解，其中类似附图标记在各图中指代相似元件。
图1是根据示例实施例的功率放大器电路的示意性电路图；
图2示出了基带终止电路的示例实施例；
图3是根据示例实施例的多尔蒂功率放大器的简化示意图；
图4示出了基带终止电路的第一实施例；
图5示出了基带终止电路的第二实施例；
图6是根据示例实施例的包括两个并联放大路径的封装式RF功率 放大器装置的俯视图；
图7和8示出了图4的基带电路的第一实施方案；
图9和10示出了图4的基带电路的第二实施方案；
图11和12示出了图4的基带电路的第三实施方案；并且
图13是根据示例实施例的用于制造包括输出阻抗匹配电路的实施 例的封装式RF功率放大器装置的方法的流程图。
具体实施方式
描述和附图示出了本发明的原理。因此将了解，本领域的技术人员 将能够设计各种布置，尽管本文中未明确地描述或示出所述布置，但所 述布置体现本发明的原理并且包括在本发明的范围内。此外，本文中所 引述的所有例子主要意在明确地用于教学目的，以帮助读者理解本发明 的原理和由发明人提供的用以深化本领域的概念，并且所有例子应视为 并不限于此类特定引述例子和条件。另外，如本文所使用，除非另有指 示(例如，“或另外”或“或在替代方案中”)，否则术语“或”是非排他 性的或(即，和/或)。并且，本文所描述的各种实施例不一定相互排斥， 因为一些实施例可以与一个或多个其它实施例组合从而形成新的实施 例。
当前，3.5千兆赫(GHz)下的高功率宽带氮化镓(GaN)放大器设 计面临两个主要问题：效率低和增益低。为了提高增益，考虑了使用输 出T型匹配拓扑的设计。已经尝试使用输出T型匹配拓扑来提高RF性 能(具体地说，提高增益)，但这些尝试尚未完全成功。本发明的实施例 包括克服先前配置的性能挑战的输出匹配拓扑。
图1是RF功率放大器电路100的示意图。在实施例中，电路100 包括输入102(例如，第一导电封装引线)、输入阻抗匹配电路110(其 包括谐波终止电路130)、晶体管140、输出阻抗匹配电路150、基带终 止(BBT)电路160和161以及输出引线104(例如，第二导电封装引线)。输入102和输出104中的每一个可以更一般化地被称作“RF输入 /输出(I/O)”。
输入阻抗匹配电路110(包括谐波终止电路130)和基带终止电路 160可以共同地被称作“输入电路”。类似地，输出阻抗匹配电路150和 基带终止电路161可共同地被称作“输出电路”。
尽管晶体管140以及输入阻抗匹配电路110和输出阻抗匹配电路 150、基带终止电路160和161以及谐波终止电路130的各种元件示出 为单个部件，但描述仅出于易于说明的目的。基于本文中的描述，本领 域的技术人员将理解，晶体管140和/或输入阻抗匹配电路110(包括谐 波终止电路130)、输出阻抗匹配电路150以及基带终止电路160和161 的某些元件各自可以实施为(例如，彼此并联或串联连接的)多个部件。 另外，实施例可以包括单路径装置(例如，包括单个输入引线、输出引 线、晶体管等)、双路径装置(例如，包括两个输入引线、输出引线、晶 体管等)，和/或多路径装置(例如，包括两个或更多个输入引线、输出引 线、晶体管等)。另外，输入/输出引线的数目可不与晶体管的数目相同 (例如，可存在用于输入/输出引线的给定集合的同时操作的多个晶体 管)。因此，下文对晶体管140和输入阻抗匹配电路110(包括谐波终止 电路130)、输出阻抗匹配电路150以及基带终止电路160和161的各种 元件的描述并不旨在将本发明主题的范围仅限制于所示的实施例。
输入102和输出104各自可以包括被配置成使得电路100能够与外 部电路系统(未示出)电耦合的导体。更具体地说，在一些实施例中， 输入102和输出104物理地定位成跨在装置的封装的外部与内部之间。 输入阻抗匹配电路110(包括谐波终止电路130)和基带终止电路160电 耦合在输入102与晶体管140的第一端142(例如，晶体管140的栅极 端)之间，所述第一端142也位于装置的内部。类似地，输出阻抗匹配 电路150和基带终止电路161电耦合在晶体管140的第二端144(例如， 晶体管140的漏极端)与输出104之间。
根据实施例，晶体管140是电路100的主要有源部件。晶体管140 包括控制端142和两个导电端144、145，其中导电端144、145在空间 和电气上被可变导电性沟道分离。例如，晶体管140可以是包括栅极(控 制端142)、漏极(第一导电端144)和源极(第二导电端145)的场效应 晶体管(FET)。根据实施例，并且使用通常以非限制性方式应用于FET 的命名法，晶体管140的栅极142耦合到输入阻抗匹配电路110(包括 谐波终止电路130)和基带终止电路160，晶体管140的漏极144耦合到 输出阻抗匹配电路150和基带终止电路161，并且晶体管140的源极145 耦合到接地(或另一电压参考)。通过改变提供到晶体管140的栅极的控制信号，可以调制晶体管140的导电端之间的电流。
根据各种实施例，晶体管140是III-V场效应晶体管(例如，高电 子迁移率晶体管(HEMT))，当与基于硅的FET(例如，LDMOS FET) 进行比较时，所述III-V场效应晶体管具有相对低的漏极-源极电容Cds。 在图1中，晶体管140的漏极-源极电容用晶体管140的漏极与晶体管输 出端144之间的电容器146表示。更具体地，电容器146不是物理部件， 而是对晶体管140的漏极-源极电容进行建模。根据实施例，晶体管140 的漏极-源极电容可小于约0.2皮法/瓦(pF/W)。另外，在一些实施例中， 晶体管140可以是氮化镓(GaN)FET，但在其它实施例中，晶体管140 可以是另一类型的III-V晶体管(例如砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)或锑化铟(InSb))，或具有相对低的漏极-源极电容的另一 类型的晶体管。在其它实施例中，晶体管140可实施为硅基FET(例如， LDMOS FET或硅锗FET)。
输入阻抗匹配电路110耦合在输入102与晶体管140的控制端142 (例如，栅极)之间。输入阻抗匹配电路110被配置成将栅极端142处的 低输入阻抗电平转换为输入102处的更高(例如，中等或更高)阻抗电 平(例如，在约2欧姆至约10欧姆或更高的范围内)。这是有利的，因 为其允许来自驱动级的印刷电路板级(PCB级)匹配接口(例如，“用户 友好”的匹配接口)具有可以最少损失和变化在大体积制造中实现的阻 抗。
根据实施例，输入阻抗匹配电路110具有T型匹配配置，所述T型 匹配配置包括两个电感元件112、116(例如，两组键合线)和并联电容 114。第一电感元件112(例如，第一组键合线)耦合在输入102与节点 118之间，所述节点118又耦合到电容器114的第一端，并且第二电感 元件116(例如，第二组键合线)耦合在节点118(或电容器114的第一 端)与晶体管140的控制端142之间。电容器114的第二终端耦合到接 地(或另一电压参考)。电感元件112、116和并联电容114的组合充当 低通滤波器。根据实施例，电感元件112、116的串联组合的电感值可以 在约20皮亨(pH)至约3纳亨(nH)之间的范围内，并且并联电容114 的电容值可以在约5皮法(pF)至约120pF之间的范围内。在一些实施 例中，并联电容114的电容可以相对较大(例如，大于10pF但小于140 pF)以在节点118处提供可接受的RF低阻抗点。
另外，谐波终止电路130耦合在晶体管140的控制端142(例如， 栅极)与接地(或另一电压参考)之间。谐波终止电路130包括串联耦 合在晶体管140的控制端142与接地(或另一电压参考)之间的电感元 件132(例如，第三组键合线)和电容134，并且元件的这种串联组合充 当谐波频率(例如，电路100的基本操作频率的二次谐波)下的信号能 量到接地的低阻抗路径。根据实施例，电感元件132的电感值可以在约 20pH至约3nH之间的范围内，并且电容134的电容值可以在约1pF至 约100pF之间的范围内，但这些部件的值也可以在这些范围之外。例如， 在2.0GHz的基本操作频率(其二次谐波为4.0GHz)下，电感元件132 的电感值可以为约120-140pH，并且电容134的电容值可以为约11-12 pF。用于实现二次谐波频率下的信号能量到接地的低阻抗路径的期望电 感值和/或电容值可能会受到用于实施电感116和132的键合线之间的互 耦合的影响。
根据实施例，RF低阻抗点可以存在于电感元件112与116之间的 节点118处或耦合到所述节点118，其中RF低阻抗点表示电路中用于 RF信号的低阻抗点。根据实施例，基带终止(BBT)电路160耦合在节 点118(例如，或者节点118处或耦合到所述节点118的RF低阻抗点) 与接地参考节点之间。基带终止电路160可用以通过在包络频率下呈现 低阻抗和/或在RF频率下呈现高阻抗来抑制由输入匹配电路110与偏置 馈电(未示出)之间的交互而引起的电路100的低频率谐振(LFR)。从 RF匹配角度来看，基带终止电路160基本上可以被视为“不可见的”， 因为其主要在包络频率下影响阻抗(即，基带终止电路160提供针对电 路100的包络频率的终止)。仅一个基带终止电路160被示出耦合到节 点118，并且当在输入电路中实施单个基带终止电路160时。
在电路100的输出侧上，输出阻抗匹配电路150耦合在晶体管140 的第一导电端144(例如，漏极)与输出104之间。输出阻抗匹配电路 150被配置成将电路100的输出阻抗与可以耦合到输出104的外部电路 或部件(未示出)的输入阻抗相匹配。
根据实施例，输出阻抗匹配电路150具有T型匹配配置，所述T型 匹配配置包括两个电感元件152、154(例如，两组键合线)和并联电容 156。第一电感元件152(例如，第四组键合线)耦合在晶体管140的端 144与节点158之间，所述节点158又耦合到电容器156的第一端，并 且第二电感元件154(例如，第五组键合线)耦合在节点158(或电容器 156的第一端)与输出104之间。电容器156的第二端耦合到接地(或 另一电压参考)。电感元件152、154和并联电容156的组合充当低通滤 波器。根据实施例，电感元件152、154的串联组合的电感值可以在约20 pH至约3nH之间的范围内，并且并联电容156的电容值可以在约10pF 至约140pF之间的范围内。在任何情况下，选择并联电容156的值以在 节点158处提供可接受的RF低阻抗点。
电感元件152、154之间的节点158处存在RF低阻抗点(也被称作 “准RF冷点节点”)。同样，RF低阻抗点158表示电路中用于RF信号的 低阻抗点。根据各种实施例，额外基带终止电路161耦合在RF低阻抗 点158与接地参考节点之间。同样，基带终止电路161可用以通过在包 络频率下呈现低阻抗和/或在RF频率下呈现高阻抗来进一步抑制由输出 阻抗匹配电路150与偏置馈电(未示出)之间的交互引起的电路100的 LFR。从RF匹配角度来看，基带终止电路161也可以被视为“不可见 的”。
基带终止电路160和161中的每一个都可以具有如图2所示的电路 配置。例如，图2示出了基带终止电路205耦合在连接节点218(例如， 图1中的节点118和/或节点158)与接地(或另一电压参考)之间。另 外，基带终止电路205包括串联耦合在连接节点218与接地之间的包络 电感262Lenv、包络电阻器264Renv和包络电容器266Cenv。在图2 中，包络电阻器264耦合在节点218与节点284之间，包络电感262耦 合在节点284与节点286之间，并且包络电容器266耦合在节点286与 接地(或另一电压参考)之间。
参考图2，并且根据实施例，包络电感262可以实施为集成电感、 键合线或键合线阵列、实施为离散电感和/或实施为将连接节点218耦合 到包络电阻器264(例如，经由节点280)的一个或多个导体(例如，图 6的与一组键合线串联的引线492-495中的一个)。例如，并且如稍后将 详细描述的，当基带终止电路205形成基带终止电路(例如，图1的BBT 电路160、161)的一部分时，包络电感262可以一体地形成为集成无源 装置(IPD)的一部分，例如图6-8的IPD 480-483。例如，包络电感262 的电感值可以在约5pH至约3000pH之间的范围内。对于基带终止电路 (例如，图1的BBT电路160、161)，期望包络电感262的电感值小于 约500pH(例如，在实施例中，低至50-150pH，或可能甚至更低)。在 其它实施例中，包络电感262的值可以低于或高于以上给定的范围。
在实施例中，包络电阻器264可以实施为集成电阻器(例如，图5 的电阻器564)，或在另一实施例中实施为离散电阻器。例如，当基带终 止电路205形成基带终止电路(例如，图1的BBT电路160、161)的 一部分时，包络电阻器264可以一体地形成为IPD的一部分，例如图6- 8的IPD 480-483。在实施例中，包络电阻器264的电阻值可以在约0.1 欧姆至约5.0欧姆之间的范围内，但包络电阻器264的电阻值也可以在 此范围之外。
在实施例中，包络电容器266可以实施为集成电容器，或者在另一 实施例中可以实施为离散电容器(例如，作为图6的离散电容器498、 499中的一个)。当基带终止电路205形成基带终止电路(例如，图1的 BBT电路160、161)的一部分时，包络电容器266可以一体地形成为 IPD的一部分，例如，图6-8的IPD 480-483。在实施例中，对于基带终 止电路(例如，图1的BBT电路160、161)，包络电容器266的电容值 可以在约1纳法拉(nF)至约1微法拉(μF)之间。在其它实施例中， 包络电容器266的电容值也可以在这些范围之外。
在图2中，基带终止电路205可以包括与包络电感262并联耦合的 一个或多个“旁路”或“并联”电容器278Cpara。在一些实施例中，旁 路电容器278可以实施为离散电容器，或在其它实施例中实施为集成电 容器。旁路电容器278的电容值可以在约3.0pF至约1400pF之间。在 其它实施例中，旁路电容器278的值可以低于或高于上述给定范围。
在图2的基带终止电路205中，并联耦合电感262和电容器278在 接近包含电路205在内的装置或电路(例如，电路100)的中心操作频 率的频率下形成并联谐振电路。如本文所使用，并且根据实施例，术语 “接近中心操作频率”意味着“在中心操作频率的20％内”。因此，例如， 当装置的中心操作频率为2.0千兆赫(GHz)时，“接近中心操作频率” 的频率对应于落在从1.8GHz至2.2GHz的范围内的频率。尽管给定2.0 GHz作为示例中心操作频率，但是装置的中心操作频率也可以不同于2.0 GHz。在替代实施例中，术语“接近中心操作频率”可意味着“在中心 操作频率的10％内”或“在中心操作频率的5％内”。
因为Lenv//Cpara在接近装置的中心操作频率的频率下形成并联谐 振电路，所以并联谐振电路Lenv//Cpara实质上呈现为针对此类频率的断 开电路。因此，在电路205耦合到的节点218处可能存在的接近中心操 作频率的RF能量将由并联谐振电路Lenv//Cpara偏转。即使使用电感 262的相对低的电感值，也可能会提供这种偏转。出于这些原因，电路205可以通过在包络频率下呈现低阻抗和在RF频率下呈现高阻抗来明 显改善包括其的装置或电路(例如，电路100)的LFR。
再次参考图1，并且如稍后将结合图6-8更详细描述的，RF放大器 装置的各种实施例可以包括至少一个输入侧集成无源装置(IPD)组件 (例如，图6的IPD组件480、481)和至少一个输出侧IPD组件(例如， 图6-8的IPD组件482、483)。输入侧IPD组件(例如，IPD组件480、 481)包括输入电路110(包括谐波终止电路130)和基带终止电路160 的部分。类似地，输出侧IPD组件(例如，IPD组件482、483)包括输 出电路150和基带终止电路161的部分。更具体地，每个IPD组件可以 包括具有一个或多个集成无源部件的半导体基板。在特定实施例中，每 个输入侧IPD组件可以包括并联电容114和134以及基带终止电路160 的部件。在其它特定实施例中，每个输出侧IPD组件可以包括并联电容 156和基带终止电路161的部件(例如，图2的部件262、264、266、 278)。
在其它实施例中，输入阻抗匹配电路110、输出阻抗匹配电路150 以及基带终止电路160和161的一些部分可以实施为不同/离散的部件或 实施为其它类型的组件(例如，低温共烧陶瓷(LTCC)装置、小型PCB 组件等)的部分。在其它实施例中，输入阻抗匹配电路110和/或输出阻 抗匹配电路150的一些部分可以耦合到包括晶体管140的半导体管芯和 /或集成在所述半导体管芯内。下文对包括IPD组件的实施例的详细描述 不应被理解为限制本发明主题，并且术语“无源装置基板”或“IPD基 板”意味着包括无源装置的任何类型的结构，包括IPD、LTCC装置、晶 体管管芯、PCB组件等。
在各种实施例中，放大器电路100还可以包括偏置电路系统(未在 图1中示出)。为了向晶体管140的栅极端142和/或漏极端144提供偏 置电压，外部偏置电路(未示出)可以通过输入102、输出104和/或通 过额外封装引线连接到晶体管140的栅极端142和/或漏极端144，并且 可以通过输入102、输出104和/或额外引线提供偏置电压。
图1的RF放大器电路100可以用作单路径放大器，所述单路径放 大器在输入102处接收RF信号，通过晶体管140放大所述信号，并且 在输出104处产生放大后RF信号。可替换的是，可以利用RF放大器电 路100的多个实例来提供多路径放大器，例如多尔蒂功率放大器或另一 类型的多路径放大器电路。
例如，图3是其中可以实施RF功率放大器电路100的实施例的多 尔蒂功率放大器300的简化示意图。放大器300包括输入节点302、输 出节点304、功率分配器306(或分离器)、主放大器路径320、峰化放 大器路径321和组合节点380。负载390可以耦合到组合节点380(例 如，通过阻抗变换器，未示出)以从放大器300接收放大后RF信号。
功率分配器306被配置成将在输入节点302处接收到的输入RF信 号的功率划分成输入信号的主要部分和峰化部分。向功率分配器输出 308处的主放大器路径320提供主输入信号，并且向功率分配器输出309 处的峰化放大器路径321提供峰化输入信号。在满功率模式下的操作期 间，当主放大器340和峰化放大器341均向负载390供应电流时，功率 分配器306在放大器路径320、321之间分配输入信号功率。例如，功率 分配器306可以相等地分配功率，使得约一半的输入信号功率被提供到 每个路径320、321(例如，针对对称多尔蒂放大器配置)。可替换的是， 功率分配器306可以不等地分配功率(例如，针对不对称多尔蒂放大器 配置)。
实质上，功率分配器306分配在输入节点302处供应的输入RF信 号，并且分配后信号沿主放大器路径320和峰化放大器路径321被分别 放大。随后将放大后信号在组合节点380处同相地组合。重要的是，在 整个感兴趣频带中维持主放大器路径320与峰化放大器路径321之间的 相位相干性以确保放大后主信号和峰化信号同相地到达组合节点380， 并且因而确保恰当的多尔蒂放大器操作。
主放大器340和峰化放大器341中的每一个包括用于放大通过放大 器340、341传导的RF信号的一个或多个单级或多级功率晶体管集成电 路(IC)(或功率晶体管管芯)。根据各种实施例，可以例如使用III-V场 效应晶体管(例如，HEMT)来实施主放大器340和/或峰化放大器341 中的任一者或两者的所有放大器级或最终放大器级，所述III-V场效应 晶体管例如GaN FET(或另一类型的III-V晶体管，包括GaAs FET、GaP FET、InP FET或InSbFET)。在一些实施例中，在主放大器340或峰化 放大器341中的仅一者实施为III-V FET的情况下，其它放大器可以实 施为基于硅的FET(例如，LDMOS FET或硅锗FET)。在其它实施例中， 主放大器340和/或峰化放大器341两者可以实施为基于硅的FET。
尽管主功率晶体管IC和峰化功率晶体管IC可以具有相同的尺寸 (例如，在对称多尔蒂配置中)，但主功率晶体管IC和峰化功率晶体管IC 也可以具有不同的尺寸(例如，在各种不对称多尔蒂配置中)。在不对称 多尔蒂配置中，通过一些倍增器，峰化功率晶体管IC通常大于主功率晶 体管IC。例如，峰化功率晶体管IC可以是主功率晶体管IC的尺寸的两 倍，因此峰化功率晶体管IC的电流承载能力是主功率晶体管IC的两倍。 还可以实施除2:1的比率以外的峰化放大器IC尺寸与主放大器IC尺寸 的比。
在多尔蒂放大器300的操作期间，主放大器340被偏置以在AB类 模式下操作，并且峰化放大器341被偏置以在C类模式下操作。在低功 率电平下，其中输入信号在节点302处的功率比峰化放大器341的接通 阈值电平低，放大器300在低功率(或回退)模式下操作，其中主放大 器340是将电流供应到负载390的唯一放大器。当输入信号的功率超过 峰化放大器341的阈值电平时，放大器300在高功率模式下操作，其中 主放大器340和峰化放大器341均向负载390供应电流。此时，峰化放 大器341在组合节点380处提供有源负载调制，从而允许主放大器340 的电流持续线性地增大。
可以在主放大器340的输入和/或输出处实施输入阻抗匹配网络310 和输出阻抗匹配网络350(输入MNm、输出MNm)。类似地，可以在峰 化放大器341的输入和/或输出处实施输入阻抗匹配网络和输出阻抗匹 配网络311、351(输入MNp、输出MNp)。在每种情况下，匹配网络310、311、350、351可用于使电路阻抗递增地增大到负载阻抗和源阻抗。 如先前所论述，在特定实施例中，输入阻抗匹配网络和输出阻抗匹配网 络310、311、350、351各自可以具有包括准冷点节点(例如，图1的节 点118、158)的T型匹配电路拓扑。基带终止电路360、361、362、363 (例如，图1的BBT电路160-161)可以耦合在这些准冷点节点与接地参 考之间。输入阻抗匹配网络和输出阻抗匹配网络310、311、350、351以 及基带终止电路360-363的全部或部分可以在功率晶体管封装内实施， 所述功率晶体管封装包括主放大器340和/或峰化放大器341。
另外，本发明主题的实施例包括耦合在放大器340、341的输入与 接地参考之间的谐波频率终止电路330、331。谐波频率终止电路330、 331被配置成在相对宽的分数带宽内控制谐波阻抗。例如，谐波频率终 止电路330、331可以针对放大器300的中心操作频率2fo的二次谐波下 的信号能量提供到接地的低阻抗路径。
多尔蒂放大器300具有“非倒置”负载网络配置。在非反相配置中， 配置输入电路以使在放大器300的中心操作频率fo下供应到峰化放大器 341的输入信号相对于供应到主放大器340的输入信号延迟90度。如对 恰当的多尔蒂放大器操作来说重要的，为了确保主输入RF信号和峰化 输入RF信号以约90度的相位差达到主放大器340和峰化放大器341， 相位延迟元件382向峰化输入信号施加约90度的相位延迟。例如，相位 延迟元件382可以包括四分之一波长传输线，或具有约90度的电长度 的另一合适类型的延迟元件。
为了补偿放大器340、341的输入处的主放大器路径320与峰化放 大器路径321之间的所得90度相位延迟差(即，为了确保放大后信号同 相地到达组合节点380)，输出电路被配置成向主放大器340与组合节点 380的输出之间的信号施加约90度的相位延迟。这通过额外延迟元件 384实现。多尔蒂放大器的替代实施例可以具有“反相”负载网络配置。 在此类配置中，配置输入电路以使在放大器300的中心操作频率fo下供 应到主放大器340的输入信号相对于供应到峰化放大器341的输入信号 延迟约90度，并且输出电路被配置成向峰化放大器341和组合节点380 的输出之间的信号施加约90度的相位延迟。
放大器340和341，以及谐波频率终止电路330、331和匹配网络 310、311、350、351和基带终止电路360-363的全部或部分可以在离散、 封装功率放大器装置中实施。在此类装置中，输入引线和输出引线耦合 到基板，并且每个放大器340、341可以包括也耦合到基板的单级或多级 功率晶体管。谐波频率终止电路330、331以及输入匹配网络和输出匹配网络310、311、350、351的部分可以实施为封装装置内的额外部件。另 外，如下文详细描述的，基带终止电路360-363的部分(例如，图2所 示的图1的基带终止电路160-161的实施例)也可以实施为封装装置内 的额外部件。
基带终止电路中已经包括了LC谐振器，以增加RF频率下的基带 阻抗。然而，LC谐振器可引起高电流循环，从而使地零件不太坚固并且 更难管理热量/电流。已经发现，在仅约1.1Arms流入基带终止电路并且约 16.3Arms的电流流入输出T型匹配罩盖(cap)的情况下，约17.7Arms的 RF电流在谐振器电感器与电容器之间流动。克服谐振器中大电流问题的 一种方法包括增加电感和减小电容，但保持谐振器频率fres相同。这会减 少循环电流。然而，大电感器与小电容器之间的差异使实施变得困难， 并且使得fres中的灵敏度更高。
图4示出了基带终止电路的第一实施例，所述基带终止电路减少通 过其部件的电流。图4仅示出了RF功率放大器电路的一部分，以便显 示基带终止电路的第一实施例。在图4中，示出了晶体管140和包括电 感元件152、154和并联电容756的输出阻抗T型匹配电路。这些元件 中的每一个如上所述操作，如图1所示，并且可以具有如上所述的值的 范围。基带终止电路761包括电感762、电阻器764以及电容器760和 766。基带终止电路761连接到节点158。电感762、电阻器764和电容 器766串联连接在节点158与接地之间。电容器760连接在节点724与 接地之间。节点724位于电感762与电阻器764之间。另外，电容器760 与串联连接的电阻器764和电容器766并联连接。电感762的值可以在 约20pH至约3nH之间的范围内，并且并联电容156的电容值可以在 约10pF至约140pF之间，但这些分量值也可以更小和/或更大。在任何 情况下，选择并联电容156的值以在节点158处提供可接受的RF低阻 抗点。电容器766可以在约1nF至约15nF之间的范围内。电容器760 可以在约100pF至400pF之间的范围内。电阻器764可以在约0.1欧姆 至6欧姆之间的范围内。电感762、电容器760、766和/或电阻器764的 值也可以在上述给定范围之外。
图5示出了基带终止电路的第二实施例，所述基带终止电路减少通 过其部件的电流。第二实施例在第一实施例的基础上添加了一些元件。 第二实施例具有相同的T型匹配结构。将2f0谐波陷波电路871添加到 电路中。谐波陷波电路871包括串联连接在节点876与接地之间的电感 872和电容874。节点876位于晶体管140的输出(例如，漏极)与电感 152之间。谐波陷波电路871将具有在2x f0频率下或接近2x f0频率下 的能量的信号谐波分流到接地，以提高RF功率放大器的性能。
在图5中，基带终止电路861与图4的基带终止电路761相同，不 同之处在于添加了极低频终止电路。所述极低频终止电路包括串联连接 在节点724与接地之间的电感868和电容器870。此极低频终止电路将 低频率分流到接地。选择电感872和868以及电容器874和870的电感 值，以实现低于信号频带的期望低谐振频率值。电感868和电容器870 可以在“片外”实施，以便实现实施极低频终止电路所需的部件参数值。
对基带终止电路的第一实施例和第二实施例进行了模拟，并且与先 前的设计进行了比较。应注意，基带终止电路的第一实施例和第二实施 例的在0至500MHz范围和3.5GHz范围内(由RF放大器使用的公共 频率)的低频性能与先前设计的性能相似。在低频操作时，与串联的电 阻器764和电容器766相比，电容器760在节点724处呈现大阻抗。结果，基带终止电路看起来像由电阻器764、电感762和电容器766形成 的电阻-电感-电容(RLC)电路，其中电容器766也呈现大阻抗。在3.5 GHz的操作频率下，与串联的电阻器764和电容器766相比，电容器760 呈现低阻抗，并且在节点724处产生RF冷点。此RF冷点将基带部件与 电路的其余部分隔离，并且在节点724处创建到接地的低阻抗路径，从 而将电感器762耦合在节点158与接地之间。因此，电感器762用于基 带和RF匹配。在3.5GHz的操作频率下，电容器756和电感器762基 本上形成到接地的并联LC电路。为了使电路150作为T型匹配电路操 作，与电感器762并联的匹配电容器156被设计成在操作频率下看起来 是电容性的，并且这两个元件的谐振必须低于RF频带。
在模拟中，通过电容器756的电流约为25Arms。这使得通过电容器 760的电流约为9.3Arms，并且通过电阻器764和电容器766的电流约为 1.8Arms。结果，存在于基带终止电路中的电流下降到更易于管理的电平。 此外，IPD实施方案还允许改进当前处理。
图6-8示出了RF放大器装置的实施例，所述RF放大器装置包括耦 合到基板的输入引线和输出引线(即，具有介入电隔离)，以及还耦合到 输入引线与输出引线之间的基板的晶体管管芯。此类RF放大器装置可 能特别适合于大功率放大。基于本文中的描述，本领域的技术人员将理 解，还可以使用不同形式的封装或构造来实施各种实施例。例如，包括 本发明主题的实施例的一个或多个放大路径可以耦合到例如PCB的基 板、无引线类型的封装(例如，方形扁平无引线(QFN)封装)或另一 类型的封装。在此类实施例中，可以使用导电焊盘或其它输入/输出(I/O) 结构来实施放大路径的输入和输出。此类实施方案可能特别适用于较小 功率放大系统，例如包括相对小功率的多尔蒂放大器，其中主放大路径 和峰化放大路径(包括裸晶体管管芯、IPD、偏置电路等)、功率分配器、 延迟和阻抗反相元件、合路器以及其它部件可以耦合到基板。应理解， 本发明主题的实施方案不限于所示实施例。
例如，图6是体现图1的电路100的两个并联实例的封装式RF放 大器装置400的实施例的俯视图，并且所述封装式RF放大器装置400 可以用于在多尔蒂放大器(例如，图3的多尔蒂放大器300)中提供放 大器(例如，图3的放大器340、341)，以及匹配网络的部分(例如，图 3的匹配网络310、311、350、351的部分)。此外，如下文将更详细描述 的，装置400包括两个输入侧IPD组件480、481，其中的每一个包括输 入阻抗匹配电路410、411(例如，图1、3的电路110、310、311)、基 带终止电路460、461(例如，图1、3的电路160、360、361)和谐波终止电路430、431(例如，图1、3的电路130、330、331)的部分。另外， 装置400包括两个输出侧IPD组件482、483，其中的每一个包括输出阻 抗匹配电路450、451(例如，图1、3的电路150、350、351)和基带终 止电路462、463(例如，图1、3的电路161、362、363)的部分。
在实施例中，装置400包括凸缘406(或“装置基板”)，所述凸缘 406包括刚性导电基板，所述刚性导电基板的厚度足以为装置400的各 种电气部件和元件提供结构支撑。另外，凸缘406可以充当用于晶体管 管芯440、441和安装在凸缘406上的其它装置的散热片。凸缘406具有 顶部表面和底部表面(图6中仅可见顶部表面的中心部分)和与装置400 的周界相对应的大致矩形周界。
凸缘406由导电材料形成，并且可用于为装置400提供接地参考节 点。例如，各种部件和元件可以具有电耦合到凸缘406的端，并且当装 置400并入到更大的电力系统中时，凸缘406可以电耦合到系统接地。 至少凸缘406的顶部表面由导电材料层形成，并且可能所有的凸缘406 由块状导电材料形成。
在实施例中，隔离结构408附接到凸缘406的顶部表面。由刚性电 绝缘材料形成的隔离结构408在装置的导电构件之间(例如，在引线402- 405与凸缘406之间)提供电绝缘。在实施例中，隔离结构408具有框 形状，所述框形状包括具有中心开口的大体封闭的四边结构。隔离结构 408可以具有大体矩形形状，如图6所示，或隔离结构408可以具有另 一种形状(例如，环形圈、椭圆形等)。
通过隔离结构408中的开口暴露的凸缘406的顶部表面的部分在本 文中被称作装置400的“有源区域”晶体管管芯440、441和IPD组件 480、481、482、483一起定位在装置400的有源装置区域内，这将在下 文更详细地描述。例如，晶体管管芯440、441和IPD组件480-483可以 使用导电环氧树脂、焊料、焊料凸点、烧结和/或共晶会接耦合到凸缘406 的顶部表面。
装置400容纳两个放大路径(用箭头420、421指示)，其中每个放 大路径420、421表示电路100(图1)的物理实施方案。当并入到多尔 蒂放大器(例如，图3的多尔蒂放大器300)中时，放大路径420可以 与主放大器路径(例如，图3的主放大器路径320)相对应，并且放大路径421可以与峰化放大器路径(例如，图3的峰化放大器路径321) 相对应。
每个路径420、421包括输入引线402、403(例如，图1的输入 102，)、输出引线404、405(例如，图1的输出104，)、一个或多个晶体 管管芯440、441(例如，晶体管140，或图3的放大器340、341)、输 入阻抗匹配电路410、411(例如，图1的输入阻抗匹配电路110，或图 3的输入匹配网络310、311的部分)、输出阻抗匹配电路450、451(例 如，图1的输出阻抗匹配电路150，或图3的输出匹配网络350、351的 部分)、输入侧基带终止电路460、461(例如，图1、3的基带终止电路 160、360、361)、输出侧基带终止电路462、463、464、465(例如，图 1、3的基带终止电路161、362、363)以及输入侧谐波终止电路430、 431(例如，图1、3的谐波终止电路130、330、331)。
输入引线和输出引线402-405安装在隔离结构408的顶部表面上， 位于中心开口的另一侧上，并且因此输入引线和输出引线402-405升高 到凸缘406的顶部表面之上，并且与凸缘406电绝缘。通常，输入引线 和输出引线402-405被定向以允许在输入引线和输出引线402-405与隔 离结构408的中心开口内的部件和元件之间附接键合线。
每个晶体管管芯440、441包括集成功率FET，其中每个FET具有 控制端(例如，栅极)和两个导电端(例如，漏极和源极)。每个晶体管 管芯440、441内的FET的控制端通过输入阻抗匹配电路410、411耦合 到输入引线402、403。此外，每个晶体管管芯440、441内的FET的一 个导电端(例如，漏极)通过输出阻抗匹配电路450、451耦合到输出引 线404、405。在实施例中，每个晶体管管芯440、441内的FET的其它 导电端(例如，源极)通过管芯440、441电耦合到凸缘406(例如，到 接地)。
本文中没有详细地论述输入阻抗匹配电路410、411，基带终止电路460、461和谐波终止电路430、431的实施例。可以这样说，这些电路 的一些部件可以在IPD组件480、481内实施。简单来说，每个输入阻抗 匹配电路410、411耦合在输入引线402、403与晶体管管芯440、441内 的FET的控制端之间。每个输入侧基带终止电路460、461耦合在IPD 组件480、481内的节点418、419(例如，与图1的节点118相对应的 导电键合焊盘)与接地参考(例如，凸缘406)之间。每个谐波终止电路 430、431耦合在晶体管管芯440、441内的FET的控制端(例如，栅极) 与接地参考(例如，凸缘406)之间。
将结合图7和8更详细地描述输出阻抗匹配电路450、451和基带 终止电路462、463的实施例，图7和8更详细地示出了这些电路450、 451、462、463的部件。如将结合图7和8说明的，这些电路的一些部 件可以在IPD组件482、483内实施。简单来说，每个输出阻抗匹配电路 450、451耦合在晶体管管芯440、441内的FET的导电端(例如，漏极) 与输出引线404、405之间。每个基带终止电路462、463耦合在IPD组 件482、483内的节点458、459(例如，采用与图1的节点158相对应 的导电键合焊盘形式的RF低阻抗点(或准RF冷点节点))与接地参考 (例如，凸缘406)之间。
在图6的例子中，装置400包括实质上并联起作用的两个晶体管管 芯440、441，但另一半导体装置也可以包括单个晶体管管芯或多于两个 晶体管管芯。此外，装置400包括实质上也并联起作用的两个输入侧IPD 组件480、481和两个输出侧IPD组件482、483。应理解，还可以实施 更多或更少的IPD组件480-483。
根据实施例，装置400并入在空气腔封装中，其中晶体管管芯440、 441，IPD组件480-483以及各种其它部件位于封闭的空气腔内。基本上， 空气腔以凸缘406、隔离结构408和覆盖并接触隔离结构408和引线402- 405的罩盖(未示出)为界。在图6中，罩盖的示例周界由虚线框409指 示。在其它实施例中，装置400的部件可以并入到包覆模制封装(即， 其中有源装置区域内的电气部件由非导电模制化合物封装并且其中引线 402-405的部分还可以由模制化合物包围的封装)中。在包覆模制封装 中，可以不包括隔离结构408。
图7和8示出了图4的基带电路的第一实施方案。为了增强理解， 图8包括根据示例实施例的图6的RF功率放大器装置的横截面侧视图。
如图8中最清楚地示出的，功率晶体管管芯441和IPD组件983耦 合到导电凸缘406的顶部表面，并且输出引线405与导电凸缘406电隔 离(例如，使用隔离结构408)。功率晶体管管芯441包括晶体管输出端 (例如，导电键合焊盘)，所述晶体管输出端在功率晶体管管芯441内电 连接到集成在所述管芯441内的单级或末级FET的第一导电端(例如， 漏极端)。如先前所论述，每个FET可以包括III-V场效应晶体管(例如， HEMT)，例如GaN FET(或另一类型的III-V晶体管，包括GaAs FET、 GaP FET、InP FET或InSb FET)。更具体地，每个FET可以在基底半导 体基板(例如，GaN基板、硅上GaN基板、碳化硅上GaN基板等)中 和上一体地形成。
IPD组件983还可以包括基底半导体基板(例如，硅基板、碳化硅 基板、GaN基板或可以在本文中被称作“IPD基板”的另一类型的半导 体基板)和具有交替电介质和图案化导电层的积层(build-up)结构，其 中图案化导电层的部分使用导电导通孔电连接。如下文将更详细地论述 的，基带终止电路761的各种电气部件被一体地形成在IPD组件983内 和/或连接到IPD组件983。这些电气部件可以电连接到IPD组件983的 顶部表面处的导电键合焊盘，并且还可以使用基板通孔到IPD组件983 的底部表面上的导电层电连接到导电凸缘406(例如，到接地)。
在一些实施例中，输出侧IPD组件983更具体地包括输出阻抗匹配 电路的电容器956(例如，图4的电容756)和基带终止电路(例如，图 4的电路761)的部件。在图7和8的实施例中，包括在IPD组件983中 的基带终止电路的部件更具体地包括电阻器964(例如，图4的电阻器 764)、电感器962(例如，图4的电感器762)、电容器966(例如，图4 的电容器766)和电容器960(例如，图4的电容器760)。下文将更详 细地论述这些部件中的每一个。
首先，将更详细地描述通过输出阻抗匹配电路的晶体管管芯441与 输出引线405之间的连接。更具体地，通过输出阻抗匹配电路的实例， 晶体管管芯441内的FET的第一导电端(例如，漏极)通过输出端444 电耦合到输出引线405。例如，在实施例中，输出阻抗匹配电路具有T型 匹配配置，所述输出阻抗匹配电路包括串联耦合的两个电感元件452、 454(例如，图4的电感元件152、154)，以及电容器956(例如，图4 的电容756)。第一电感元件452(例如，图4的电感元件152)可以实 施为第一组键合线，所述键合线耦合在管芯441的输出端444与IPD组 件983的顶部表面上的导电键合和那盘958之间。第二电感元件454(例 如，图4的电感元件154)可以实施为耦合在导电键合焊盘958与输出 引线405之间的第二组键合线。根据实施例，键合线阵列452、454各自 的电感值可以在约20pH至约3nH之间的范围内，但它们的电感值也可 以更低或更高。
根据实施例，输出阻抗匹配电路的电容器956可以实施为与IPD组 件983的IPD基板一体地形成的电容器(或一组并联耦合的电容器)。 例如，电容器956可以实施为一个或多个集成MIM电容器，所述一个 或多个集成MIM电容器包括彼此对齐并且由电介质材料电隔离的第一 导电电极和第二导电电极。在实施例中，电容器956的第一电极(或端) 电耦合到导电键合焊盘958(并且因此电耦合到键合线452和454)，并 且每个电容器956的第二电极(或端)电耦合到导电凸缘(例如，使用 延伸穿过半导体基板的导电基板通孔)。在更具体的实施例中，电容器 956的第一电极“直接连接”到键合焊盘958，其中“直接连接”意味着电连接，可能会通过一个或多个导电迹线和/或导电导通孔，但没有介入 电路元件(即，电感大于迹线电感的电路元件，其中“迹线电感”是小 于约100pH的电感)。因为电容器956和键合焊盘958是“直接连接 的”，并且键合焊盘958也仅具有迹线电感，所以在实施例中，键合线 452、454和电容器956还可被视为“直接连接的”。在替代实施例中， 电容器956可以使用耦合到IPD组件983的顶部表面的离散电容器或使 用另一类型的电容器来实施。根据实施例，电容器956的电容值可以在 约10pF至约140pF之间的范围内，但所述电容值也可以更低或更高。
如先前结合图1所论述的，由电感器452、454和电容器956形成 的T型匹配配置可以充当低通匹配级。另外，在实施例中，键合线452 和454耦合到的导电键合焊盘958可以与RF低阻抗点节点或“准RF冷 点节点”(例如，图4的节点158)相对应。
在实施例中，基带终止电路761包括在IPD组件983中。基带终止 电路包括电感962(即，图4的电感762)、电阻器964(即，图4的电 阻器764)和电容器960和966(即，图4的电容器760和766)。基带 终止电路与前面一样连接到节点158。电感962、电阻器964和电容器966串联连接在节点158与接地之间。电容器960连接在节点(即，图 5中的724)与接地之间。所述节点位于电感962与电阻器964之间。另 外，电容器960与串联连接的电阻器964和电容器966并联连接。
电感962可以一体地形成为IPD组件983的一部分，如图7和8的 实施例所示。例如，电感962可以通过由积层结构的一个或多个导电层 的部分形成的多个图案化导体提供，其中导体的第一端电耦合到电阻器 964，并且导体的第二端电耦合到键合焊盘958。在替代实施例中，电感 962可以实施为耦合到IPD组件983的顶部表面的离散电感。此外，在 IPD组件983上实施并联的电感962的多个实例。在替代实施例中，基 带终止电路可以包括电感962的更少或更多实例。
另外，电容器960形成在以下部分中：连接侧面上的两个部分的中 心部分。这允许更大的电容器960，能够处理如上所述电容器960中可 能存在的更大电流。
在图7和8的实施例中，电阻器964在四个并联实例中一体形成为 IPD组件983的一部分。例如，每个电阻器964可以是由积层结构上或 内的多晶硅层形成的多晶硅电阻器。在其它替代实施例中，包络电阻器 964可以由硅化钨或另一种材料形成，可以是厚膜电阻器或薄膜电阻器， 或可以是耦合到IPD组件983的顶部表面的离散部件。
包络电容器966电耦合在接地参考节点(例如，每个IPD组件983 的底部表面处的导电层)与电阻器964之间。例如，电容器966可以是 与IPD组件983的IPD基板一体地形成的MIM电容器。在一些实施例 中，电容器966可以形成在整体在半导体基板上方的积层结构中，或电 容器966可具有延伸到半导体基板中或以其它方式耦合到半导体基板或 与其接触的部分。根据实施例，电容器966可以由第一电极、第二电极 以及第一电极与第二电极之间的电介质材料形成。电容器966的电介质 材料可以包括一层或多层多晶硅、各种氧化物、氮化物或其它合适的材 料。在各种实施例中，电容器966的第一电极和第二电极可以包括导电 层的水平部分(例如，平行于IPD组件983的顶部表面和底部表面的部 分)和/或互连导电层的竖直部分(例如，平行于IPD组件983的侧面的 部分)。另外，电容器966的第一电极和第二电极可以由金属层和/或由 导电半导体材料(例如，多晶硅)形成。可替换的是，包络电容器966可 以是例如(例如，使用焊料、导电环氧树脂或其它构件)连接到IPD组 件983的顶部表面的离散电容器。尽管在图7和8中示出用于电容器 956、960和966的特定电容器结构，但可以利用可替换的各种其它电容 器结构，如本领域的技术人员基于本文中的描述将理解的那样。
图9和10示出了图4的基带电路的第二实施方案。IPD 1183及其 相关元件对应于图4中具有类似编号的元件。IPD 1183以不同的方式布 置图4的各种元件。如图所示，电容器1156(即，图5中的电容器756) 和键合焊盘1158(对应于图4中的节点158)靠近IPD 1183的顶部。在 IPD 1183的布局中，电感器1162与键合焊盘1158相邻。接下来，在IPD 1183的布局中，电容器1160与电感器1162相邻。然后，电阻器1164与 电容器1160相邻。最后，电容器1166与电阻器1164相邻。连接各种元 件以便实施图4的基带电路761。
图11和12示出了图4的基带电路的第三实施方案。IPD 1383及其 相关元件对应于图4中具有类似编号的元件。IPD 1383以不同于图7和 11的方式布置图4的各种元件。如图所示，电容器1356(即，图5中的 电容器756)和键合焊盘1358(对应于图4中的节点158)靠近IPD 1183 的顶部。接下来，在IPD 1183的布局中，电容器1366与电容器1356相 邻。然后，电阻器1364与电容器1366相邻。电容器1360与电阻器1364 相邻。最后，第二键合焊盘1358与电容器1360相邻。电感器1362被实 施为键合焊盘1358与键合焊盘1384之间的一系列键合线，而不是如前 所述的线圈电感器。连接各种元件以便实施图4的基带电路761。
图7-12示出了RF放大器装置的实施例，所述RF放大器装置包括 耦合到基板的输入引线和输出引线(即，具有介入电隔离)，以及还耦合 到输入引线与输出引线之间的基板的晶体管管芯。此类RF放大器装置 可能特别适合于大功率放大。基于本文中的描述，本领域的技术人员将 理解，还可以使用不同形式的封装或构造来实施各种实施例。例如，包 括本发明主题的实施例的一个或多个放大路径可以耦合到例如PCB的 基板、无引线类型的封装(例如，方形扁平无引线(QFN)封装)或另 一类型的封装。在此类实施例中，可以使用导电焊盘或其它输入/输出 (I/O)结构来实施放大路径的输入和输出。此类实施方案可能特别适用 于较小功率放大系统，例如包括相对小功率的多尔蒂放大器，其中主放 大路径和峰化放大路径(包括裸晶体管管芯、IPD、偏置电路等)、功率 分配器、延迟和阻抗反相元件、合路器以及其它部件可以耦合到基板。 应理解，本发明主题的实施方案不限于所示实施例。
图13是根据各种示例实施例的用于制造封装式RF功率放大器装 置(例如，图6的装置400)的方法的流程图，所述封装式RF功率放大 器装置包括输入阻抗匹配电路和输出阻抗匹配电路、基带终止电路和谐 波终止电路(例如，图2、4、7、8的电路205、410、411、430、431、 450、451、460-463、761、861)的实施例。在框1502-1504中，所述方 法可以通过形成一个或多个IPD组件开始。更具体地，在框1502中，可 以形成一个或多个输入IPD和输出IPD(例如，图4-6、9-12的IPD 480- 483、983、1183、1383)。根据实施例，每个输入IPD(例如，IPD480、 481)可以包括阻抗匹配电路、基带终止电路和谐波终止电路的部件。根 据实施例，每个输出IPD(例如，IPD 482、483、983、1183、1383)还 可以包括阻抗匹配电路、基带终止电路和谐波终止电路的部件。例如， 每个输出IPD可以包括如上所述的一个或多个电阻器、电感器和电容器。 除了形成每个IPD的无源部件之外，形成每个IPD还包括形成各种导电 构件(例如，导电层和导通孔)，所述导电构件促进每个电路的各种部件 之间的电连接。例如，形成IPD还可以包括在每个IPD基板的表面处形 成各种可接入的连接节点。如先前所论述，连接节点可以包括导电键合 焊盘，其可接受电感元件的附接。此外，在框1504中，对应于各种电路 元件的离散部件可耦合到暴露在每个IPD表面的导体以形成一个或多个 IPD组件。
在框1506中，对于空气腔实施例，将隔离结构(例如，图6的隔离 结构408)耦合到装置基板(例如，凸缘406)。此外，一个或多个有源 装置和IPD组件耦合到基板的顶部表面的通过隔离结构中的开口暴露的 一部分。引线耦合到隔离结构的顶部表面。对于包覆模制(例如，包封) 装置实施例而言，可不包括隔离结构，并且基板和导线可形成导线框架 的部分。
在框1508中，将输入引线、晶体管、IPD组件和输出引线电耦合在 一起。例如，可以使用各种装置部件与元件之间的键合线进行电连接， 如先前所论述的。例如，一些键合线(例如，图4-6、9-12的键合线452、 454)对应于输入匹配电路或输出匹配电路的电感部件。最后，在框1510 中，盖住(例如，用于空气腔封装)或包封(例如，使用用于包覆模制 封装的模制化合物)装置。装置可以接着并入到较大电气系统(例如， 多尔蒂放大器或其它类型的电气系统)中。
前述详细描述本质上仅为说明性的，并不意图限制主题的实施例或 此类实施例的应用和使用。如本文所使用，词语“示例性”意味着“充 当例子、实例或说明”。在本文中被描述为“示例性”或“例如”的任何 实施方案不一定被解释为是优选的或优于其它实施方案。另外，不希望 受到前述技术领域、背景技术或具体实施方式中呈现的任何所表达或暗示的理论的束缚。
本文中含有的各图中示出的连接线旨在表示各种元件之间的示例 性功能关系和/或物理联接。应注意，在主题的实施例中可以存在许多替 换性或额外的功能关系或物理连接。此外，本文还可以仅出于参考的目 的使用某些术语，并且因此这些术语并不旨在具有限制性，并且除非上 下文清楚地指示，否则指代结构的术语“第一”、“第二”和其它此类数 值术语并不暗示顺序或次序。
如本文所使用，“节点”意味着任何内部或外部参考点、连接点、接 面、信号线、导电元件等等，在“节点”处存在给定信号、逻辑电平、 电压、数据模式、电流或量。另外，两个或更多个节点可以通过一个物 理元件实现(并且尽管在公共节点处接收或输出，但是仍然可以对两个 或更多个信号进行多路复用、调制或者以其它方式区分)。
前文描述是指元件或节点或特征“连接”或“耦合”在一起。如本 文所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件 直接接合到另一元件(或直接与另一元件通信)，并且不必以机械方式接 合。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件 直接或间接接合到另一个元件(或直接或间接地以电学或其它方式与另 一个元件连通)，而不一定以机械方式接合。因此，虽然图中示出的示意 图描绘元件的一个示例性布置，但是在所描绘主题的实施例中可以存在 额外的介入元件、装置、特征或部件。
尽管先前详细描述中已呈现至少一个示例性实施例，但应了解，存 在大量变化。还应了解，本文中所描述的一个或多个示例性实施例并不 意图以任何方式限制所要求主题的范围、适用性或配置。实际上，以上 详细描述将向本领域的技术人员提供用于实施所描述的一个或多个实施 例的方便的指南。应理解，可以在不脱离权利要求书所限定的范围的情 况下对元件的功能和布置作出各种改变，权利要求书所限定的范围包括 在提交本专利申请时的已知等效物和可预见的等效物。

Claims (10)

1.一种具有第一放大路径的射频(RF)放大器，其特征在于，包括：
晶体管管芯，其具有晶体管和晶体管输出端；
输出侧阻抗匹配电路，其具有耦合在所述晶体管输出端与所述第一放大路径的输出之间的T型匹配电路拓扑，其中所述输出侧阻抗匹配电路包括
第一电感元件，其连接在所述晶体管输出端与准RF冷点节点之间，
第二电感元件，其连接在所述准RF冷点节点与所述第一放大路径的所述输出之间，以及
第一电容，其连接在所述准RF冷点节点与接地参考节点之间；以及
基带终止电路，其连接到所述准RF冷点节点，其中所述基带终止电路包括多个部件，其中所述多个部件包括串联在所述准RF冷点节点与所述接地参考节点之间的第三电感元件、电阻器和第二电容以及在基带终止电路节点与所述接地参考节点之间的第三电容，其中所述基带终止电路节点在所述第三电感元件与所述电阻器之间。
2.根据权利要求1所述的RF放大器，其特征在于：
所述第一电感元件包括第一多个键合线；并且
所述第二电感元件包括第二多个键合线。
3.根据权利要求1所述的RF放大器，其特征在于，另外包括：
低频终止电路，其包括串联连接在所述基带终止电路节点与所述接地参考节点之间的第四电感元件和第四电容。
4.根据权利要求3所述的RF放大器，其特征在于，所述低频终止电路在小于500MHz的频率下谐振。
5.根据权利要求3所述的RF放大器，其特征在于，另外包括：
谐波陷波电路，其包括串联连接在所述晶体管输出端与所述接地参考节点之间的第五电感元件和第五电容，并且所述谐波陷波电路在所述RF放大器的基本操作频率的二次谐波频率下谐振。
6.根据权利要求1所述的RF放大器，其特征在于，所述晶体管为氮化镓晶体管，所述晶体管的漏极-源极电容低于每瓦0.2皮法。
7.根据权利要求1所述的RF放大器，其特征在于，所述RF放大器为多尔蒂功率放大器，所述多尔蒂功率放大器另外包括：
第二放大路径；
功率分配器，其具有被配置成接收RF信号的功率分配器输入、耦合到所述第一放大路径的输入的第一功率分配器输出以及耦合到所述第二放大路径的输入的第二功率分配器输出，其中所述功率分配器配置成将所述RF信号划分成通过所述第一功率分配器输出提供到所述第一放大路径的第一RF信号和通过所述第二功率分配器输出提供到所述第二放大路径的第二RF信号；以及
组合节点，其被配置成接收和组合由所述第一放大路径和所述第二放大路径产生的放大后RF信号。
8.一种封装式射频(RF)放大器装置，其特征在于，包括：
装置基板；
第一输入引线，其耦合到所述装置基板；
第一输出引线，其耦合到所述装置基板；
第一晶体管管芯，其耦合到所述装置基板，其中所述第一晶体管管芯包括第一晶体管、耦合到所述第一输入引线的晶体管输入端以及耦合到所述第一输出引线的晶体管输出端，并且其中所述第一晶体管的漏极-源极电容低于每瓦0.2皮法。
第一输出侧阻抗匹配电路，其具有耦合在所述第一晶体管输出端与所述第一输出引线之间的T型匹配电路拓扑，其中所述第一输出侧阻抗匹配电路包括
第一电感元件，其连接在所述晶体管输出端与第一准RF冷点节点之间，其中所述第一电感元件包括第一多个键合线，
第二电感元件，其连接在所述第一准RF冷点节点与所述第一输出引线之间，其中所述第二电感元件包括第二多个键合线，以及
第一电容，其连接在所述第一准RF冷点节点与接地参考节点之间；以及
基带终止电路，其连接到所述准RF冷点节点，其中所述基带终止电路包括多个部件，其中所述多个部件包括串联在所述准RF冷点节点与所述接地参考节点之间的第三电感元件、电阻器和第二电容以及在基带终止电路节点与所述接地参考节点之间的第三电容，其中所述基带终止电路节点在所述第三电感元件与所述电阻器之间。
9.根据权利要求8所述的封装式RF放大器装置，其特征在于，所述第三电感元件包括第三多个键合线。
10.一种制造RF放大器装置的方法，其特征在于，所述方法包括以下步骤：
将输入引线耦合到装置基板；
将输出引线耦合到所述装置基板；
将晶体管管芯耦合到所述输入引线与所述输出引线之间的所述装置基板，其中所述晶体管管芯包括晶体管和晶体管输出端，并且其中所述晶体管的漏极-源极电容低于每瓦0.2皮法；
将集成无源装置耦合到所述晶体管管芯与所述输入引线之间的所述装置基板，其中所述集成无源装置包括准RF冷点节点、接地参考节点、耦合在所述准RF冷点节点与所述接地节点之间的第一电容器，以及基带终止电路，其中所述基带终止电路包括多个部件，其中所述多个部件包括串联在所述准RF冷点节点与所述接地参考节点之间的第三电感元件、电阻器和第二电容，以及在基带终止电路节点与所述接地参考节点之间的第三电容，其中所述基带终止电路节点位于所述第三电感元件与所述电阻器之间；以及
在所述晶体管输出端与所述输出引线之间创建具有T型匹配电路拓扑的输出侧阻抗匹配电路，其中所述T型匹配电路拓扑包括所述第一电容器，并且所述输出侧阻抗匹配电路是通过将第一电感元件耦合在所述晶体管输出端与所述准RF冷点节点之间并且将第二电感元件耦合在所述准RF冷点节点与所述输出引线之间而创建的，其中所述第一电感元件包括第一多个键合线，其中所述第二电感元件包括第二多个键合线。
CN202210829496.8A 2021-09-10 2022-07-14 使用基带终止的t型匹配拓扑 Pending CN115800931A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/471,228 US20230079916A1 (en) 2021-09-10 2021-09-10 T-match topology with baseband termination
US17/471,228 2021-09-10

Publications (1)

Publication Number Publication Date
CN115800931A true CN115800931A (zh) 2023-03-14

Family

ID=85431355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210829496.8A Pending CN115800931A (zh) 2021-09-10 2022-07-14 使用基带终止的t型匹配拓扑

Country Status (2)

Country Link
US (1) US20230079916A1 (zh)
CN (1) CN115800931A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913903A (zh) * 2023-07-28 2023-10-20 河北博威集成电路有限公司 射频功率放大芯片及封装件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9979360B1 (en) * 2016-12-20 2018-05-22 Nxp Usa, Inc. Multi baseband termination components for RF power amplifier with enhanced video bandwidth

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913903A (zh) * 2023-07-28 2023-10-20 河北博威集成电路有限公司 射频功率放大芯片及封装件

Also Published As

Publication number Publication date
US20230079916A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US10541653B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10742178B2 (en) Broadband power transistor devices and amplifiers and methods of manufacture thereof
US10141899B2 (en) Broadband radio frequency power amplifiers, and methods of manufacture thereof
CN109818581B (zh) 具有沿放大器输出端间的反相器的串联组件的多路放大器
US10742174B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10381984B2 (en) Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors
US11463055B2 (en) Amplifiers and manufacture method thereof
US11705872B2 (en) Broadband power transistor devices and amplifiers with output T-match and harmonic termination circuits and methods of manufacture thereof
US11444586B2 (en) RF amplifiers with input-side fractional harmonic resonator circuits
US11515847B2 (en) Power amplifiers and unmatched power amplifier devices with low baseband impedance terminations
CN112953401A (zh) 集成多路径功率放大器
CN112134533A (zh) 集成多路功率放大器
US11050388B2 (en) Compact three-way Doherty amplifier module
EP3664287A1 (en) Integrally-formed multiple-path power amplifier with on-die combining node structure
CN110829988A (zh) 具有宽带阻抗匹配的放大器和其制造方法
CN113949346A (zh) 用于多路径功率放大器的一体地形成的分离器和其制造方法
CN115800931A (zh) 使用基带终止的t型匹配拓扑
US10903182B1 (en) Amplifier die bond pad design and amplifier die arrangement for compact Doherty amplifier modules
US20240171132A1 (en) Power amplifier devices with in-package matching circuits that provide pseudo inverse class f operation
US20220399856A1 (en) Doherty amplifiers and amplifier modules with shunt inductor and capacitor circuit for improved carrier harmonic loading
CN114614779A (zh) 具有输入侧谐波终端电路的功率晶体管装置和放大器
EP3664289A1 (en) Power amplifier with integrated bias circuit having multi-point input

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication