KR102467950B1 - 통신 장치의 임피던스 정합 회로 - Google Patents

통신 장치의 임피던스 정합 회로 Download PDF

Info

Publication number
KR102467950B1
KR102467950B1 KR1020170160932A KR20170160932A KR102467950B1 KR 102467950 B1 KR102467950 B1 KR 102467950B1 KR 1020170160932 A KR1020170160932 A KR 1020170160932A KR 20170160932 A KR20170160932 A KR 20170160932A KR 102467950 B1 KR102467950 B1 KR 102467950B1
Authority
KR
South Korea
Prior art keywords
inductor
terminal
matching circuit
wiring
mutual inductance
Prior art date
Application number
KR1020170160932A
Other languages
English (en)
Other versions
KR20180065905A (ko
Inventor
공선우
김철호
박봉혁
이희동
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US15/835,148 priority Critical patent/US10432164B2/en
Publication of KR20180065905A publication Critical patent/KR20180065905A/ko
Application granted granted Critical
Publication of KR102467950B1 publication Critical patent/KR102467950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/175—Series LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance

Landscapes

  • Amplifiers (AREA)

Abstract

본 발명은 상호 인덕턴스(mutual inductance) 및 결합 계수(coupling coefficient)를 조절하고, 회로 면적을 줄일 수 있는 통신 장치의 임피던스 정합 회로에 관한 것이다. 본 발명의 실시 예에 따른 임피던스 정합 회로는, 변압기의 1차측에 배치된 제1 인덕터와, 상기 변압기의 2차측에 배치된 제2 인덕터와, 상기 제1 인덕터 및 상기 제2 인덕터와 접속된 임피던스 소자를 포함할 수 있다. 여기서, 상기 제1 인덕터의 제1 단자는 상기 변압기의 입력단에 접속되고 상기 제1 인덕터의 제2 단자는 그라운드와 접속된 공통 노드에 접속될 수 있다. 그리고, 상기 제2 인덕터의 제1 단자는 상기 변압기의 출력단에 접속되고 상기 제2 인덕터의 제2 단자는 상기 공통 노드에 접속될 수 있다. 그리고, 상기 임피던스 소자의 제1 단자는 상기 공통 노드에 접속되고 상기 임피던스 소자의 제2 단자는 상기 그라운드에 접속될 수 있다.

Description

통신 장치의 임피던스 정합 회로{IMPEDANCE MATCHING CIRCUIT OF COMMUNICATION APPARATUS}
본 발명은 통신 장치의 임피던스 정합 회로에 관한 것으로, 보다 자세하게는 상호 인덕턴스(mutual inductance) 및 결합 계수(coupling coefficient)를 조절하고, 회로 면적을 줄일 수 있는 통신 장치의 임피던스 정합 회로에 관한 것이다.
통신 시스템이나 레이더와 같은 센서 시스템은 고주파 신호를 사용하여 동작한다. 고주파신호는 임피던스 차이에 의해서도 신호가 전송되지 못하고 반사되어 나가기 때문에 신호의 감쇄 현상이 심한 특성이 있다. 따라서, 통신 시스템에는 정합회로가 필수적으로 필요하며, 인덕터나 캐패시터와 같은 소자를 사용하여 특정 주파수에서 원하는 임피던스의 값을 가지게 정합회로를 설계할 수 있다.
RF 시스템과 같이 높은 주파수를 사용하는 통신 시스템에서 임피던스 차이에 의하여 신호가 제대로 전달되지 못하고 반사되는 현상이 발생할 수 있어 정합회로를 사용하고 있으나, 정합 회로를 설계에 많은 제약이 있다. 특히, 큰 임피던스를 작은 임피던스로 정합하기 위해서는 회로 면적이 증가하고, 주파수 응답 특성이 제한되는 문제점 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 변압기(Transformer)를 이용한 정합회로 구성 시 면적 당 상호 인덕턴스(mutual inductance) 값을 증가시키고, 인덕턴스 값을 세밀하게 조절할 수 있는 통신 장치의 정합 회로를 제공하는 것을 기술적 과제로 한다.
상기와 같은 문제점을 해결하기 위한 본 발명은 변압기의 구현 형태에 영향을 받지 않고 1차측 코일과 2차측 코일 간의 결합 계수(coupling coefficient)를 조절하고, 변압기 양 단의 극성을 조절할 수 있는 통신 장치의 정합 회로를 제공하는 것을 기술적 과제로 한다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 임피던스 정합 회로는, 변압기의 1차측에 배치된 제1 인덕터와, 상기 변압기의 2차측에 배치된 제2 인덕터와, 상기 제1 인덕터 및 상기 제2 인덕터와 접속된 임피던스 소자를 포함할 수 있다. 여기서, 상기 제1 인덕터의 제1 단자는 상기 변압기의 입력단에 접속되고 상기 제1 인덕터의 제2 단자는 그라운드와 접속된 공통 노드에 접속될 수 있다. 그리고, 상기 제2 인덕터의 제1 단자는 상기 변압기의 출력단에 접속되고 상기 제2 인덕터의 제2 단자는 상기 공통 노드에 접속될 수 있다. 그리고, 상기 임피던스 소자의 제1 단자는 상기 공통 노드에 접속되고 상기 임피던스 소자의 제2 단자는 상기 그라운드에 접속될 수 있다.
본 발명의 실시 예에 따른 정합 회로는, 상기 제1 인덕터와 상기 제2 인덕터의 자속이 동일한 방향으로 형성되어 포지티브의 상호 인덕턴스가 형성될 수 있다.
본 발명의 실시 예에 따른 정합 회로에서 상기 임피던스 소자는 제3 인덕터이고, 상기 제3 인덕터는 상기 포지티브의 상호 인덕턴스를 부스팅할 수 있다.
본 발명의 실시 예에 따른 정합 회로에서 상기 임피던스 소자는 커패시터이고, 상기 커패시터는 상기 포지티브의 상호 인덕턴스를 감소시킬 수 있다.
본 발명의 실시 예에 따른 정합 회로는, 상기 제1 인덕터와 상기 제2 인덕터의 자속이 서로 다른 방향으로 형성되어 네거티브의 상호 인덕턴스가 형성될 수 있다.
본 발명의 실시 예에 따른 정합 회로에서 상기 임피던스 소자는 제3 인덕터이고, 상기 제3 인덕터는 상기 네거티브의 상호 인덕턴스를 감소시킬 수 있다.
본 발명의 실시 예에 따른 정합 회로에서 상기 임피던스 소자는 커패시터이고, 상기 커패시터는 상기 네거티브의 상호 인덕턴스를 부스팅할 수 있다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 정합 회로는, 변압기의 1차측에 배치된 제1 인덕터와, 상기 변압기의 2차측에 배치된 제2 인덕터와, 상기 변압기의 3차측에 배치된 제3 인덕터와, 상기 상기 제1 인덕터 및 상기 제2 인덕터와 접속된 임피던스 소자를 포함할 수 있다. 여기서, 상기 제1 인덕터의 제1 단자는 상기 변압기의 입력단에 접속되고 상기 제1 인덕터의 제2 단자는 그라운드에 접속된 공통 노드에 접속될 수 있다. 그리고, 상기 제2 인덕터의 제1 단자는 고주파 증폭기와 접속되고 상기 제2 인덕터의 제2 단자는 상기 공통 노드에 접속될 수 있다. 그리고, 상기 제3 인덕터의 제1 단자는 상기 고주파 증폭기와 접속되고 상기 제3 인덕터의 제2 단자는 상기 그라운드에 접속될 수 있다. 그리고, 상기 임피던스 소자의 제1 단자는 상기 공통 노드에 접속되고 상기 임피던스 소자의 제2 단자는 상기 그라운드에 접속될 수 있다.
본 발명의 실시 예에 따른 정합 회로는, 상기 제1 인덕터와 상기 제2 인덕터의 자속이 서로 다른 방향으로 형성되어 상기 제1 인덕터와 상기 제2 인덕터 사이에 네거티브의 상호 인덕턴스가 형성될 수 있다.
본 발명의 실시 예에 따른 정합 회로에서 상기 임피던스 소자는 커패시터이고, 상기 커패시터는 상기 제1 인덕터와 상기 제2 인덕터 사이에 형성된 상기 네거티브의 상호 인덕턴스를 부스팅할 수 있다.
본 발명의 실시 예에 따른 정합 회로는, 상기 제2 인덕터와 상기 제3 인덕터의 자속이 동일한 방향으로 형성되어 상기 제2 인덕터와 상기 제3 인덕터 사이에 네거티브의 상호 인덕턴스가 형성될 수 있다.
본 발명의 실시 예에 따른 정합 회로에서 상기 제2 인덕터의 제1 단자는 상기 고주파 증폭기를 구성하는 트랜지스터의 베이스와 접속될 수 있다. 그리고, 상기 제3 인덕터의 제1 단자는 상기 트랜지스터의 소스와 접속될 수 있다.
본 발명의 실시 예에 따른 정합 회로는, 상기 제1 인덕터와 상기 제2 인덕터의 자속이 동일한 방향으로 형성되어 상기 제1 인덕터와 상기 제2 인덕터 사이에 포지티브의 상호 인덕턴스가 형성될 수 있다.
본 발명의 실시 예에 따른 정합 회로는, 상기 제2 인덕터와 상기 제3 인덕터의 자속이 서로 다른 방향으로 형성되어 상기 제2 인덕터와 상기 제3 인덕터 사이에 네거티브의 상호 인덕턴스가 형성될 수 있다.
본 발명의 실시 예에 따른 정합 회로에서 상기 제2 인덕터의 제1 단자는 상기 고주파 증폭기를 구성하는 트랜지스터의 베이스와 접속될 수 있다. 그리고, 상기 제3 인덕터의 제1 단자는 상기 트랜지스터의 소스와 접속될 수 있다.
본 발명의 실시 예에 따른 통신 장치의 정합 회로는 변압기(Transformer)를 이용한 정합회로 구성 시 면적 당 상호 인덕턴스(mutual inductance) 값을 증가시키고, 인덕턴스 값을 세밀하게 조절할 수 있다.
본 발명의 실시 예에 따른 통신 장치의 정합 회로는 변압기의 구현 형태에 영향을 받지 않고 1차측 코일과 2차측 코일 간의 결합 계수(coupling coefficient)를 조절하고, 변압기 양 단의 극성을 조절할 수 있다.
본 발명의 실시 예에 따른 통신 장치의 정합 회로는 공통 노드에 커패시터 또는 인덕터를 연결하여 변압기의 상호 인덕턴스를 부스팅하고, 패스 게인(pass gain)을 향상시킬 수 있다.
도 1은 통신 시스템의 제1 실시예를 도시한 개념도이다.
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 3은 RF 통신 시스템에서 구성들 사이에 배치된 정합 회로를 나타내는 도면이다.
도 4는 도 3에 도시된 정합 회로의 동작 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 제1 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 6은 본 발명의 제1 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 7은 본 발명의 제2 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 8은 본 발명의 제2 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 9는 본 발명의 제3 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 10은 본 발명의 제3 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 11은 본 발명의 제4 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 12는 본 발명의 제4 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 13은 본 발명의 제5 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 14는 본 발명의 제5 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 15는 본 발명의 제6 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 16은 본 발명의 제6 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 17은 본 발명의 제7 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 18은 본 발명의 제7 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 19는 본 발명의 제8 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 20은 본 발명의 제8 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 21은 본 발명의 제9 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 22는 본 발명의 제9 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 23은 본 발명의 제10 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 24는 본 발명의 제10 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 25는 본 발명의 제11 실시 예에 따른 정합 회로를 나타내는 도면이다.
도 26은 본 발명의 제11 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 27은 도 13 및 도 14에 도시된 본 발명의 제5 실시 예에 따른 정합 회로의 상호 인덕턴스의 조절 및 부스팅(boosting) 효과를 나타내는 도면이다.
도 28은 도 17 및 도 18에 도시된 본 발명의 제7 실시 예에 따른 정합 회로의 상호 인덕턴스의 조절 및 부스팅(boosting) 효과를 나타내는 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 통신 시스템의 제1 실시예를 도시한 개념도이다.
도 1을 참조하면, 통신 시스템(100)은 복수의 통신 노드들(110-1, 110-2, 110-3, 120-1, 120-2, 130-1, 130-2, 130-3, 130-4, 130-5, 130-6)로 구성될 수 있다. 여기서, 통신 시스템(100)은 "통신 네트워크"로 지칭될 수 있다. 복수의 통신 노드들 각각은 적어도 하나의 통신 프로토콜(protocol)을 지원할 수 있다. 예를 들어, 복수의 통신 노드들 각각은 CDMA(code division multiple access) 기반의 통신 프로토콜, WCDMA(wideband CDMA) 기반의 통신 프로토콜, TDMA(time division multiple access) 기반의 통신 프로토콜, FDMA(frequency division multiple access) 기반의 통신 프로토콜, OFDM(orthogonal frequency division multiplexing) 기반의 통신 프로토콜, OFDMA(orthogonal frequency division multiple access) 기반의 통신 프로토콜, SC(single carrier)-FDMA 기반의 통신 프로토콜, NOMA(non-orthogonal multiple access) 기반의 통신 프로토콜, SDMA(space division multiple access) 기반의 통신 프로토콜 등을 지원할 수 있다. 복수의 통신 노드들 각각은 다음과 같은 구조를 가질 수 있다.
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 2를 참조하면, 통신 노드(200)는 적어도 하나의 프로세서(210), 메모리(220) 및 네트워크와 연결되어 통신을 수행하는 송수신 장치(230)를 포함할 수 있다. 또한, 통신 노드(200)는 입력 인터페이스 장치(240), 출력 인터페이스 장치(250), 저장 장치(260) 등을 더 포함할 수 있다. 통신 노드(200)에 포함된 각각의 구성 요소들은 버스(bus)(270)에 의해 연결되어 서로 통신을 수행할 수 있다.
프로세서(210)는 메모리(220) 및 저장 장치(260) 중에서 적어도 하나에 저장된 프로그램 명령(program command)을 실행할 수 있다. 프로세서(210)는 중앙 처리 장치(central processing unit, CPU), 그래픽 처리 장치(graphics processing unit, GPU), 또는 본 발명의 실시예들에 따른 방법들이 수행되는 전용의 프로세서를 의미할 수 있다. 메모리(220) 및 저장 장치(260) 각각은 휘발성 저장 매체 및 비휘발성 저장 매체 중에서 적어도 하나로 구성될 수 있다. 예를 들어, 메모리(220)는 읽기 전용 메모리(read only memory, ROM) 및 랜덤 액세스 메모리(random access memory, RAM) 중에서 적어도 하나로 구성될 수 있다.
다시 도 1을 참조하면, 통신 시스템(100)은 복수의 기지국들(base stations)(110-1, 110-2, 110-3, 120-1, 120-2), 복수의 단말들(user equipment)(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)을 포함할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 매크로 셀(macro cell)을 형성할 수 있다. 제4 기지국(120-1) 및 제5 기지국(120-2) 각각은 스몰 셀(small cell)을 형성할 수 있다. 제1 기지국(110-1)의 커버리지(coverage) 내에 제4 기지국(120-1), 제3 단말(130-3) 및 제4 단말(130-4)이 속할 수 있다. 제2 기지국(110-2)의 커버리지 내에 제2 단말(130-2), 제4 단말(130-4) 및 제5 단말(130-5)이 속할 수 있다. 제3 기지국(110-3)의 커버리지 내에 제5 기지국(120-2), 제4 단말(130-4), 제5 단말(130-5) 및 제6 단말(130-6)이 속할 수 있다. 제4 기지국(120-1)의 커버리지 내에 제1 단말(130-1)이 속할 수 있다. 제5 기지국(120-2)의 커버리지 내에 제6 단말(130-6)이 속할 수 있다.
여기서, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 노드B(NodeB), 고도화 노드B(evolved NodeB), BTS(base transceiver station), 무선 기지국(radio base station), 무선 트랜시버(radio transceiver), 액세스 포인트(access point), 액세스 노드(node), 노변 장치(road side unit; RSU), RRH(radio remote head), TP(transmission point), TRP(transmission and reception point), 중계 노드(relay node) 등으로 지칭될 수 있다. 복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 터미널(terminal), 액세스 터미널(access terminal), 모바일 터미널(mobile terminal), 스테이션(station), 가입자 스테이션(subscriber station), 모바일 스테이션(mobile station), 휴대 가입자 스테이션(portable subscriber station), 노드(node), 다바이스(device) 등으로 지칭될 수 있다.
복수의 통신 노드들(110-1, 110-2, 110-3, 120-1, 120-2, 130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 셀룰러(cellular) 통신(예를 들어, 3GPP(3rd generation partnership project) 표준에서 규정된 LTE(long term evolution), LTE-A(advanced) 등)을 지원할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 서로 다른 주파수 대역에서 동작할 수 있고, 또는 동일한 주파수 대역에서 동작할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 아이디얼 백홀(ideal backhaul) 또는 논(non)-아이디얼 백홀을 통해 서로 연결될 수 있고, 아이디얼 백홀 또는 논-아이디얼 백홀을 통해 서로 정보를 교환할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 아이디얼 백홀 또는 논-아이디얼 백홀을 통해 코어(core) 네트워크(미도시)와 접속될 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 코어 네트워크로부터 수신한 신호를 해당 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)에 전송할 수 있고, 해당 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)로부터 수신한 신호를 코어 네트워크에 전송할 수 있다.
복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 OFDMA 기반의 다운링크(downlink) 전송을 지원할 수 있고, SC-FDMA 기반의 업링크(uplink) 전송을 지원할 수 있다. 또한, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 MIMO(multiple input multiple output) 전송(예를 들어, SU(single user)-MIMO, MU(multi user)-MIMO, 대규모(massive) MIMO 등), CoMP(coordinated multipoint) 전송, 캐리어 애그리게이션(carrier aggregation) 전송, 비면허 대역(unlicensed band)에서 전송, 단말 간 직접(device to device, D2D) 통신(또는, ProSe(proximity services)) 등을 지원할 수 있다. 여기서, 복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 기지국(110-1, 110-2, 110-3, 120-1, 120-2)과 대응하는 동작, 기지국(110-1, 110-2, 110-3, 120-1, 120-2)에 의해 지원되는 동작을 수행할 수 있다.
예를 들어, 제2 기지국(110-2)은 SU-MIMO 방식을 기반으로 신호를 제4 단말(130-4)에 전송할 수 있고, 제4 단말(130-4)은 SU-MIMO 방식에 의해 제2 기지국(110-2)으로부터 신호를 수신할 수 있다. 또는, 제2 기지국(110-2)은 MU-MIMO 방식을 기반으로 신호를 제4 단말(130-4) 및 제5 단말(130-5)에 전송할 수 있고, 제4 단말(130-4) 및 제5 단말(130-5) 각각은 MU-MIMO 방식에 의해 제2 기지국(110-2)으로부터 신호를 수신할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 CoMP 방식을 기반으로 신호를 제4 단말(130-4)에 전송할 수 있고, 제4 단말(130-4)은 CoMP 방식에 의해 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3)으로부터 신호를 수신할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 자신의 커버리지 내에 속한 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)과 캐리어 애그리게이션 방식을 기반으로 신호를 송수신할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 제4 단말(130-4)과 제5 단말(130-5) 간의 D2D 통신을 코디네이션(coordination)할 수 있고, 제4 단말(130-4) 및 제5 단말(130-5) 각각은 제2 기지국(110-2) 및 제3 기지국(110-3) 각각의 코디네이션에 의해 D2D 통신을 수행할 수 있다.
RF 통신 시스템에서 사용되는 고주파의 수신을 위해 수신기로 수신되는 고주파의 전압을 증폭하여 감도, SNR(Signal to Noise Ratio), 선택도를 높이기 위한 고주파 증폭기가 사용될 수 있다. 이러한, 고주파 증폭기는 특정 동작 주파수에서 좋은 동작특성을 얻기 위해 그 동작 주파수에 상응하여 입력 및 출력 단에 특정한 정합 회로를 구성할 수 있다.
도 3은 RF 통신 시스템에서 구성들 사이에 배치된 정합 회로를 나타내는 도면이다. 도 4는 도 3에 도시된 정합 회로의 동작 방법을 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, RF 통신 시스템에서 고 주파수의 사용시 임피던스 차이에 의해서 신호가 제대로 전달되지 못하고 발사되는 문제점이 발생할 수 있다. 이러한 문제점을 해결하기 위해서, RF 통신 시스템의 제1 구성(10)과 제2 구성(20) 사이에 정합 회로(30)를 배치하여 양 단의 임피던스 차이를 조절할 수 있다. 여기서, 정합 회로는 인덕터와 커패시터의 조합으로 구성될 수 있으며, 특정 주파수에서 원하는 임피던스 값을 가지도록 형성될 수 있다.
이러한, 정합 회로(30)는 넓은 대역폭을 정합시킬 수 있으며, 커플링 방향에 따라서 1차측 인덕터(L1)와 2차측 인덕터(L2)에 유기되는 전압의 극성을 원하는 형태로 조절할 수 있다. 또한, 정합 회로(30)는 1차측과 2차측의 전압 및 전류의 비율을 조절할 수 있고, 작은 면적으로 큰 인덕턴스 값을 얻을 수 있는 장점이 있다. 1차측 인덕터(L1) 및 2차측 인덕터(L2)가 꼬여있는 방향에 의해서 자속(magnetic flux)을 생성하는 방향이 일치하거나 또는 불일치 할 수 있고, 인덕터에 전류가 입력되는 방향에 도트를 찍는 도트 규칙(Dot convention)으로 표시할 수 있다. 도 4에서는 1차측의 유기전압과 2차측이 동일한 극성으로 유기되어 포지티브(+)의 상호 인덕턴스(Mutual Inductance; M)를 가지는 것을 일 예로 도시하고 있다. 정합회로(30)에 배치된 1차측 및 2차측의 전압과 전류는 다음의 수학식 1과 같이 나타낼 수 있다.
Figure 112017118783112-pat00001
수학식 1에서, V1은 1차측의 전압을 의미하고, V2는 2차측의 전압을 의미하고, M은 상호 인덕턴스를 의미하고, L1은 1차측 인덕터의 인덕턴스를 의미하고, L2는 2차측 인덕터의 인덕턴스를 의미하고, I1은 1차측의 전류 값을 의미하고, I2는 2차측의 전류 값을 의미할 수 있다. 수학식 1에 나타낸 바와 같이, 1차측 인덕터(L1)와 2차측 인덕터(L2)는 상호 인덕턴스(M)에 의해서 서로 커플링 될 수 있다.
도 5는 본 발명의 제1 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 6은 본 발명의 제1 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 5 및 도 6을 참조하면, 본 발명의 제1 실시 예에 따른 정합 회로(300)는 1차측에 배치된 제1 인덕터(310, L1) 및 2차측에 배치된 제2 인덕터(320, L2)를 포함할 수 있다.
제1 인덕터(310)의 제1 단자(310a)와 제2 단자(310b) 사이에는 제1 전압(V1)이 형성되고, 제1 전압(V1)에 의해서 제1 인덕터(310)에 제1 전류(I1)가 흐르게 된다. 제1 인덕터(310)와 대향하도록 제2 인덕터(320)가 배치되어 제1 인덕터(310)와 제2 인덕터(320) 사이에 상호 인덕턴스(M)가 형성될 수 있다. 제2 인덕터(320)의 제1 단자(320a)와 제2 단자(320b) 사이에는 제2 전압(V2)이 형성되고, 제2 전압(V2)에 의해서 제2 인덕터(320)에 제2 전류(I2)가 흐르게 된다. 제1 인덕터(310)의 제2 단자(310b)와 제2 인덕터(320)의 제2 단자(320b)는 공통 노드(Common Node; CN)를 통해 그라운드(GND)와 접속될 수 있다.
여기서, 제1 인덕터(310)와 제2 인덕터(320)의 권선비에 따라서 2차측의 제2 전압(V2) 값 및 제2 전류(I2) 값이 달라질 수 있다. 도 5 및 도 6에서는 제1 인덕터(310)와 제2 인덕터(320)이 권선비가 1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(310)와 제2 인덕터(320)의 꼬임 방향에 의해서 상호 인덕턴스(M)의 극성이 달라질 수 있으며, 도 5 및 도 6에서는 제1 인덕터(310)와 제2 인덕터(320)이 동일한 방향으로 꼬여있어 포지티브의 상호 인덕턴스(+M)가 형성된 것을 도시하고 있다. 즉, 제1 인덕터(310)와 제2 인덕터(320)의 자속이 동일한 방향으로 형성되어 상호 인덕턴스(M) 값이 포지티브(+) 부호를 가지는 것을 도시하고 있다.
도 6에 도시된 바와 같이, 기판 상에 각각의 배선을 형성하여 제1 인덕터(310)와 제2 인덕터(320)를 구성할 수 있다. 구체적으로, 기판 상에 제1 인덕터(310)와 제2 인덕터(320)를 형성함에 있어서, 제1 인덕터(310)의 배선이 제2 인덕터(320)의 배선을 감싸도록 형성되어, 제1 인덕터(310)의 배선의 안쪽에 제2 인덕터(320)의 배선이 형성될 수 있다. 제1 인덕터(310)의 제1 단자(310a)는 입력단과 접속되고, 제1 인덕터(310)의 제2 단자(310b)는 그라운드(GND)와 접속될 수 있다.
제1 인덕터(310)의 배선의 안쪽에 제2 인덕터(320)의 배선이 형성되어 있음으로, 제1 인덕터(310)의 제1 단자(310a)와 제2 인덕터(320)의 제1 단자(320a)가 컨택되는 것을 방지하기 위해서 제2 인덕터(320)의 제1 단자(320a)는 제1 컨택부(CNT1)을 통해 제1 인덕터(310)의 배선을 회피하여 출력단과 접속될 수 있다. 그리고, 제2 인덕터(320)의 제2 단자(320b)는 제2 컨택부(CNT2)을 통해 제1 인덕터(310)의 배선을 가로질러 그라운드(GND)와 접속될 수 있다. 그러나, 이에 한정되지 않고, 제2 인덕터(320)의 배선이 제1 인덕터(310)의 배선을 감싸도록 형성되어, 제2 인덕터(320)의 배선의 안쪽에 제1 인덕터(310)의 배선이 형성될 수 있다. 이 경우, 제1 인덕터(310)의 제1 단자(310a)는 컨택을 통해 입력단과 접속되고, 제1 인덕터(310)의 제2 단자(310b)는 컨택을 통해 그라운드(GND)에 접속될 수 있다.
여기서, 제1 인덕터(310)를 형성하는 배선의 길이를 조절하여 제1 인덕턴스 값을 조절할 수 있고, 제2 인덕터(320)를 형성하는 배선의 길이를 조절하여 제2 인덕턴스 값을 조절할 수 있다. 이러한, 제1 인덕터(310)의 배선 및 제2 인덕터(320)의 배선은 반도체 제조 공정을 이용하여 형성할 수 있어, 각 배선의 길이를 세밀히 조절할 수 있다. 이를 통해, 제1 인덕턴스 값, 제2 인덕턴스 값 및 상호 인덕턴스(M)를 세밀하게 조절할 수 있다.
제1 인덕터(310) 및 제2 인덕터(320)를 형성하는 각 배선의 꼬임 방향으로 제1 전류(I1)와 제2 전류(I2)가 흐르는 방향을 조절할 수 있고, 이를 통해 상호 인덕턴스(M)의 부호를 조절할 수 있다. 도 6과 같이, 제1 인덕터(310)로 들어오는 제1 전류(I1)의 방향과 제2 인덕터(320)로 들어오는 제2 전류(I2)의 방향을 동일하게 함으로써, 제1 인덕터(310)와 제2 인덕터(320)의 자속이 동일한 방향으로 형성되어 포지티브 상호 인덕턴스(M+) 값을 가지도록 할 수 있다.
도 7은 본 발명의 제2 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 8은 본 발명의 제2 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 7 및 도 8을 참조하면, 본 발명의 제2 실시 예에 따른 정합 회로(400)는 1차측에 배치된 제1 인덕터(410, L1) 및 2차측에 배치된 제2 인덕터(420, L2)를 포함할 수 있다.
제1 인덕터(410)의 제1 단자(410a)와 제2 단자(410b) 사이에는 제1 전압(V1)이 형성되고, 제1 전압(V1)에 의해서 제1 인덕터(410)에 제1 전류(I1)가 흐르게 된다. 제1 인덕터(410)와 대향하도록 제2 인덕터(420)가 배치되어 제1 인덕터(410)와 제2 인덕터(420) 사이에 상호 인덕턴스(M)가 형성될 수 있다. 제2 인덕터(420)의 제1 단자(420a)와 제2 단자(420b) 사이에는 제2 전압(V2)이 형성되고, 제2 전압(V2)에 의해서 제2 인덕터(420)에 제2 전류(I2)가 흐르게 된다. 제1 인덕터(410)의 제2 단자(410b)와 제2 인덕터(420)의 제2 단자(420b)는 공통 노드(CN)를 통해 그라운드(GND)와 접속될 수 있다.
여기서, 제1 인덕터(410)와 제2 인덕터(420)의 권선비에 따라서 2차측의 제2 전압(V2) 값 및 제2 전류(I2) 값이 달라질 수 있다. 도 7 및 도 8에서는 제1 인덕터(410)와 제2 인덕터(420)이 권선비가 1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(410)와 제2 인덕터(420)의 꼬임 방향에 의해서 상호 인덕턴스(M)의 극성이 달라질 수 있으며, 도 7 및 도 8에서는 제1 인덕터(410)와 제2 인덕터(420)가 서로 다른 방향으로 꼬여있어 네거티브의 상호 인덕턴스(-M)가 형성된 것을 도시하고 있다. 즉, 제1 인덕터(410)의 제1 전류(I1)은 제1 방향으로 흐르고, 제2 인덕터(420)의 제2 전류(I2)는 상기 제1 방향과 다른 제2 방향으로 흘러, 제1 인덕터(410)와 제2 인덕터(420)의 자속이 서로 다른 방향으로 형성될 수 있다. 따라서, 상호 인덕턴스(M) 값이 네거티브(-) 부호를 가질 수 있다.
도 8에 도시된 바와 같이, 기판 상에 각각의 배선을 형성하여 제1 인덕터(410)와 제2 인덕터(420)를 구성할 수 있다. 구체적으로, 기판 상에 제1 인덕터(410)와 제2 인덕터(420)를 형성함에 있어서, 제1 인덕터(410)의 배선이 제2 인덕터(420)의 배선을 감싸도록 형성되어, 제1 인덕터(410)의 배선 안쪽에 제2 인덕터(420)의 배선이 형성될 수 있다. 제1 인덕터(410)의 제1 단자(410a)는 입력단과 접속되고, 제1 인덕터(410)의 제2 단자(410b)는 그라운드(GND)와 접속될 수 있다.
제1 인덕터(410)의 배선의 안쪽에 제2 인덕터(420)의 배선이 형성되어 있음으로, 제1 인덕터(410)의 제1 단자(410a)와 제2 인덕터(420)의 제1 단자(420a)가 컨택되는 것을 방지하기 위해서 제2 인덕터(420)의 제1 단자(420a)는 제1 컨택부(CNT1)을 통해 제1 인덕터(410)의 배선을 회피하여 출력단과 접속될 수 있다. 그리고, 제2 인덕터(420)의 제2 단자(420b)는 제2 컨택부(CNT2)을 통해 제1 인덕터(410)의 배선을 가로질러 그라운드(GND)와 접속될 수 있다. 그러나, 이에 한정되지 않고, 제2 인덕터(420)의 배선이 제1 인덕터(410)의 배선을 감싸도록 형성되어, 제2 인덕터(420)의 배선의 안쪽에 제1 인덕터(410)의 배선이 형성될 수 있다. 이 경우, 제1 인덕터(410)의 제1 단자(410a)는 컨택을 통해 입력단과 접속되고, 제1 인덕터(410)의 제2 단자(410b)는 컨택을 통해 그라운드(GND)에 접속될 수 있다.
여기서, 제1 인덕터(410)를 형성하는 배선의 길이를 조절하여 제1 인덕턴스 값을 조절할 수 있고, 제2 인덕터(410)를 형성하는 배선의 길이를 조절하여 제2 인덕턴스 값을 조절할 수 있다. 이러한, 제1 인덕터(410)의 배선 및 제2 인덕터(420)의 배선은 반도체 제조 공정을 이용하여 형성할 수 있어, 각 배선의 길이를 세밀히 조절할 수 있다. 이를 통해, 제1 인덕턴스 값, 제2 인덕턴스 값 및 상호 인덕턴스(M)를 세밀하게 조절할 수 있다.
제1 인덕터(410) 및 제2 인덕터(420)를 형성하는 각 배선의 꼬임 방향으로 제1 전류(I1)와 제2 전류(I2)가 흐르는 방향을 조절할 수 있고, 이를 통해 상호 인덕턴스(M)의 부호를 조절할 수 있다. 도 8과 같이, 제1 인덕터(410)로 들어오는 제1 전류(I1)의 방향과 제2 인덕터(420)로 들어오는 제2 전류(I2)의 방향을 서로 다르게 함으로써, 제1 인덕터(410)와 제2 인덕터(420)의 자속이 서로 다른 방향으로 형성되어 네거티브 상호 인덕턴스(-M) 값을 가지도록 할 수 있다.
도 9는 본 발명의 제3 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 10은 본 발명의 제3 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 9 및 도 10을 참조하면, 본 발명의 제3 실시 예에 따른 정합 회로(500)는 1차측에 배치된 제1 인덕터(510, L1), 2차측에 배치된 제2 인덕터(520, L2) 및 임피던스 소자(impedance component)(530, Zm)을 포함할 수 있다.
임피던스 소자(530)는 인덕터(L)나 커패시터(C)를 이용하여 상호 인덕턴스(M)에 대해서 인덕턴스를 더하거나 빼는 관계를 형성 할 수 있다. 또한, 임피던스 소자(530)는 인덕터(L)나 커패시터(C)의 조합에 의해 형성되는 것에 한정되지 않고, 버랙터(varactor)와 같이 인덕턴스 값을 가변할 수 있는 소자가 적용될 수도 있다. 임피던스 소자(530)는 제1 인덕터(510) 및 제2 인덕터(520)와 접속될 수 있다. 임피던스 소자(530)의 제1 단자는 공통 노드(CN)에 접속되고, 임피던스 소자(530)의 제2 단자는 그라운드(GND)에 접속될 수 있다.
제1 인덕터(510)의 제1 단자(510a)와 제2 단자(510b) 사이에는 제1 전압(V1)이 형성되고, 제1 전압(V1)에 의해서 제1 인덕터(510)에 제1 전류(I1)가 흐르게 된다. 제1 인덕터(510)와 대향하도록 제2 인덕터(520)가 배치되어 제1 인덕터(510)와 제2 인덕터(520) 사이에 상호 인덕턴스(M)가 형성될 수 있다. 제2 인덕터(520)의 제1 단자(520a)와 제2 단자(520b) 사이에는 제2 전압(V2)이 형성되고, 제2 전압(V2)에 의해서 제2 인덕터(520)에 제2 전류(I2)가 흐르게 된다. 제1 인덕터(510)의 제2 단자(510b)와 제2 인덕터(520)의 제2 단자(520b)는 공통 노드(CN)를 통해 임피던스 소자(530)와 접속될 수 있다. 임피던스 소자(530)의 제1 단자는 제1 인덕터(510)의 제2 단자(510b) 및 제2 인덕터(520)의 제2 단자(520b)와 접속되고, 임피던스 소자(530)의 제2 단자는 그라운드(GND)와 접속될 수 있다.
도 9 및 도 10에서는 제1 인덕터(510)와 제2 인덕터(520)이 권선비가 1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(510)와 제2 인덕터(520)가 서로 다른 방향으로 꼬여있어 네거티브의 상호 인덕턴스(-M)가 형성된 것을 도시하고 있다. 즉, 제1 인덕터(510)의 제1 전류(I1)은 제1 방향으로 흐르고, 제2 인덕터(520)의 제2 전류(I2)는 상기 제1 방향과 다른 제2 방향으로 흘러, 제1 인덕터(510)와 제2 인덕터(520)의 자속이 서로 다른 방향으로 형성될 수 있다. 따라서, 상호 인덕턴스(M) 값이 네거티브(-) 부호를 가질 수 있다.
도 10에 도시된 바와 같이, 제1 인덕터(510)의 배선이 제2 인덕터(520)의 배선을 감싸도록 형성되어, 제1 인덕터(510)의 배선 안쪽에 제2 인덕터(520)의 배선이 형성될 수 있다. 제1 인덕터(510)의 제1 단자(510a)는 입력단과 접속되고, 제1 인덕터(510)의 제2 단자(510b)는 공통 노드(CN)를 통해 임피던스 소자(530)와 접속될 수 있다. 그리고, 제2 인덕터(520)의 제1 단자(520a)는 출력단과 접속되고, 제2 인덕터(520)의 제2 단자(520b)는 공통 노드(CN)를 통해 임피던스 소자(530)와 접속될 수 있다. 제1 인덕터(510)의 배선의 안쪽에 제2 인덕터(520)의 배선이 형성되어 있음으로, 제1 인덕터(510)의 제1 단자(510a)와 제2 인덕터(520)의 제1 단자(520a)가 컨택되는 것을 방지하기 위해서 제2 인덕터(520)의 제1 단자(520a)는 제1 컨택부(CNT1)을 통해 제1 인덕터(510)의 배선 및 공통 노드(CN)의 배선을 회피하여 출력단과 접속될 수 있다.
도 10과 같이, 제1 인덕터(510)로 들어오는 제1 전류(I1)의 방향과 제2 인덕터(520)로 들어오는 제2 전류(I2)의 방향을 서로 다르게 함으로써, 제1 인덕터(510)와 제2 인덕터(520)의 자속이 서로 다른 방향으로 형성되어 네거티브 상호 인덕턴스(-M) 값을 가지도록 할 수 있다.
도 11은 본 발명의 제4 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 12는 본 발명의 제4 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 11 및 도 12를 참조하면, 본 발명의 제4 실시 예에 따른 정합 회로(600)는 1차측에 배치된 제1 인덕터(610, L1), 2차측에 배치된 제2 인덕터(620, L2) 및 임피던스 소자(630, Zm)을 포함할 수 있다.
제1 인덕터(610)의 제1 단자(610a)와 제2 단자(610b) 사이에는 제1 전압(V1)이 형성되고, 제1 전압(V1)에 의해서 제1 인덕터(610)에 제1 전류(I1)가 흐르게 된다. 제1 인덕터(610)와 대향하도록 제2 인덕터(620)가 배치되어 제1 인덕터(610)와 제2 인덕터(620) 사이에 상호 인덕턴스(M)가 형성될 수 있다. 제2 인덕터(620)의 제1 단자(620a)와 제2 단자(620b) 사이에는 제2 전압(V2)이 형성되고, 제2 전압(V2)에 의해서 제2 인덕터(620)에 제2 전류(I2)가 흐르게 된다. 제1 인덕터(610)의 제2 단자(610b)와 제2 인덕터(620)의 제2 단자(620b)는 공통 노드(CN)를 통해 임피던스 소자(630)와 접속될 수 있다.
임피던스 소자(630)는 제1 인덕터(610) 및 제2 인덕터(620)와 접속될 수 있다. 임피던스 소자(630)의 제1 단자는 제1 인덕터(610)의 제2 단자(610b) 및 제2 인덕터(620)의 제2 단자(620b)와 접속되고, 임피던스 소자(630)의 제2 단자는 그라운드(GND)와 접속될 수 있다. 즉, 제1 인덕터(610)의 제2 단자(610b)와 제2 인덕터(620)의 제2 단자(620b)가 공통 노드(CN)를 통해 엣지 커플드(edge coupled) 형태로 연결되어 변압기를 형성할 수 있다.
도 11 및 도 12에서는 제1 인덕터(610)와 제2 인덕터(620)이 권선비가 1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(610)와 제2 인덕터(620)가 동일한 방향으로 꼬여있어 포지티브의 상호 인덕턴스(+M)가 형성된 것을 도시하고 있다. 즉, 제1 인덕터(610)의 제1 전류(I1)와 제2 인덕터(620)의 제2 전류(I2)가 동일 방향으로 흘러, 제1 인덕터(610)와 제2 인덕터(620)의 자속이 동일 방향으로 형성될 수 있다. 따라서, 상호 인덕턴스(M) 값이 포지티브(+) 부호를 가질 수 있다.
도 12에 도시된 바와 같이, 제1 인덕터(610)의 배선이 제2 인덕터(620)의 배선을 감싸도록 형성되어, 제1 인덕터(610)의 배선 안쪽에 제2 인덕터(620)의 배선이 형성될 수 있다. 제1 인덕터(610)의 배선의 안쪽에 제2 인덕터(620)의 배선이 형성되어 있음으로, 제1 인덕터(610)의 제1 단자(610a)와 제2 인덕터(620)의 제1 단자(620a)가 컨택되는 것을 방지하기 위해서 제2 인덕터(620)의 제1 단자(620a)는 제1 컨택부(CNT1)을 통해 제1 인덕터(610)의 배선을 회피하여 출력단과 접속될 수 있다.
도 12와 같이, 제1 인덕터(610)로 들어오는 제1 전류(I1)의 방향과 제2 인덕터(620)로 들어오는 제2 전류(I2)의 방향을 동일하게 함으로써, 제1 인덕터(610)와 제2 인덕터(620)의 자속이 동일 방향으로 형성되어 포지티브 상호 인덕턴스(+M) 값을 가지도록 할 수 있다.
도 13은 본 발명의 제5 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 14는 본 발명의 제5 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 13 및 도 14를 참조하면, 본 발명의 제5 실시 예에 따른 정합 회로(700)는 1차측에 배치된 제1 인덕터(710, L1), 2차측에 배치된 제2 인덕터(720, L2) 및 공통 노드(CN)에 접속된 커패시터(730, Cm)를 포함할 수 있다. 도 13 및 도 14에서는 임피던스 소자로서 커패시터(730, Cm)가 적용된 것을 일 예로 도시하고 있다.
제1 인덕터(710)의 제1 단자(710a)와 제2 단자(710b) 사이에는 제1 전압(V1)이 형성되고, 제1 전압(V1)에 의해서 제1 인덕터(710)에 제1 전류(I1)가 흐르게 된다. 제1 인덕터(710)와 대향하도록 제2 인덕터(720)가 배치되어 제1 인덕터(710)와 제2 인덕터(720) 사이에 상호 인덕턴스(M)가 형성될 수 있다. 제2 인덕터(720)의 제1 단자(720a)와 제2 단자(720b) 사이에는 제2 전압(V2)이 형성되고, 제2 전압(V2)에 의해서 제2 인덕터(720)에 제2 전류(I2)가 흐르게 된다. 제1 인덕터(710)의 제2 단자(710b)와 제2 인덕터(720)의 제2 단자(720b)는 공통 노드(CN)를 통해 커패시터(730)와 접속될 수 있다.
커패시터(730)의 제1 단자는 제1 인덕터(710)의 제2 단자(710b) 및 제2 인덕터(720)의 제2 단자(720b)와 접속되고, 커패시터(730)의 제2 단자는 그라운드(GND)와 접속될 수 있다. 즉, 제1 인덕터(710)의 제2 단자(710b)와 제2 인덕터(720)의 제2 단자(720b)가 공통 노드(CN)를 통해 엣지 커플드(edge coupled) 형태로 연결되어 변압기를 형성할 수 있다.
도 13 및 도 14에서는 제1 인덕터(710)와 제2 인덕터(720)이 권선비가 1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(710)와 제2 인덕터(720)가 서로 다른 방향으로 꼬여있어 네거티브의 상호 인덕턴스(-M)가 형성된 것을 도시하고 있다. 즉, 제1 인덕터(710)의 제1 전류(I1)은 제1 방향으로 흐르고, 제2 인덕터(720)의 제2 전류(I2)는 상기 제1 방향과 다른 제2 방향으로 흘러, 제1 인덕터(710)와 제2 인덕터(720)의 자속이 서로 다른 방향으로 형성될 수 있다. 따라서, 상호 인덕턴스(M) 값이 네거티브(-) 부호를 가질 수 있다.
도 14에 도시된 바와 같이, 제1 인덕터(710)의 제1 단자(710a)는 입력단과 접속되고, 제1 인덕터(710)의 제2 단자(710b)는 공통 노드(CN)를 통해 커패시터(730, Cm)과 접속될 수 있다. 그리고, 제2 인덕터(720)의 제1 단자(720a)는 출력단과 접속되고, 제2 인덕터(720)의 제2 단자(720b)는 공통 노드(CN)를 통해 커패시터(730)와 접속될 수 있다. 제1 인덕터(710)의 배선이 제2 인덕터(720)의 배선을 감싸도록 형성되어, 제1 인덕터(710)의 배선 안쪽에 제2 인덕터(720)의 배선이 형성될 수 있다. 제1 인덕터(710)의 제1 단자(710a)와 제2 인덕터(720)의 제1 단자(720a)가 컨택되는 것을 방지하기 위해서 제2 인덕터(720)의 제1 단자(720a)는 제1 컨택부(CNT1)을 통해 제1 인덕터(710)의 배선 및 공통 노드(CN)의 배선을 회피하여 출력단과 접속될 수 있다.
도 14와 같이, 제1 인덕터(710)로 들어오는 제1 전류(I1)의 방향과 제2 인덕터(720)로 들어오는 제2 전류(I2)의 방향을 서로 다르게 함으로써, 제1 인덕터(710)와 제2 인덕터(720)의 자속이 서로 다른 방향으로 형성되어 네거티브 상호 인덕턴스(-M) 값을 가지도록 할 수 있다. 여기서, 커패시터(730)의 임피던스는 -j(1/ωCm)의 값을 가질 수 있으며, 상호 인덕턴스(M) 값에서 커패시터(730)의 임피던스 값이 차감되는 관계를 가질 수 있다. 이와 같이, 변압기를 인버팅(inverting)으로 구성하면 상호 인덕턴스(M)를 부스팅(boosting)시킬 수 있다.
도 15는 본 발명의 제6 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 16은 본 발명의 제6 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 15 및 도 16을 참조하면, 본 발명의 제6 실시 예에 따른 정합 회로(800)는 1차측에 배치된 제1 인덕터(610, L1), 2차측에 배치된 제2 인덕터(620, L2) 및 커패시터(830, Cm)를 포함할 수 있다. 도 15 및 도 16에서는 임피던스 소자로서 커패시터(830, Cm)가 적용된 것을 일 예로 도시하고 있다.
제1 인덕터(810)의 제1 단자(810a)와 제2 단자(810b) 사이에는 제1 전압(V1)이 형성되고, 제1 전압(V1)에 의해서 제1 인덕터(810)에 제1 전류(I1)가 흐르게 된다. 제1 인덕터(810)와 대향하도록 제2 인덕터(820)가 배치되어 제1 인덕터(810)와 제2 인덕터(820) 사이에 상호 인덕턴스(M)가 형성될 수 있다. 제2 인덕터(820)의 제1 단자(820a)와 제2 단자(820b) 사이에는 제2 전압(V2)이 형성되고, 제2 전압(V2)에 의해서 제2 인덕터(820)에 제2 전류(I2)가 흐르게 된다. 제1 인덕터(810)의 제2 단자(810b)와 제2 인덕터(820)의 제2 단자(820b)는 공통 노드(CN)를 통해 커패시터(830)와 접속될 수 있다. 커패시터(830)의 제1 단자는 제1 인덕터(810)의 제2 단자(810b) 및 제2 인덕터(820)의 제2 단자(820b)와 접속되고, 커패시터(830)의 제2 단자는 그라운드(GND)와 접속될 수 있다. 즉, 제1 인덕터(810)의 제2 단자(810b)와 제2 인덕터(820)의 제2 단자(820b)가 공통 노드(CN)를 통해 엣지 커플드(edge coupled) 형태로 연결되어 변압기를 형성할 수 있다.
도 15 및 도 16에서는 제1 인덕터(810)와 제2 인덕터(820)이 권선비가 1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(810)와 제2 인덕터(820)가 동일한 방향으로 꼬여있어 포지티브의 상호 인덕턴스(+M)가 형성된 것을 도시하고 있다. 즉, 제1 인덕터(810)의 제1 전류(I1)와 제2 인덕터(820)의 제2 전류(I2)가 동일 방향으로 흘러, 제1 인덕터(810)와 제2 인덕터(820)의 자속이 동일 방향으로 형성될 수 있다. 따라서, 상호 인덕턴스(M) 값이 포지티브(+) 부호를 가질 수 있다.
도 16에 도시된 바와 같이, 제1 인덕터(810)의 제1 단자(810a)는 입력단과 접속되고, 제1 인덕터(810)의 제2 단자(810b)는 공통 노드(CN)를 통해 커패시터(830, Cm)와 접속될 수 있다. 그리고, 제2 인덕터(820)의 제1 단자(820a)는 출력단과 접속되고, 제2 인덕터(820)의 제2 단자(820b)는 공통 노드(CN)를 통해 커패시터(830)와 접속될 수 있다. 제1 인덕터(810)의 배선이 제2 인덕터(820)의 배선을 감싸도록 형성되어, 제1 인덕터(810)의 배선 안쪽에 제2 인덕터(820)의 배선이 형성될 수 있다. 제1 인덕터(810)의 배선의 안쪽에 제2 인덕터(820)의 배선이 형성되어 있음으로, 제1 인덕터(810)의 제1 단자(810a)와 제2 인덕터(820)의 제1 단자(820a)가 컨택되는 것을 방지하기 위해서 제2 인덕터(820)의 제1 단자(820a)는 제1 컨택부(CNT1)을 통해 제1 인덕터(810)의 배선을 회피하여 출력단과 접속될 수 있다.
도 16과 같이, 제1 인덕터(810)로 들어오는 제1 전류(I1)의 방향과 제2 인덕터(820)로 들어오는 제2 전류(I2)의 방향을 동일하게 함으로써, 제1 인덕터(810)와 제2 인덕터(820)의 자속이 동일 방향으로 형성되어 포지티브 상호 인덕턴스(+M) 값을 가지도록 할 수 있다.
여기서, 커패시터(830)의 임피던스는 -j(1/ωCm)의 값을 가질 수 있으며, 상호 인덕턴스(M) 값에서 커패시터(830)의 임피던스 값이 차감되는 관계를 가질 수 있다. 이와 같이, 변압기를 넌-인버팅(non-inverting)으로 구성하면 포지티브(+)의 상호 인덕턴스(M)에서 커패시터(830)의 임피던스가 차감되어 상호 인덕턴스(M)를 감소시킬 수 있다.
도 17은 본 발명의 제7 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 18은 본 발명의 제7 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 17 및 도 18을 참조하면, 본 발명의 제7 실시 예에 따른 정합 회로(900)는 1차측에 배치된 제1 인덕터(910, L1), 2차측에 배치된 제2 인덕터(920, L2) 및 공통 노드(CN)에 접속된 제3 인덕터(930, Lm)을 포함할 수 있다. 도 17 및 도 18에서는 임피던스 소자로서 제3 인덕터(930)가 적용된 것을 일 예로 도시하고 있다.
제1 인덕터(910)의 제1 단자(910a)와 제2 단자(910b) 사이에는 제1 전압(V1)이 형성되고, 제1 전압(V1)에 의해서 제1 인덕터(910)에 제1 전류(I1)가 흐르게 된다. 제1 인덕터(910)와 대향하도록 제2 인덕터(920)가 배치되어 제1 인덕터(910)와 제2 인덕터(920) 사이에 상호 인덕턴스(M)가 형성될 수 있다. 제2 인덕터(920)의 제1 단자(920a)와 제2 단자(920b) 사이에는 제2 전압(V2)이 형성되고, 제2 전압(V2)에 의해서 제2 인덕터(920)에 제2 전류(I2)가 흐르게 된다. 제1 인덕터(910)의 제2 단자(910b)와 제2 인덕터(920)의 제2 단자(920b)는 공통 노드(CN)를 통해 제3 인덕터(930, Lm)와 접속될 수 있다. 제3 인덕터(930)의 제1 단자는 제1 인덕터(910)의 제2 단자(910b) 및 제2 인덕터(920)의 제2 단자(920b)와 접속되고, 제3 인덕터(930)의 제2 단자는 그라운드(GND)와 접속될 수 있다. 즉, 제1 인덕터(910)의 제2 단자(910b)와 제2 인덕터(920)의 제2 단자(920b)가 공통 노드(CN)를 통해 엣지 커플드(edge coupled) 형태로 연결되어 변압기를 형성할 수 있다.
도 17 및 도 18에서는 제1 인덕터(910)와 제2 인덕터(920)이 권선비가 1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(910)와 제2 인덕터(920)가 동일한 방향으로 꼬여있어 포지티브의 상호 인덕턴스(+M)가 형성된 것을 도시하고 있다. 즉, 제1 인덕터(910)의 제1 전류(I1)와 제2 인덕터(920)의 제2 전류(I2)가 동일 방향으로 흘러, 제1 인덕터(910)와 제2 인덕터(920)의 자속이 동일 방향으로 형성될 수 있다. 따라서, 상호 인덕턴스(M) 값이 포지티브(+) 부호를 가질 수 있다.
도 18에 도시된 바와 같이, 제1 인덕터(910)의 제1 단자(910a)는 입력단과 접속되고, 제1 인덕터(910)의 제2 단자(910b)는 공통 노드(CN)를 통해 제3 인덕터(930, Lm)와 접속될 수 있다. 그리고, 제2 인덕터(920)의 제1 단자(920a)는 출력단과 접속되고, 제2 인덕터(920)의 제2 단자(920b)는 공통 노드(CN)를 통해 제3 인덕터(930)와 접속될 수 있다.
제1 인덕터(910)의 배선의 안쪽에 제2 인덕터(920)의 배선이 형성되어 있음으로, 공통 노드(CN)를 제외한 다른 곳에서 제1 인덕터(910), 제2 인덕터(920) 및 제3 인덕터(930)의 배선들이 컨택되는 것을 방지해야 한다. 이를 위해서, 제1 인덕터(910)의 배선은 제1 컨택(CNT1)을 통해 다른 배선들을 회피하여 공통 노드(CN)에 접속될 수 있다. 그리고, 제2 인덕터(920)의 배선은 제2 컨택(CNT2)를 통해 다른 배선들을 회피하여 공통 노드(CN)에 접속될 수 있다. 제1 인덕터(910)의 배선 및 제2 인덕터(920)의 배선 일측에 제3 인덕터(930)의 배선이 형성되고, 공통 노드(CN)의 배선과 제3 인덕터(930)의 배선이 접속될 수 있다. 제3 인덕터(930)의 형성에 따른 회로 면적을 줄이기 위해서 일직선으로 제3 인덕터(930)의 배선을 형성하지 않고, 꼬인 형태로 제3 인덕터(930)의 배선을 형성할 수 있다. 따라서, 제3 인덕터(930)의 배선의 쇼트를 방지하기 위해서 제3 컨택(CNT3)를 통해 제3 인덕터(930)의 배선을 그라운드(GND)와 접속시킬 수 있다.
이와 같이, 반도체 제조 공정을 이용하여 기판 상에 제1 인덕터(910), 제2 인덕터(920) 및 제3 인덕터(930)를 형성함으로써 정합 회로의 형성을 위한 면적을 줄일 수 있고, 제1 인덕터(910), 제2 인덕터(920) 및 제3 인덕터(930) 각각의 인덕턴스 값과, 상호 인덕턴스(M)를 세밀하게 조절할 수 있다.
도 18과 같이, 제1 인덕터(910)로 들어오는 제1 전류(I1)의 방향과 제2 인덕터(920)로 들어오는 제2 전류(I2)의 방향을 동일하게 함으로써, 제1 인덕터(910)와 제2 인덕터(920)의 자속이 동일 방향으로 형성되어 포지티브 상호 인덕턴스(+M) 값을 가지도록 할 수 있다. 이때, 제3 인덕터(930)의 임피던스는 jωLm의 값을 가질 수 있으며, 상호 인덕턴스(+M)에 제3 인덕터(930)의 임피던스가 합해져 상호 인덕턴스(+M)를 부스팅시킬 수 있다.
도 19는 본 발명의 제8 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 20은 본 발명의 제8 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 19 및 도 20을 참조하면, 본 발명의 제8 실시 예에 따른 정합 회로(1000)는 1차측에 배치된 제1 인덕터(1010, L1), 2차측에 배치된 제2 인덕터(1020, L2) 및 공통 노드(CN)에 접속된 제3 인덕터(1030, Lm)을 포함할 수 있다. 도 19 및 도 20에서는 임피던스 소자로서 제3 인덕터(1030)가 적용된 것을 일 예로 도시하고 있다.
제1 인덕터(1010)의 제1 단자(1010a)와 제2 단자(1010b) 사이에는 제1 전압(V1)이 형성되고, 제1 전압(V1)에 의해서 제1 인덕터(910)에 제1 전류(I1)가 흐르게 된다. 제1 인덕터(1010)와 대향하도록 제2 인덕터(1020)가 배치되어 제1 인덕터(1010)와 제2 인덕터(1020) 사이에 상호 인덕턴스(M)가 형성될 수 있다. 제2 인덕터(1020)의 제1 단자(1020a)와 제2 단자(1020b) 사이에는 제2 전압(V2)이 형성되고, 제2 전압(V2)에 의해서 제2 인덕터(1020)에 제2 전류(I2)가 흐르게 된다. 제1 인덕터(1010)의 제2 단자(1010b)와 제2 인덕터(1020)의 제2 단자(1020b)는 공통 노드(CN)를 통해 제3 인덕터(1030, Lm)와 접속될 수 있다. 제3 인덕터(1030)의 제1 단자는 제1 인덕터(1010)의 제2 단자(1010b) 및 제2 인덕터(1020)의 제2 단자(1020b)와 접속되고, 제3 인덕터(1030)의 제2 단자는 그라운드(GND)와 접속될 수 있다. 즉, 제1 인덕터(1010)의 제2 단자(1010b)와 제2 인덕터(1020)의 제2 단자(1020b)가 공통 노드(CN)를 통해 엣지 커플드(edge coupled) 형태로 연결되어 변압기를 형성할 수 있다.
도 19 및 도 20에서는 제1 인덕터(1010)와 제2 인덕터(1020)이 권선비가 1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(1010)와 제2 인덕터(1020)가 서로 다른 방향으로 꼬여있어 네거티브의 상호 인덕턴스(-M)가 형성된 것을 도시하고 있다. 즉, 제1 인덕터(1010)의 제1 전류(I1)와 제2 인덕터(1020)의 제2 전류(I2)가 서로 다른 방향으로 흘러, 제1 인덕터(1010)와 제2 인덕터(1020)의 자속이 서로 다른 방향으로 형성될 수 있다. 따라서, 상호 인덕턴스(M) 값이 네거티브(-) 부호를 가질 수 있다.
도 20에 도시된 바와 같이, 제1 인덕터(1010)의 제1 단자(1010a)는 입력단과 접속되고, 제1 인덕터(1010)의 제2 단자(1010b)는 공통 노드(CN)를 통해 제3 인덕터(1030, Lm)와 접속될 수 있다. 그리고, 제2 인덕터(1020)의 제1 단자(1020a)는 출력단과 접속되고, 제2 인덕터(1020)의 제2 단자(1020b)는 공통 노드(CN)를 통해 제3 인덕터(1030)와 접속될 수 있다.
제1 인덕터(1010)의 배선의 안쪽에 제2 인덕터(1020)의 배선이 형성되어 있음으로, 공통 노드(CN)를 제외한 다른 곳에서 제1 인덕터(1010), 제2 인덕터(1020) 및 제3 인덕터(1030)의 배선들이 컨택되는 것을 방지해야 한다. 이를 위해서, 제1 인덕터(1010)의 배선은 제1 컨택(CNT1)을 통해 다른 배선들을 회피하여 공통 노드(CN)에 접속될 수 있다. 그리고, 제2 인덕터(1020)의 배선은 제2 컨택(CNT2)를 통해 다른 배선들을 회피하여 공통 노드(CN)에 접속될 수 있다. 제1 인덕터(1010) 및 제2 인덕터(1020)의 일측에 제3 인덕터(1030)의 배선이 형성되고, 공통 노드(CN)의 배선과 제3 인덕터(1030)의 배선이 접속될 수 있다. 제3 인덕터(1030)의 형성에 따른 회로 면적을 줄이기 위해서 일직선으로 제3 인덕터(1030)의 배선을 형성하지 않고, 꼬인 형태로 제3 인덕터(1030)의 배선을 형성할 수 있다. 따라서, 제3 인덕터(1030)의 배선의 쇼트를 방지하기 위해서 제3 컨택(CNT3)를 통해 제3 인덕터(1030)의 배선을 그라운드(GND)와 접속시킬 수 있다.
이와 같이, 반도체 제조 공정을 이용하여 기판 상에 제1 인덕터(1010), 제2 인덕터(1020) 및 제3 인덕터(1030)을 형성함으로써 정합 회로의 형성을 위한 면적을 줄일 수 있고, 제1 인덕터(1010), 제2 인덕터(1020) 및 제3 인덕터(1030) 각각의 인덕턴스 값과, 상호 인덕턴스(M)를 세밀하게 조절할 수 있다.
도 20과 같이, 제1 인덕터(1010)로 들어오는 제1 전류(I1)의 방향과 제2 인덕터(1020)로 들어오는 제2 전류(I2)의 방향을 서로 다르게 함으로써, 제1 인덕터(1010)와 제2 인덕터(1020)의 자속이 서로 다른 방향으로 형성되어 네거티브(-)의 상호 인덕턴스(-M) 값을 가지도록 할 수 있다. 이때, 제3 인덕터(1030)의 임피던스는 jωLm의 값을 가질 수 있으며, 네거티브(-)의 상호 인덕턴스(-M)에서 제3 인덕터(1030)의 임피던스가 차감되어 상호 인덕턴스(-M)를 감소시킬 수 있다.
도 21은 본 발명의 제9 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 22는 본 발명의 제9 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 21 및 도 22를 참조하면, 본 발명의 제9 실시 예에 따른 정합 회로(1100)는 1차측에 배치된 제1 인덕터(1110), 2차측에 배치된 제2 인덕터(1120) 및 공통 노드(CN)에 접속된 커패시터(1130, Cm)를 포함할 수 있다. 도 21 및 도 22에서는 임피던스 소자로서 커패시터(1130, Cm)가 적용된 것을 일 예로 도시하고 있으며, 정합 회로(1100)의 출력이 고주파 증폭기(1140)기로 입력될 수 있다. 고주파 증폭기(1140)는 트랜지스터(M1), 인덕터(L1) 및 커패시터(C1)로 구성될 수 있으며, 트랜지스터(M1)가 공통 소스(common source) 형태로 구성되어 정합 회로(1100)의 출력이 트랜지스터(M1)의 게이트(G)로 입력될 수 있다.
제1 인덕터(1110)의 제2 단자(1110b)와 제2 인덕터(1120)의 제2 단자(1120b)는 공통 노드(CN)를 통해 커패시터(1130)와 접속될 수 있다. 커패시터(1130)의 제1 단자는 제1 인덕터(1110)의 제2 단자(1110b) 및 제2 인덕터(1120)의 제2 단자(1120b)와 연결되고, 커패시터(1130)의 제2 단자는 그라운드(GND)와 접속될 수 있다. 즉, 제1 인덕터(1110)의 제2 단자(1110b)와 제2 인덕터(1120)의 제2 단자(1120b)가 공통 노드(CN)를 통해 엣지 커플드(edge coupled) 형태로 연결되어 변압기를 형성할 수 있다.
도 21 및 도 22에서는 제1 인덕터(1110)와 제2 인덕터(1120)이 권선비가 1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(1110)와 제2 인덕터(1120)가 서로 다른 방향으로 꼬여있어 네거티브의 상호 인덕턴스(-M)가 형성된 것을 도시하고 있다. 즉, 제1 인덕터(1110)의 제1 전류(I1)은 제1 방향으로 흐르고, 제2 인덕터(1120)의 제2 전류(I2)는 상기 제1 방향과 다른 제2 방향으로 흘러, 제1 인덕터(1110)와 제2 인덕터(1120)의 자속이 서로 다른 방향으로 형성될 수 있다. 따라서, 상호 인덕턴스(M) 값이 네거티브(-) 부호를 가질 수 있다.
도 22에 도시된 바와 같이, 제1 인덕터(1110)의 제1 단자(1110a)는 입력단과 접속되고, 제1 인덕터(1110)의 제2 단자(1110b)는 공통 노드(CN)를 통해 커패시터(1130, Cm)과 접속될 수 있다. 그리고, 제2 인덕터(1120)의 제1 단자(1120a)는 고주파 증폭기(1140)에 배치된 트랜지스터(M1)의 게이트(G)와 접속되고, 제2 인덕터(1120)의 제2 단자(1120b)는 공통 노드(CN)를 통해 커패시터(1130)와 접속될 수 있다. 제1 인덕터(1110)의 배선이 제2 인덕터(1120)의 배선을 감싸도록 형성되어, 제1 인덕터(1110)의 배선 안쪽에 제2 인덕터(1120)의 배선이 형성될 수 있다.
공통 노드(CN)를 제외한 영역에서 제1 인덕터(1110)와 제2 인덕터(1120)가 컨택되는 것을 방지하기 위해서, 제2 인덕터(1120)의 제1 단자(1120a)는 제1 컨택부(CNT1)을 통해 제1 인덕터(1110)의 배선 및 공통 노드(CN)의 배선을 회피하여 출력단과 접속될 수 있다.
도 22와 같이, 제1 인덕터(1110)로 들어오는 제1 전류(I1)의 방향과 제2 인덕터(1120)로 들어오는 제2 전류(I2)의 방향을 서로 다르게 함으로써, 제1 인덕터(1110)와 제2 인덕터(1120)의 자속이 서로 다른 방향으로 형성되어 네거티브 상호 인덕턴스(-M) 값을 가지도록 할 수 있다. 여기서, 커패시터(1130)의 임피던스는 -j(1/ωCm)의 값을 가질 수 있으며, 상호 인덕턴스(M) 값에서 커패시터(1130)의 임피던스 값이 차감되는 관계를 가질 수 있다. 이와 같이, 변압기를 인버팅(inverting)으로 구성하면 상호 인덕턴스(M)를 부스팅(boosting)시킬 수 있다.
도 23은 본 발명의 제10 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 24는 본 발명의 제10 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 23 및 도 24를 참조하면, 본 발명의 제9 실시 예에 따른 정합 회로(1100)는 1차측에 배치된 제1 인덕터(1210), 2차측에 배치된 제2 인덕터(1220) 및 공통 노드(CN)에 접속된 제3 인덕터(1230, Lm)을 포함할 수 있다. 도 23 및 도 24에서는 임피던스 소자로서 제3 인덕터(1230)가 적용된 것을 일 예로 도시하고 있으며, 정합 회로(1200)의 출력이 고주파 증폭기(1240)기로 입력될 수 있다. 고주파 증폭기(1240)는 트랜지스터(M1), 인덕터(L1) 및 커패시터(C1)로 구성될 수 있으며, 트랜지스터(M1)가 공통 게이트(common gate) 형태로 구성되어 정합 회로(1200)의 출력이 트랜지스터(M1)의 소스(S)로 입력될 수 있다.
제1 인덕터(1210)의 제2 단자(1210b)와 제2 인덕터(1220)의 제2 단자(1220b)는 공통 노드(CN)를 통해 제3 인덕터(1230)와 접속될 수 있다. 제3 인덕터(1230)의 제1 단자는 제1 인덕터(1210)의 제2 단자(1210b) 및 제2 인덕터(1220)의 제2 단자(1220b)와 접속되고, 제3 인덕터(1230)의 제2 단자는 그라운드(GND)와 접속될 수 있다. 즉, 제1 인덕터(1210)의 제2 단자(1210b)와 제2 인덕터(1220)의 제2 단자(1220b)가 공통 노드(CN)를 통해 엣지 커플드(edge coupled) 형태로 연결되어 변압기를 형성할 수 있다.
도 23 및 도 24에서는 제1 인덕터(1210)와 제2 인덕터(1220)이 권선비가 1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(1210)와 제2 인덕터(1220)가 동일한 방향으로 꼬여있어 포지티브의 상호 인덕턴스(+M)가 형성된 것을 도시하고 있다. 즉, 제1 인덕터(1210)의 제1 전류(I1) 및 제2 인덕터(1220)의 제2 전류(I2)가 동일한 방향으로 흘러, 제1 인덕터(1210)와 제2 인덕터(1220)의 자속이 동일한 방향으로 형성될 수 있다. 따라서, 상호 인덕턴스(M) 값이 포지티브(+) 부호를 가질 수 있다.
도 24에 도시된 바와 같이, 제1 인덕터(1210)의 제1 단자(1210a)는 입력단과 접속되고, 제1 인덕터(1210)의 제2 단자(1210b)는 공통 노드(CN)를 통해 제3 인덕터(1230)와 접속될 수 있다. 그리고, 제2 인덕터(1220)의 제1 단자(1220a)는 고주파 증폭기(1240)에 배치된 트랜지스터(M1)의 소스(S)와 접속되고, 제2 인덕터(1220)의 제2 단자(1220b)는 공통 노드(CN)를 통해 제3 인덕터(1230)와 접속될 수 있다. 제1 인덕터(1210)의 배선이 제2 인덕터(1220)의 배선을 감싸도록 형성되어, 제1 인덕터(1210)의 배선 안쪽에 제2 인덕터(1220)의 배선이 형성될 수 있다.
공통 노드(CN)를 제외한 영역에서 제1 인덕터(1210), 제2 인덕터(1220) 및 제3 인덕터(1230)가 컨택되는 것을 방지하기 위해서, 제1 인덕터(1210)의 배선은 제1 컨택부(CNT1)을 통해 제2 인덕터(1220) 및 제3 인덕터(1230)의 배선을 회피하여 공통 노드(CN)에 접속될 수 있다. 그리고, 제2 인덕터(1220)의 배선은 제2 컨택부(CNT2)를 통해 제1 인덕터(1210) 및 공통 노드(CN)의 배선을 회피하여 고주파 증폭기(1240)와 접속될 수 있다. 제1 인덕터(1210)의 배선 및 제2 인덕터(1220)의 배선 일측에 제3 인덕터(1230)의 배선이 형성되고, 공통 노드(CN)의 배선과 제3 인덕터(1230)의 배선이 접속될 수 있다. 제3 인덕터(1230)의 형성에 따른 회로 면적을 줄이기 위해서 일직선으로 제3 인덕터(1230)의 배선을 형성하지 않고, 꼬인 형태로 제3 인덕터(1230)의 배선을 형성할 수 있다. 따라서, 제3 인덕터(1230)의 배선의 쇼트를 방지하기 위해서 제3 컨택(CNT3)를 통해 제3 인덕터(1230)의 배선을 그라운드(GND)와 접속시킬 수 있다.
이와 같이, 반도체 제조 공정을 이용하여 기판 상에 제1 인덕터(1210), 제2 인덕터(1220) 및 제3 인덕터(1230)를 형성함으로써 정합 회로의 형성을 위한 면적을 줄일 수 있고, 제1 인덕터(1210), 제2 인덕터(1220) 및 제3 인덕터(1230) 각각의 인덕턴스 값과, 상호 인덕턴스(M)를 세밀하게 조절할 수 있다.
도 24와 같이, 제1 인덕터(1210)로 들어오는 제1 전류(I1)의 방향과 제2 인덕터(1220)로 들어오는 제2 전류(I2)의 방향을 동일하게 함으로써, 제1 인덕터(1210)와 제2 인덕터(1220)의 자속이 동일한 방향으로 형성되어 포지티브 상호 인덕턴스(+M) 값을 가지도록 할 수 있다. 여기서, 제3 인덕터(1230)의 임피던스 jωLm의 값을 가질 수 있으며, 상호 인덕턴스(+M)에 제3 인덕터(930)의 임피던스가 합해져 상호 인덕턴스(+M)를 부스팅시킬 수 있다.
도 25는 본 발명의 제11 실시 예에 따른 정합 회로를 나타내는 도면이고, 도 26은 본 발명의 제11 실시 예에 따른 정합 회로의 레이아웃을 나타내는 도면이다.
도 25 및 도 26을 참조하면, 본 발명의 제11 실시 예에 따른 정합 회로(1300)는 1차측에 배치된 제1 인덕터(1310), 2차측에 배치된 제2 인덕터(1320), 3차측에 배치된 제3 인덕터(1330) 및 공통 노드(CN)에 접속된 커패시터(1340, Cm)를 포함할 수 있다. 도 25 및 도 26에서는 임피던스 소자로서 커패시터(1340, Cm)가 적용된 것을 일 예로 도시하고 있으며, 정합 회로(1300)의 출력이 고주파 증폭기(1350)기로 입력될 수 있다. 고주파 증폭기(1350)는 트랜지스터(M1), 인덕터(L1) 및 커패시터(C1)로 구성될 수 있다. 정합 회로(1300)의 2차측 출력은 트랜지스터(M1)의 게이트(G)로 입력될 수 있고, 3차측 출력은 트랜지스터(M1)의 소스(S)로 입력될 수 있다.
제1 인덕터(1310)의 제2 단자(1310b)와 제2 인덕터(1320)의 제2 단자(1320b)는 공통 노드(CN)를 통해 커패시터(1340)와 접속될 수 있다. 커패시터(1340)의 제1 단자는 제1 인덕터(1310)의 제2 단자(1310b) 및 제2 인덕터(1320)의 제2 단자(1320b)와 접속되고, 커패시터(1340)의 제2 단자는 그라운드(GND)와 접속될 수 있다. 제3 인덕터(1330)의 제1 단자(1330a)는 고주파 증폭기(1350)에 배치된 트랜지스터(M1)의 소스와 접속되고, 제3 인덕터(1330)의 제2 단자(1330b)는 그라운드(GND)와 접속될 수 있다. 이와 같이, 트랜지스터(M1)의 소스에 제3 인덕터(1330)를 접속시켜 source degeneration을 적용할 수 있다. 즉, 제1 인덕터(1310)의 제2 단자(1310b)와 제2 인덕터(1320)의 제2 단자(1320b)가 공통 노드(CN)를 통해 엣지 커플드(edge coupled) 형태로 연결되어 변압기의 1차측과 2차측을 구성하고, 제3 인덕터(1330)로 변압기의 3차측을 구성할 수 있다.
도 25 및 도 26에서는 제1 인덕터(1310), 제2 인덕터(1320) 및 제3 인덕터(1330)의 권선비가 1:1:1로 형성된 것을 일 예로 도시하고 있다. 또한, 제1 인덕터(1310)와 제2 인덕터(1320)가 서로 다른 방향으로 꼬여있어 1차측의 제1 전류와 2차측의 제2 전류가 반대 방향으로 흐를 수 있다. 이를 통해, 1차측과 2차측 사이(T1)에는 네거티브의 상호 인덕턴스(-M)가 형성된 것을 도시하고 있다. 또한, 제2 인덕터(1320)와 제3 인덕터(1330)가 동일한 방향으로 꼬여있어 2차측의 전류와 3차측의 전류가 동일한 방향으로 흐를 수 있다. 이를 통해, 2차측과 3차측 사이(T2)에는 네거티브의 상호 인덕턴스(-M)가 형성된 것을 도시하고 있다.
제1 인덕터(1310)의 제1 단자(1310a)는 입력단과 접속되고, 제1 인덕터(1310)의 제2 단자(1310b)는 공통 노드(CN)를 통해 커패시터(1340, Cm)과 접속될 수 있다. 그리고, 제2 인덕터(1320)의 제1 단자(1320a)는 고주파 증폭기(1340)에 배치된 트랜지스터(M1)의 게이트(G)와 접속되고, 제2 인덕터(1320)의 제2 단자(1320b)는 공통 노드(CN)를 통해 커패시터(1340)와 접속될 수 있다.
제3 인덕터(1330)의 배선이 제1 인덕터(1310) 및 제2 인덕터(1320)의 배선을 감싸도록 형성되어, 제3 인덕터(1330)의 배선 안쪽에 제1 인덕터(1310) 및 제2 인덕터(1320)의 배선이 형성될 수 있다. 그리고, 제1 인덕터(1310)의 배선이 제2 인덕터(1320)의 배선을 감싸도록 형성되어, 제1 인덕터(1310)의 배선 안쪽에 제2 인덕터(1320)의 배선이 형성될 수 있다.
공통 노드(CN)를 제외한 영역에서 제1 인덕터(1310), 제2 인덕터(1320) 및 제3 인덕터(1330)가 컨택되는 것을 방지하기 위해서, 제2 인덕터(1320)의 제1 단자(1320a)는 제1 컨택부(CNT1)을 통해 제1 인덕터(1310)의 배선 및 공통 노드(CN)의 배선을 회피하여 트랜지스터(M1)과 접속될 수 있다.
커패시터(1340)는 상호 인덕턴스(M)를 부스팅할 수 있다. 커패시터(1340)의 임피던스는 -j(1/ωCm)의 값을 가질 수 있으며, 상호 인덕턴스(M) 값에서 커패시터(1340)의 임피던스 값이 차감되는 관계를 가질 수 있다. 이와 같이, 변압기를 인버팅(inverting)으로 구성하면 상호 인덕턴스(M)를 부스팅(boosting)시킬 수 있다. 변압기의 제1 단(T1)과 제2 단(T2)가 서로 반대 방향의 상호 인덕턴스를 형성함으로, 트랜지스터(M1)의 입력 전압 스윙을 증가시키고, 제3 인덕터(1330)는 source degeneration을 적용하여 트랜지스터(M1)의 임피던스를 조절할 수 있다.
그러나, 이에 한정되지 않고, 제1 인덕터(1310)와 제2 인덕터(1320)가 동일한 방향으로 꼬여 1차측의 제1 전류와 2차측의 제2 전류가 동일한 방향으로 흐를 수 있다. 이를 통해, 1차측과 2차측 사이(T1)에는 포지티브의 상호 인덕턴스(+M)가 형성될 수 있다. 또한, 제2 인덕터(1320)와 제3 인덕터(1330)가 서로 다른 방향으로 꼬여 2차측의 전류와 3차측의 전류가 반대 방향으로 흐를 수 있다. 이를 통해, 2차측과 3차측 사이(T2)에는 네거티브의 상호 인덕턴스(-M)가 형성될 수 있다.
도 27은 도 13 및 도 14에 도시된 본 발명의 제5 실시 예에 따른 정합 회로의 상호 인덕턴스의 조절 및 부스팅(boosting) 효과를 나타내는 도면이다.
도 13, 도 14와 함께 도 27을 참조하면, L1=1nH, L2=1nH 및 Cm=1pF의 값을 가지고, L1과 L2 사이의 결합 계수(coupling coefficient)가 -0.7 값을 가질 때의 실험 결과를 도 27에 도시하였다. 일반적인 정합 회로와의 성능 차이를 비교하기 위해서 커패시터(730)를 변압기에 연결했을 때와 연결하지 않았을 때의 상호 인덕턴스 및 패스 게인(pass gain)을 비교하여 도시하였다. 도 27에 도시된 바와 같이, 본 발명의 제5 실시 예와 같이 네거티브의 상호 인덕턴스(-M)가 형성되고, 공통 노드에 커패시터(730)가 접속된 경우에 상호 인덕턴스의 부스팅 및 패스 게인(pass gain)이 향상된 효과를 확인할 수 있다. 구체적으로, 상호 인덕턴스는 -0.7 nH에서 -1 nH로 그 절대 값이 증가하였고, 10 GHz 에서 패스 게인을 확인한 결과 -3 dB에서 -0.15 dB로 증가한 것을 확인 할 수 있다.
도 28은 도 17 및 도 18에 도시된 본 발명의 제7 실시 예에 따른 정합 회로의 상호 인덕턴스의 조절 및 부스팅(boosting) 효과를 나타내는 도면이다.
도 17, 도 18과 함께 도 28을 참조하면, L1=1nH, L2=1nH 및 Lm=1nH의 값을 가지고, L1과 L2 사이의 결합 계수(coupling coefficient)가 -0.7 값을 가질 때의 실험 결과를 도 28에 도시하였다. 일반적인 정합 회로와의 성능 차이를 비교하기 위해서 제3 인덕터(930)를 변압기에 연결했을 때와 연결하지 않았을 때의 상호 인덕턴스 및 패스 게인(pass gain)을 비교하여 도시하였다.
도 28에 도시된 바와 같이, 본 발명의 제7 실시 예와 같이 포지티브의 상호 인덕턴스(+M)가 형성되고, 공통 노드에 제3 인덕터(930)가 접속된 경우에 상호 인덕턴스의 부스팅 및 패스 게인(pass gain)이 향상된 효과를 확인할 수 있다. 구체적으로, 상호 인덕턴스는 0.7 nH에서 1.7 nH로 그 값이 증가하였고, 10 GHz 에서 패스 게인을 확인한 결과 -3 dB에서 -1.4 dB로 증가한 것을 확인 할 수 있다.
본 발명의 실시 예에 따른 통신 장치의 정합 회로는 변압기(Transformer)를 이용한 정합회로 구성 시 면적 당 상호 인덕턴스(mutual inductance) 값을 증가시키고, 인덕턴스 값을 세밀하게 조절할 수 있다. 또한, 변압기의 구현 형태에 영향을 받지 않고 1차측 코일과 2차측 코일 간의 결합 계수(coupling coefficient)를 조절하고, 변압기 양 단의 극성을 조절할 수 있다. 또한, 공통 노드에 커패시터 또는 인덕터를 연결하여 변압기의 상호 인덕턴스를 부스팅하고, 패스 게인(pass gain)을 향상시킬 수 있다.
본 발명에 따른 방법들은 다양한 컴퓨터 수단을 통해 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 컴퓨터 판독 가능 매체에 기록되는 프로그램 명령은 본 발명을 위해 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
컴퓨터 판독 가능 매체의 예에는 롬(rom), 램(ram), 플래시 메모리(flash memory) 등과 같이 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러(compiler)에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터(interpreter) 등을 사용해서 컴퓨터에 의해 실행될 수 있는 고급 언어 코드를 포함한다. 상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 적어도 하나의 소프트웨어 모듈로 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
300: 정합 회로 310: 제1 인덕터
310a: 제1 인덕터의 제1 단자 310b: 제1 인덕터의 제2 단자
320: 제2 인덕터 320a: 제2 인덕터의 제1 단자
320b: 제2 인덕터의 제2 단자 CN: 공통 노드

Claims (15)

  1. 통신 장치의 임피던스 정합 회로로서,
    변압기의 1차측에 배치된 제1 인덕터;
    상기 변압기의 2차측에 배치된 제2 인덕터;
    상기 변압기의 3차측에 배치된 제3 인덕터; 및
    상기 상기 제1 인덕터 및 상기 제2 인덕터와 접속된 임피던스 소자;를 포함하고,
    상기 제1 인덕터의 제1 단자는 상기 변압기의 입력단에 접속되고 상기 제1 인덕터의 제2 단자는 그라운드에 접속된 공통 노드에 접속되고,
    상기 제2 인덕터의 제1 단자는 고주파 증폭기와 접속되고 상기 제2 인덕터의 제2 단자는 상기 공통 노드에 접속되고,
    상기 제3 인덕터의 제1 단자는 상기 고주파 증폭기와 접속되고 상기 제3 인덕터의 제2 단자는 상기 그라운드에 접속되고,
    상기 임피던스 소자의 제1 단자는 상기 공통 노드에 접속되고 상기 임피던스 소자의 제2 단자는 상기 그라운드에 접속된,
    정합 회로.
  2. 청구항 1에 있어서,
    상기 제1 인덕터와 상기 제2 인덕터의 자속이 서로 다른 방향으로 형성되어 상기 제1 인덕터와 상기 제2 인덕터 사이에 네거티브의 상호 인덕턴스가 형성된,
    정합 회로.
  3. 청구항 2에 있어서,
    상기 임피던스 소자는 커패시터이고,
    상기 커패시터는 상기 제1 인덕터와 상기 제2 인덕터 사이에 형성된 상기 네거티브의 상호 인덕턴스를 부스팅하는,
    정합 회로.
  4. 청구항 2에 있어서,
    상기 제2 인덕터와 상기 제3 인덕터의 자속이 동일한 방향으로 형성되어 상기 제2 인덕터와 상기 제3 인덕터 사이에 네거티브의 상호 인덕턴스가 형성된,
    정합 회로.
  5. 청구항 4에 있어서,
    상기 제2 인덕터의 제1 단자는 상기 고주파 증폭기를 구성하는 트랜지스터의 베이스와 연결되고,
    상기 제3 인덕터의 제1 단자는 상기 트랜지스터의 소스와 접속된,
    정합 회로.
  6. 청구항 1에 있어서,
    상기 제1 인덕터와 상기 제2 인덕터의 자속이 동일한 방향으로 형성되어 상기 제1 인덕터와 상기 제2 인덕터 사이에 포지티브의 상호 인덕턴스가 형성된,
    정합 회로.
  7. 청구항 6에 있어서,
    상기 제2 인덕터와 상기 제3 인덕터의 자속이 서로 다른 방향으로 형성되어 상기 제2 인덕터와 상기 제3 인덕터 사이에 네거티브의 상호 인덕턴스가 형성된,
    정합 회로.
  8. 청구항 7에 있어서,
    상기 제2 인덕터의 제1 단자는 상기 고주파 증폭기를 구성하는 트랜지스터의 베이스와 연결되고,
    상기 제3 인덕터의 제1 단자는 상기 트랜지스터의 소스와 접속된,
    정합 회로.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020170160932A 2016-12-08 2017-11-28 통신 장치의 임피던스 정합 회로 KR102467950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/835,148 US10432164B2 (en) 2016-12-08 2017-12-07 Impedance matching circuit of communication apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160166676 2016-12-08
KR20160166676 2016-12-08

Publications (2)

Publication Number Publication Date
KR20180065905A KR20180065905A (ko) 2018-06-18
KR102467950B1 true KR102467950B1 (ko) 2022-11-17

Family

ID=62765734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160932A KR102467950B1 (ko) 2016-12-08 2017-11-28 통신 장치의 임피던스 정합 회로

Country Status (1)

Country Link
KR (1) KR102467950B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929704B2 (en) * 2015-12-14 2018-03-27 Qualcomm Incorporated Class E2 amplifier
CN113574797B (zh) 2019-03-25 2023-10-10 三菱电机株式会社 高频半导体放大器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120133442A1 (en) * 2010-11-29 2012-05-31 Nxp B.V. Radiofrequency amplifier
WO2016143570A1 (ja) * 2015-03-11 2016-09-15 株式会社村田製作所 インピーダンス変換素子および通信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120133442A1 (en) * 2010-11-29 2012-05-31 Nxp B.V. Radiofrequency amplifier
WO2016143570A1 (ja) * 2015-03-11 2016-09-15 株式会社村田製作所 インピーダンス変換素子および通信装置

Also Published As

Publication number Publication date
KR20180065905A (ko) 2018-06-18

Similar Documents

Publication Publication Date Title
US20220209403A1 (en) Antenna Assembly and Mobile Terminal
US9735737B2 (en) High-gain low noise figure complementary metal oxide semiconductor amplifier with low current consumption
US9847291B2 (en) Circuits incorporating integrated passive devices having inductances in 3D configurations and stacked with corresponding dies
US9444510B2 (en) Method and apparatus for incorporating passive devices in an integrated passive device separate from a die
US7949310B2 (en) RF filtering at very high frequencies for substrate communications
US8560029B2 (en) Isolation enhancement between planar antenna elements
CA3076260C (en) Antenna apparatus and terminal
US20160336649A1 (en) Antenna and Mobile Terminal
JP6562945B2 (ja) アイソレータアセンブリを有する装置、方法及びコンピューティングデバイス
KR102467950B1 (ko) 통신 장치의 임피던스 정합 회로
US10080202B2 (en) Device, method, and computer program for a transceiver system
WO2020024928A1 (zh) 一种移动终端
JP2007295459A (ja) アンテナ装置とこれを用いた電子機器
WO2013182114A1 (zh) 一种无线设备中减少天线互扰的方法及无线设备
KR102657358B1 (ko) 변압기를 이용하여 전류를 재사용하기 위한 증폭기 및 그의 동작 방법
WO2018076797A1 (zh) 天线结构及移动终端
US9780755B1 (en) On flex circuit desense filter for wireless communications
US10432164B2 (en) Impedance matching circuit of communication apparatus
US9866262B2 (en) Wireless transceiving device
KR102200380B1 (ko) 소형 저손실 밀리미터파 전력 분배 결합 장치
US11184038B2 (en) Antenna circuit, coupling module for antenna switching, and wireless communication device
CN103219593A (zh) 一种采用短路引线的平面超宽带滤波天线
US9473084B2 (en) Power amplifying apparatus
KR102527402B1 (ko) 무선 통신 시스템에서 신호의 송수신을 스위칭하기 위한 장치 및 방법
US20160149299A1 (en) Multiband antenna structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant