JP6388747B2 - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- JP6388747B2 JP6388747B2 JP2018518820A JP2018518820A JP6388747B2 JP 6388747 B2 JP6388747 B2 JP 6388747B2 JP 2018518820 A JP2018518820 A JP 2018518820A JP 2018518820 A JP2018518820 A JP 2018518820A JP 6388747 B2 JP6388747 B2 JP 6388747B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- transistor
- circuit
- impedance
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Description
無線通信やレーダなどに用いられる電力増幅器の中には、高い出力電力を得るために、高周波信号を増幅する単位セルトランジスタが複数個並列に接続されているマルチセルトランジスタを実装している電力増幅器がある。
以下の特許文献1には、マルチセルトランジスタを実装している電力増幅器が開示されている。
マルチセルトランジスタは、複数の単位セルトランジスタが等間隔に配置されることで構成されている。
複数の単位セルトランジスタにより増幅された高周波信号は、出力整合回路を介して、出力端子に出力される。
出力整合回路は、単位セルトランジスタ毎に設けられている整合回路であり、オープンスタブ、線路及びワイヤによって構成されている。
オープンスタブの幅は、複数の単位セルトランジスタの間隔よりも狭い寸法であり、オープンスタブの線路長は、高調波で電気的に短絡となるように設定されている。
このとき、高調波が適切な反射角で単位セルトランジスタに戻るように、単位セルトランジスタ端での高周波信号の信号波形を整形することで、単位セルトランジスタのドレイン効率を向上させることができる。
マルチセルトランジスタと出力端子を結ぶ線路の線路幅を広げれば、線路の低インピーダンス化を図ることができるが、電力増幅器の小型化を図るには、複数の単位セルトランジスタの間隔をあまり広げることができないため、線路の線路幅を十分に広げることができず、高効率化を図ることができないことがあるという課題があった。
図1はこの発明の実施の形態1による電力増幅器を示す構成図である。
図1において、入力端子1は基本波の周波数がf0の高周波信号を入力する端子である。高周波信号としては、例えば、マイクロ波やミリ波などのRF(Radio Frequency)信号が該当する。周波数がf0のときの波長をλとする。
入力整合回路2は入力端子1とトランジスタ3の間に配置されている整合回路である。
トランジスタ3は例えばHEMT(High Electron Mobility Transistor)やFET(Field Effect Transistor)などの半導体増幅素子で実現され、入力端子1から入力されて入力整合回路2を通過してきた高周波信号を増幅する。
なお、トランジスタ3の出力インピーダンスは、GHz帯周波数において、容量性を有している。
図1の例では、トランジスタ3のゲート端子が入力整合回路2と接続され、ドレイン端子がワイヤ4と接続され、ソース端子が接地されている。ただし、これは一例に過ぎず、ソース端子がワイヤ4と接続され、ドレイン端子が接地されているものであってもよい。
トランジスタ3に供給するゲートバイアス回路及びドレインバイアス回路は記載を省略しているが、ゲートバイアス回路及びドレインバイアス回路は、トランジスタ3を含む半導体パッケージの外側に配置されていてもよいし、内側に配置されていてもよい。
伝送線路5は伝送線路6と伝送線路7が直列に接続されている第1の伝送線路であり、一端がワイヤ4の他端に接続されている。
伝送線路6は一端がワイヤ4の他端に接続されており、伝送線路7は一端が伝送線路6の他端に接続されている。
伝送線路9は一端がワイヤ8の他端に接続されている第2の伝送線路である。
ワイヤ10は一端が伝送線路9の他端に接続されている。
伝送線路11は伝送線路12と伝送線路13が直列に接続されている第3の伝送線路であり、一端がワイヤ10の他端に接続され、他端が出力端子14に接続されている。
図1の例では、伝送線路11がワイヤ10を介して伝送線路9と接続されているが、ワイヤ10が実装されずに、伝送線路11が伝送線路9と直接接続されているものであってもよい。
伝送線路12は一端がワイヤ10の他端に接続されており、伝送線路13は一端が伝送線路12の他端に接続されて、他端が出力端子14に接続されている。
出力端子14はトランジスタ3により増幅された高周波信号を出力する端子である。
図1の例では、短絡点形成回路15の一端が伝送線路6と伝送線路7の間に接続されているが、短絡点形成回路15の一端が伝送線路6の一端、あるいは、伝送線路7の他端と接続されているものであってもよい。
ただし、トランジスタ3の出力端子から基本波の周波数f0で2分の1波長以内の位置に、短絡点形成回路15の一端が接続されていることが望ましい。
伝送線路16は一端が伝送線路6と伝送線路7の間に接続されている第4の伝送線路である。
ワイヤ17は一端が伝送線路15の他端に接続されている第3の直列インダクタである。
伝送線路18は一端がワイヤ17の他端に接続されて、他端が開放されている第5の伝送線路である。
回路基板20は伝送線路9及び伝送線路18が形成されている第2の回路基板である。
入力端子1から入力された高周波信号は、入力整合回路2で整合された後、トランジスタ3に入力され、トランジスタ3で増幅される。
トランジスタ3で増幅された高周波信号は、ワイヤ4を通じて、伝送線路5に入力され、伝送線路5における伝送線路6,7によって伝送される。
伝送線路6,7によって伝送された高周波信号は、ワイヤ10を通じて、伝送線路11に入力され、伝送線路11における伝送線路12,13によって伝送される。
伝送線路12,13によって伝送された高周波信号は、出力端子14に出力される。
この結果、出力端子14からトランジスタ3で増幅された高周波信号を出力することができるようになる。
また、伝送線路7などの主線路と並列に、短絡点形成回路15が接続されており、短絡点形成回路15が、トランジスタ3で生じる高周波信号の2倍波に対して短絡点を形成するため、高周波信号の2倍波が当該短絡点で反射されて、トランジスタ3に戻るようになる。高周波信号の2倍波の周波数は2f0である。
図2では、出力端子14に接続されている負荷のインピーダンスがZout、トランジスタ3の出力インピーダンスが最適負荷インピーダンスZout1であるとし、また、スミスチャートのインピーダンス中心がZout/8であるとしている。
最適負荷インピーダンスZout1は、トランジスタ3の効率が最高になる負荷インピーダンス、トランジスタ3の出力電力が最大になる負荷インピーダンス、あるいは、ユーザにより設定される任意の負荷インピーダンスなどが考えられる。
トランジスタ3の最適負荷インピーダンスZout1は低抵抗、かつ、容量性の領域にある。
この場合、高周波信号の基本波の周波数f0において、インピーダンスZoutDと、トランジスタ3の最適負荷インピーダンスZout1との不整合を小さくすることできれば、高効率な電力増幅器が得られる。
出力端子14に接続されている負荷のインピーダンスZoutが、抵抗成分だけの純抵抗Rcで表される場合、電力増幅器のインピーダンスは、純抵抗Rcよりも低い特性インピーダンスZ6を有し、かつ、基本波の周波数f0で4分の1波長(=λ/4)よりも短い電気長E6を有する伝送線路13によって、インピーダンスZoutAに変成される。
伝送線路13の電気長E6と、伝送線路12の電気長E5とは、合計で4分の1波長(=λ/4)となる関係を有している。
このとき、ワイヤ10のインダクタンスは、極力小さいことが望ましいが、ワイヤ10のインダクタンスの影響を無視することができない場合は、ワイヤ10のインピーダンスがスミスチャートの等レジスタンス円上を時計回りに変化することを利用し、ワイヤ10のインダクタンスの影響分だけ、伝送線路12の電気長E5又は伝送線路13の電気長E6のいずれかを短くすれば、ワイヤ10のインダクタンスの影響を無視することができるようになる。
インピーダンスZoutBからインピーダンスZoutCに変成するには、伝送線路9の特性インピーダンスZ4が、伝送線路12の特性インピーダンスZ5よりも低くければよい。
図3は伝送線路9の特性インピーダンスZ4を示す説明図である。
図3の例では、回路基板20の比誘電率が10である場合の特性インピーダンスZ4が32.8Ω、比誘電率が38である場合の特性インピーダンスZ4が17.2Ω、比誘電率が90である場合の特性インピーダンスZ4が11.6Ω、比誘電率が150である場合の特性インピーダンスZ4が9.2Ωである。
しかし、それらの方法で、伝送線路9の特性インピーダンスZ4を低くすると、回路基板20の誘電正接による影響が支配的となり、伝送線路9による回路損失が大きくなる。このため、トランジスタ3の最適負荷インピーダンスZout1とインピーダンスZoutBの関係を考慮して、回路基板20の及び伝送線路9のパラメータを決定する必要がある。
しかしながら、トランジスタ3の出力端子に対して、ワイヤ4の一端を接続するために形成される電極パッドにおける並列容量の影響、回路基板20における伝送線路9の配線によって形成される並列容量の影響、伝送線路9などにより生じる容量性の影響を受けるため、等レジスタンス線上を時計回りにインピーダンスZoutCが動かず、むしろ反時計回りに僅かに回ってしまう。
そのため、直列インダクタを用いても、トランジスタ3の最適負荷インピーダンスZout1まで変成することができず、出力容量の大きなトランジスタ3に対しての整合が困難となる。
また、回路基板19の比誘電率を、回路基板20の比誘電率よりも低くすることで、伝送線路6,7,16の特性インピーダンスを高くすることができる。
また、下記の式(1)に示すように、伝送線路7の電気長E2と、伝送線路16の電気長E3とが異なるように、伝送線路7の電気長E2と、伝送線路16の電気長E3とを決定すれば、ワイヤ8とワイヤ17の相互インダクタンスを低減することができるため、伝送線路16、ワイヤ17及び伝送線路18を備える短絡点形成回路15の小型化を実現することができる。
E2≠E3 (1)
図4において、横軸は周波数f0の中心周波数FCで規格化されている規格化周波数、縦軸はドレイン効率を示している。
実線はこの実施の形態1による電力増幅器でのトランジスタ3のドレイン効率を示しており、図4では、“実施の形態1適用”と表記している。
破線は上記特許文献1記載の電力増幅器でのトランジスタのドレイン効率を示しており、図4では、“実施の形態1非適用”と表記している。
図4に示すシミュレーション結果では、この実施の形態1の電力増幅器は、高ドレイン効率を実現し得る周波数範囲が、特許文献1に記載の電力増幅器よりも広がっており、高域周波数領域において、ドレイン効率を最大で8pt改善できている。即ち、規格化周波数が約1.03のときに8pt改善できている。
図4の例では、この実施の形態1の電力増幅器におけるドレイン効率の最大値が63%、特許文献1に記載の電力増幅器におけるドレイン効率の最大値が60%となっており、この実施の形態1の電力増幅器では、ドレイン効率の最大値が3pt向上している。
図5はこの発明の実施の形態1によるマルチセルトランジスタを実装している電力増幅器を示す構成図である。図5において、図1と同一符号は同一または相当部分を示すので説明を省略する。
マルチセルトランジスタ31は4つのトランジスタ3が並列に接続されているトランジスタ群であり、4つのトランジスタ3が等間隔に並べられている。4つのトランジスタ3の配置間隔は任意の間隔でよい。
伝送線路32,33,34は4つのトランジスタ3により増幅された高周波信号を合成するために配線されている線路である。
回路基板35は伝送線路12,13,32,33,34が形成されている基板である。
トランジスタ3をマルチセル化することで、図1の電力増幅器よりも高出力化を図ることができる。
図6及び図7はこの発明の実施の形態1によるマルチセルトランジスタを実装している電力増幅器を示す構成図である。
また、回路基板20において、図中、上から1番目の伝送線路9,18と、上から3番目の伝送線路9,18とが同じ向きに配置され、上から2番目の伝送線路9,18と、上から4番目の伝送線路9,18とが同じ向きに配置されているが、上から1,3番目の伝送線路9,18と、上から2,4番目の伝送線路9,18とが逆向きに配置されている。
また、回路基板20において、図中、上から1番目の伝送線路9,18と、上から2番目の伝送線路9,18とが同じ向きに配置され、上から3番目の伝送線路9,18と、上から4番目の伝送線路9,18とが同じ向きに配置されているが、上から1,2番目の伝送線路9,18と、上から3,4番目の伝送線路9,18とが逆向きに配置されている。
8つのトランジスタ3が並列に接続されているマルチセルトランジスタ31のレイアウトとして、例えば、マルチセルトランジスタ31の幅方向の中心に対して、図5〜7に示している電力増幅器の2組が並列複写あるいは鏡像複写となるように配置されるものが考えられる。
図5〜7の例では、紙面上下方向がマルチセルトランジスタ31の幅方向となり、上から2番目のトランジスタ3と3番目のトランジスタ3との中間位置、即ち、上から2番目のトランジスタ3と3番目のトランジスタ3との間で、双方のトランジスタ3から等距離にある位置が幅方向の中心となる。
したがって、8つのトランジスタ3が並列に接続されているマルチセルトランジスタ31の場合、上から4番目のトランジスタ3と5番目のトランジスタ3との中間位置が幅方向の中心となる。
上記実施の形態1では、伝送線路16、ワイヤ17及び伝送線路18を備えている短絡点形成回路15を実装している電力増幅器を示しているが、この実施の形態2では、一端がワイヤ8と伝送線路9の間に接続され、他端が開放されている短絡点形成回路を実装している電力増幅器について説明する。
短絡点形成回路は、電気長が2倍波の周波数2f0で4分の1波長の長さである伝送線路41を備えており、伝送線路41は一端がワイヤ8と伝送線路9の間に接続され、他端が開放されている第4の伝送線路である。伝送線路41は、いわゆるオープンスタブ線路である。
これにより、上記実施の形態1と同様に、トランジスタ3によって生じた高周波信号の2倍波が当該短絡点で反射されて、トランジスタ3に戻るようになる。
短絡点形成回路を伝送線路41だけで実現することができるため、短絡点形成回路の製造ばらつきを小さくすることができる。
上記実施の形態1では、伝送線路16、ワイヤ17及び伝送線路18を備えている短絡点形成回路15を実装している電力増幅器を示しているが、この実施の形態3では、ワイヤと伝送線路を備えている短絡点形成回路を実装している電力増幅器について説明する。
短絡点形成回路51はトランジスタ3で生じる高周波信号の2倍波に対する短絡点を形成する回路であり、ワイヤ52及び伝送線路53を備えている。
図11の例では、短絡点形成回路51の一端が伝送線路5とワイヤ8の間に接続されているが、短絡点形成回路51の一端がワイヤ4と伝送線路5の間、あるいは、伝送線路5における一端と他端の間に接続されているものであってもよい。
ただし、トランジスタ3の出力端子から基本波の周波数f0で2分の1波長以内の位置に、短絡点形成回路51の一端が接続されていることが望ましい。
伝送線路53は一端がワイヤ52の他端に接続されており、他端が開放されている第4の伝送線路である。
伝送線路53の電気長は2倍波の周波数2f0で4分の1波長の長さである。
これにより、上記実施の形態1と同様に、トランジスタ3によって生じた高周波信号の2倍波が当該短絡点で反射されて、トランジスタ3に戻るようになる。
短絡点形成回路51をワイヤ52と伝送線路53だけで実現することができるため、短絡点形成回路51の製造ばらつきを小さくすることができる。
Claims (2)
- 高周波信号を増幅するトランジスタと、
一端が前記トランジスタの出力端子に接続された第1の直列インダクタと、
一端が前記第1の直列インダクタの他端に接続された第1の伝送線路と、
一端が前記第1の伝送線路の他端に接続された第2の直列インダクタと、
一端が前記第2の直列インダクタの他端に接続された第2の伝送線路と、
一端が前記第2の伝送線路の他端に接続され、他端が出力端子に接続された第3の伝送線路と、
一端が前記第1の直列インダクタの他端と前記第2の伝送線路の一端との間に接続されて、他端が開放されており、前記高周波信号の2倍波に対する短絡点を形成する短絡点形成回路とを備え、
前記トランジスタが容量性の出力インピーダンスを有し、前記第1の伝送線路が形成されている第1の回路基板の比誘電率が、前記第2の伝送線路が形成されている第2の回路基板の比誘電率よりも低く、
前記短絡点形成回路は、
一端が前記第1の伝送線路における一端と他端の間に接続された第4の伝送線路と、
一端が前記第4の伝送線路の他端に接続された第3の直列インダクタと、
一端が前記第3の直列インダクタの他端に接続され、他端が開放されている第5の伝送線路とを備え、
前記第4の伝送線路が前記第1の回路基板に形成され、前記第5の伝送線路が前記第2の回路基板に形成され、
前記第4の伝送線路の一端が接続されている前記第1の伝送線路上の接続点から前記第1の伝送線路の他端までの電気長と、前記第4の伝送線路の電気長とが異なっていることを特徴とする電力増幅器。 - 前記トランジスタが複数個並列に接続されているマルチセルトランジスタであり、
前記第1の直列インダクタ、前記第1の伝送線路、前記第2の直列インダクタ、前記第2の伝送線路、前記第3の伝送線路及び前記短絡点形成回路の組が、前記マルチセルトランジスタにおける複数のトランジスタにそれぞれ設けられており、
前記複数のトランジスタに設けられている前記第3の伝送線路の他端が前記出力端子に接続されていることを特徴とする請求項1記載の電力増幅器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/065187 WO2017203571A1 (ja) | 2016-05-23 | 2016-05-23 | 電力増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017203571A1 JPWO2017203571A1 (ja) | 2018-09-06 |
JP6388747B2 true JP6388747B2 (ja) | 2018-09-12 |
Family
ID=60412264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018518820A Active JP6388747B2 (ja) | 2016-05-23 | 2016-05-23 | 電力増幅器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6388747B2 (ja) |
WO (1) | WO2017203571A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020194441A1 (ja) * | 2019-03-25 | 2020-10-01 | 三菱電機株式会社 | 高周波半導体増幅器 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019202631A1 (ja) * | 2018-04-16 | 2019-10-24 | 三菱電機株式会社 | 高周波電力増幅器 |
US10622736B2 (en) | 2018-07-10 | 2020-04-14 | Futurewei Technologies, Inc. | Harmonic termination integrated passive device |
JP7239023B2 (ja) * | 2020-01-07 | 2023-03-14 | 三菱電機株式会社 | 高周波半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004228989A (ja) * | 2003-01-23 | 2004-08-12 | Renesas Technology Corp | 半導体装置 |
JP4925096B2 (ja) * | 2006-04-26 | 2012-04-25 | 三菱電機株式会社 | 高周波増幅器 |
JP5812158B2 (ja) * | 2014-06-02 | 2015-11-11 | 富士通株式会社 | 伝送線路、インピーダンス変換器、集積回路搭載装置および通信機モジュール |
JP2016005132A (ja) * | 2014-06-17 | 2016-01-12 | 三菱電機株式会社 | 高周波増幅器 |
-
2016
- 2016-05-23 WO PCT/JP2016/065187 patent/WO2017203571A1/ja active Application Filing
- 2016-05-23 JP JP2018518820A patent/JP6388747B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020194441A1 (ja) * | 2019-03-25 | 2020-10-01 | 三菱電機株式会社 | 高周波半導体増幅器 |
JPWO2020194441A1 (ja) * | 2019-03-25 | 2021-09-13 | 三菱電機株式会社 | 高周波半導体増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2017203571A1 (ja) | 2018-09-06 |
WO2017203571A1 (ja) | 2017-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7777571B2 (en) | High frequency power amplifier | |
US7459981B2 (en) | Circuits and methods for implementing transformer-coupled amplifiers at millimeter wave frequencies | |
JP6388747B2 (ja) | 電力増幅器 | |
US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
KR20130004293A (ko) | 가변 클래스 특성 증폭기 | |
KR20070015048A (ko) | 고주파 전력 증폭기 | |
JPH11251849A (ja) | 高周波電力増幅器 | |
US9300022B2 (en) | Vaisman baluns and microwave devices employing the same | |
JP2009159591A (ja) | 高周波増幅器 | |
US9935581B2 (en) | High-frequency semiconductor amplifier | |
JP6189881B2 (ja) | 高周波半導体増幅器 | |
US10748860B2 (en) | Amplifier | |
JP6658162B2 (ja) | 電力増幅器 | |
JP2020136729A (ja) | 周波数帯域可変高周波増幅器 | |
US9985584B2 (en) | High-frequency semiconductor amplifier | |
JPH03277005A (ja) | 高周波増幅器 | |
JP7251660B2 (ja) | 高周波増幅器 | |
WO2021140563A1 (ja) | 高周波半導体装置 | |
JP7031751B2 (ja) | ドハティ増幅器 | |
JP6678827B2 (ja) | 高周波増幅器 | |
JP2011041313A (ja) | 高周波電力増幅器 | |
JP2004080826A (ja) | マイクロ波増幅器 | |
JP2001257546A (ja) | 高周波電力増幅器 | |
JP2006020206A (ja) | 増幅回路 | |
CN113014210A (zh) | 一种结构紧凑的毫米波宽带匹配电路及功率放大电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180612 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180612 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180612 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6388747 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |