WO2019202631A1 - 高周波電力増幅器 - Google Patents

高周波電力増幅器 Download PDF

Info

Publication number
WO2019202631A1
WO2019202631A1 PCT/JP2018/015689 JP2018015689W WO2019202631A1 WO 2019202631 A1 WO2019202631 A1 WO 2019202631A1 JP 2018015689 W JP2018015689 W JP 2018015689W WO 2019202631 A1 WO2019202631 A1 WO 2019202631A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
chip
power amplifier
semiconductor chip
input
Prior art date
Application number
PCT/JP2018/015689
Other languages
English (en)
French (fr)
Inventor
善伸 佐々木
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US16/979,631 priority Critical patent/US11296662B2/en
Priority to JP2020514802A priority patent/JP6835293B2/ja
Priority to PCT/JP2018/015689 priority patent/WO2019202631A1/ja
Priority to CN201880092262.1A priority patent/CN111989861B/zh
Priority to DE112018007483.8T priority patent/DE112018007483T5/de
Publication of WO2019202631A1 publication Critical patent/WO2019202631A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier

Definitions

  • the present invention relates to a high-frequency power amplifier in which an amplification transistor using a GaN-based HEMT and a GaAs-based semiconductor in which a prematch circuit is formed are connected by wires on the same metal plate.
  • high-frequency power amplifiers using GaN-based HEMTs high electron mobility transistors
  • GaN-based HEMTs high electron mobility transistors
  • Si-based LDMOS transistors high electron mobility transistors
  • One of the main fields is high-frequency power amplifiers used in mobile phone base stations.
  • the operating frequency is about 1 to 5 GHz, and it is possible to operate with a high power supply voltage of usually 28 to 50 V. Therefore, the same output power can be realized by using a transistor with a small gate width as compared with conventional GaAs or Si transistors. .
  • a small gate width leads to a reduction in loss when impedance matching to 50 ⁇ , which is a standard impedance, and a reduction in power distribution combined loss. Therefore, a high-frequency power amplifier using a GaN-based HEMT has a feature that it can operate with high gain and high efficiency as compared with an amplifier using a GaAs-based or Si-based transistor (see, for example, Non-Patent Document 1).
  • Patent Documents 1 and 2 and Non-Patent Document 1 show typical examples of GaN-based HEMT package products used for mobile phone base station power amplifiers.
  • FIG. 9 is a top view of a mounting example in a single-stage amplifier package using a GaN-based HEMT described in Non-Patent Document 1
  • FIG. 10 is a side view of the same mounting.
  • FIG. 11 is a detailed mounting diagram including the layout of the GaN chip (T1) and the GaAs chip (P1)
  • FIG. 12 is an equivalent circuit diagram of a part of the paths in FIG.
  • the GaN chip T1 is composed of a plurality of GaN-based HEMT (High-Electron-Mobility-Transistor) cells, and the GaAs chip P1 functions as a pre-match for converting the low input impedance of the GaN-based HEMT to a slightly higher impedance and stabilizes the entire power amplifier. It plays the role of keeping sex.
  • GaN-based HEMT High-Electron-Mobility-Transistor
  • T1 is a GaN-based HEMT chip
  • P1 is a prematch GaAs chip
  • 10 is an input lead and also serves as a gate bias terminal.
  • Reference numeral 14 denotes an output lead also serving as a drain bias terminal.
  • Reference numeral 12 denotes a side wall of the ceramic package and a metal plate for heat dissipation.
  • W11 to W15 are wires connecting the input lead 10 and the GaAs chip P1
  • W21 to W30 are wires connecting the GaAs chip P1 and the gate electrode pad of the GaN chip T1
  • W31 to W35 are drain electrode pads of the GaN chip T1.
  • a lead 14 for output is
  • 12a is a metal plate that releases heat generated in the GaN chip T1 to the lower part of the package and also plays a role of grounding
  • 12b is an insulator for electrically insulating the leads 10 and 14 and the metal plate 12a
  • 12c Are the cover of the side wall and the upper surface of the package.
  • the wires W21A, W21B to W25A, and W25B connecting the GaAs chip P1 and the GaN chip T1 are shown as five wires W21 to W25 in FIG.
  • the layout as shown in FIG. 9, there are many cases of two wires A and B each.
  • the impedance viewed from the gate electrode pads P31 to P35 of the GaN-based HEMT cell indicated by F1 to F5 from the input lead 10 direction This is because it is more effective to optimize the second harmonic impedance.
  • VH11 and VH21 are via holes formed on the GaAs chip P1 and the GaN chip T1, respectively, for connecting the ground electrode on the back surface of the chip and the ground metal on the chip surface.
  • symbols are not attached to the via holes at all locations, but the same shape circles indicate via holes.
  • PP is an input pad of the GaAs chip P1
  • TT is a drain electrode pad of the GaN chip T1.
  • IN1 to IN5 indicate connection points of the wires W11 to W15 with the input pad 10
  • OUT1 to OUT5 indicate connection points of the wires W31 to W35 with the output pad 14, respectively.
  • the equivalent circuit of FIG. 12 shows an equivalent circuit of a path from the connection point IN1 to OUT1 of FIG.
  • Lw11, Lw21A, Lw21B, and Lw31 indicate inductances exhibited by the wires W11, W21A, W21B, and W31 in FIG. 11, respectively.
  • the resistor R11 and the capacitor C11 form a stabilization circuit
  • the inductance Lw21A and the capacitor C21 form a prematch circuit for the fundamental wave
  • the inductance Lw21B and the capacitor C31 form a double wave short circuit.
  • the efficiency during the power amplification operation of the GaN-based HEMT cell F1 can be improved as compared with the case where there is no second harmonic short circuit.
  • the resistor R11 and the capacitors C11 to C31 shown in FIG. 12 correspond to the symbols shown on the chip layout of FIG.
  • the reflection phase is changed in a state where the magnitude of the reflection coefficient of the second harmonic impedance viewed from the gate electrode pad P31 of the GaN-based HEMT (F1) in the direction of the connection point IN1 is approximately 1 (total reflection).
  • F1 the magnitude of the reflection coefficient of the second harmonic impedance viewed from the gate electrode pad P31 of the GaN-based HEMT (F1) in the direction of the connection point IN1 is approximately 1 (total reflection).
  • the magnitude and phase of the reflection coefficient are ideally changed by the gate electrode pad P31, the inductance Lw21B and the capacitor C3 in FIG. 12 are not included.
  • the drain efficiency of the amplifier varies depending on the second harmonic reflection phase, and generally shows a maximum value near 180 °.
  • FIG. 14 shows an example of an impedance locus when the direction of the connection point IN1 is viewed from the gate electrode pad P31 in the equivalent circuit of FIG.
  • the impedances of the fundamental wave bands fl to fh (fc is the center frequency) are gathered at almost one point, while the impedance trajectory of the second harmonic band (2fl to 2fh, 2fc is the center) is considerably widened. I understand. This broadening departs from the range in which the maximum efficiency is obtained at 170 ° to 190 ° shown in FIG. 13, and there is a problem that high-efficiency operation cannot be performed over the entire intended band.
  • the high frequency power amplifier includes a field effect transistor (F1) having a gate terminal (P31), a source terminal, and a drain terminal (TT) for amplifying a high frequency fundamental wave signal, and a field effect transistor (F1). And a pre-match circuit having a first input terminal (PP) and a first output terminal (N11) for input-side fundamental wave matching of the field effect transistor (F1).
  • a second harmonic short-circuit capacitor (C31) having a second harmonic short-circuit terminal (N12) on the input side of the field effect transistor, and a second input terminal (the same location as N11) connected to the first output terminal (N11) ), A third input terminal connected to the input-side second harmonic short-circuit terminal (N12) (the same location as N12), and a second output terminal (P21A) from which a signal from the second input terminal is output ) And a third output terminal (P21B) from which a signal is output from the third input terminal.
  • the high-frequency power amplifier according to the present invention is configured such that when an amplification transistor using a GaN-based HEMT and a GaAs-based semiconductor in which the prematch circuit is formed are connected by a wire on the same metal plate, Since it is possible to suppress the spread of the second harmonic impedance with respect to the fundamental wave band as viewed from the gate electrode pad in the input lead direction, there is an effect that it can operate with high efficiency within the fundamental wave band.
  • FIG. 2 is a circuit configuration of a prematch portion of the high-frequency power amplifier according to the first embodiment.
  • FIG. 3 is a mounting diagram including the layout and wires of the prematch portion and the GaN-based HEMT portion of the high-frequency power amplifier according to the first embodiment.
  • FIG. 3 is an enlarged layout diagram of a coupler unit provided in a prematch unit of the high frequency power amplifier according to the first embodiment.
  • 6 is a locus of impedance when the signal source side is viewed from the gate electrode pad of the GaN-based HEMT of the high-frequency power amplifier according to the first embodiment.
  • 6 is a circuit configuration of a prematch portion of a high frequency power amplifier according to a second embodiment.
  • FIG. 6 is an enlarged layout diagram of a prematch portion of the high frequency power amplifier according to the second embodiment.
  • FIG. 13 is an impedance locus when the signal source side is viewed from the gate electrode pad of the GaN-based HEMT of the high-frequency power amplifier of FIG.
  • a high-frequency power amplifier according to an embodiment of the present invention will be described with reference to the drawings.
  • the same or corresponding components, including those already described, may be denoted by the same reference numerals and repeated description may be omitted.
  • FIG. 1 shows a circuit configuration of a prematch portion of the high frequency power amplifier according to Embodiment 1 of the present invention.
  • the coupler CPL1 composed of the inductances Lc1A and Lc1B exhibiting mutual inductances of depolarization with each other on the GaAs chip P1 is placed before the inductances Lw21A and Lw21B, that is, the pads P21A of the wires W21A and W21B. It is provided on the left side of P21B.
  • FIG. 2 is a mounting diagram including the layout and wires of the prematch portion and the GaN-based HEMT portion of the high-frequency power amplifier according to the first embodiment.
  • the couplers CPL1 to CPL5, which are the features of the present invention, are provided in the respective paths of IN1 to OUT1, IN2 to OUT2, IN3 to OUT3, IN4 to OUT4, and IN5 to OUT5.
  • the positions thereof are arranged adjacent to the pads P21A and P21B, P22A and P22B, P23A and P23B, P24A and P24B, and P25A and P25B on the GaAs chip P1. ing.
  • FIG. 3 is an enlarged view of the layout of the coupler unit CPL1.
  • the coupler CPL1 includes transmission lines (here, microstrip lines) TRL21A and TRL21B arranged in parallel.
  • the transmission line TRL21B connected to the pad P21A is connected to the capacitor C3 and the pad P21B so that the electromagnetic coupling exhibits depolarization.
  • the transmission line TRL21A connected to is connected to the capacitors C1 and C2.
  • the short circuit is ideally 0 ⁇ , but it should be noted that there is no practical problem even with a double wave impedance of 1/5 or less compared to the impedance of the fundamental wave.
  • FIG. 4 is a simulation result of the fundamental current component and the second harmonic current component flowing through the inductance Lw21A of the circuit of FIG.
  • the fundamental current component 0.7 flowing through the inductance Lw21A is 0.7
  • the double current component 0.12 is compared with about 17% of the fundamental current component.
  • a large second harmonic current component flows through the inductance Lw21A.
  • the depolarized coupler CPL1 is connected to the inductances Lw21A and Lw21B exhibiting the added polarity.
  • the inductance of the second harmonic current effectively increased by the addition of the inductances Lw21A and Lw21B is effectively reduced by the coupler CPL1 having the depolarization mutual inductance.
  • the increase of the inductance of the second harmonic current flowing in Lw21A and Lw21B can be suppressed.
  • FIG. 6 shows an example of an impedance locus when the direction of the connection point IN1 is viewed from the gate electrode pad P31 of FIG.
  • the impedances of the fundamental wave bands fl to fh (fc is the center frequency) are not only concentrated at one point, but also the spread of the impedance trajectory of the second harmonic band (2fl to 2fh and 2fc is the center) is compared to FIG. It can be seen that it is greatly suppressed.
  • Patent Document 2 describes an example in which an increase in wire inductance is canceled by a folded wire for fundamental wave matching.
  • the present invention is different in that a coupler exhibiting a depolarized mutual inductance is formed on the chip in order to cancel the added mutual inductance with respect to the second harmonic.
  • a coupler exhibiting a depolarized mutual inductance is formed on the chip in order to cancel the added mutual inductance with respect to the second harmonic.
  • a coupler exhibiting a depolarized mutual inductance is formed on the GaAs chip P1, but it is only necessary to cancel the influence of the added polarity of the inductances Lw21A and Lw21B. Even if the coupler CPL1 is provided on the GaN chip T1, that is, between the right ends of Lw21A and Lw21B and the gate electrode pad P31, an effect of suppressing the spread of the second harmonic impedance can be obtained. Further, the coupler CPL1 may be divided and provided on both the GaAs chip P1 and the GaN chip T1.
  • FIGS. 2 and 3 the example of the coupler CPL1 using the edge coupling between the microstrip lines has been described.
  • the broadside coupling in which the lines are arranged above and below Even if a coupling using a spiral inductor is used instead of a simple microstrip line, the same effect as described above can be obtained.
  • FIG. 7 is a circuit configuration of the prematch portion of the high frequency power amplifier according to the second embodiment of the present invention, and shows an equivalent circuit of a portion corresponding to the paths IN2 to OUT2, IN3 to OUT3, and IN4 to OUT4 in FIG. Yes.
  • FIG. 8 is an enlarged layout diagram of the prematch portion according to the second embodiment. 7 and 8, R12 to R14 are resistors, C12 to C14, C22 to C24, C32 to C34 are capacitors, Lw22A, Lw22B, Lw23A, Lw23B, Lw24A, and Lw24B are wires W22A shown in FIG. 2 or FIG.
  • the coupler CPL2 composed of the inductances Lc2A and Lc2B, the coupler CPL3 composed of the inductances Lc3A and Lc3B, and the coupler CPL4 composed of the inductances Lc4A and Lc4B are couplers exhibiting the depolarized mutual inductance described in the first embodiment.
  • An example of suppression is shown.
  • the second embodiment is an example of canceling the increase in inductance in consideration of not only one path but also electromagnetic coupling with an adjacent path.
  • FIG. 8 shows a specific layout example.
  • couplers CPL3A and CPL3B are couplers having the same depolarization as the first embodiment shown by CPL3 in FIG.
  • FIG. 8 includes couplers CPL32 and CPL34.
  • the coupler CPL32 is a coupler for canceling electromagnetic coupling between the inductance Lw23A of FIG. 7 and the inductance Lw22B of the adjacent path.
  • the coupler CPL34 is a coupler for canceling electromagnetic coupling between the inductance Lw23B of FIG. 7 and the inductance Lw24A of the adjacent path.
  • the existence of such electromagnetic coupling from adjacent paths can be understood from the fact that in-phase signals pass through adjacent wires as shown in FIGS.
  • a coupler exhibiting a depolarized mutual inductance may be divided and provided on the GaN chip T1, or provided on both the GaAs chip P1 and the GaN chip T1. Similar effects can be obtained.
  • FIG. 8 an example using edge coupling between microstrip lines has been described. However, when multilayer wiring can be used, broadside coupling in which lines are arranged above and below, or a simple microstrip line can be used instead. Even if the coupling using the spiral inductor is used, the same effect as described above can be obtained.
  • the GaN-based HEMT and its prematch circuit have been described using an example in which a wire is connected between the GaAs chip and the GaAs-based HEMT.
  • the GaN-based HEMT may be a GaAs-based HEMT or a GaAs-based FET. Good.
  • any semiconductor process capable of forming capacitors, resistors, and coupled lines can be applied to form a pre-match circuit, and considering a low substrate loss characteristic particularly at high frequencies, a GaN chip that can use a high-resistance substrate, It goes without saying that not only GaAs chips but also SOI (Silicon-on-Insulator) chips, SOS (Silicon-on-Sapphire) chips, and IPD (Integrated Passive Device) chips that apply semiconductor processes on glass substrates can be used. If SOI is used for the substrate for forming the prematch circuit, the substrate resistivity is in the range of about 1 k ⁇ cm to 10 k ⁇ cm.
  • GaN chip P1 GaAs chip F1 to F5: GaN-based HEMT 10: input lead 14: output lead 12: side wall of ceramic package and heat dissipation metal plate 12a: metal plate 12b: insulator 12c for electrically insulating leads 10, 14 and metal plate 12a : Covers W11 to W15 on the side wall and upper surface of the package: Wires W21 to W30 for connecting the input lead 10 and the GaAs chip P1: Wires W31 to W35 for connecting the GaAs chip P1 and the gate electrode pad of the GaN chip T1: GaN Wires W21A, W21B to W25A, W25B connecting the drain electrode pad of the chip T1 and the output lead 14: Wires P31 to P35 connecting the GaAs chip P1 and the GaN chip T1: Gate electrode pads P21A, P21B, P22A, P22B, P23A, P23B, P24A, P2 B, P25A, P25B: Pads

Abstract

本発明は、同一金属プレート上で，主に，増幅用ＧａＮ系チップとそのプリマッチ回路を形成したＧａＡｓ系チップとをワイヤによって接続した高周波電力増幅器に関するものである。 本発明に係る高周波電力増幅器は、減極性の相互インダクタンスを呈するカプラをＧａＡｓ系チップに設けることにより、隣接するワイヤ間の相互インダクタンスを打ち消すことができ、ＧａＮ系チップのゲート端子から信号源を見た２倍波インピーダンスの周波数に対する広がりを抑制でき、所望の基本波帯域における電力増幅器の効率を高く保つことができる。

Description

高周波電力増幅器
　本発明は、同一金属プレート上で，主に，ＧａＮ系ＨＥＭＴを用いた増幅用トランジスタとそのプリマッチ回路を形成したＧａＡｓ系半導体とをワイヤによって接続した高周波電力増幅器に関するものである。
　近年、ワイドバンドギャップの特長を活かし、従来のＧａＡｓ系トランジスタやＳｉ系ＬＤＭＯＳトランジスタよりも高い電源電圧で動作可能なＧａＮ系ＨＥＭＴ（高電子移動度トランジスタ）を用いた高周波電力増幅器が民生分野においても普及しつつある。その主要分野の一つが携帯電話用基地局に用いられる高周波電力増幅器である。動作周波数１～５ＧＨｚ程度が主流で、通常２８～５０Ｖの高い電源電圧で動作可能であるため、従来のＧａＡｓ系やＳｉ系トランジスタに比べて同じ出力電力を小さなゲート幅のトランジスタを用いて実現できる。ゲート幅が小さいことは標準インピーダンスである５０Ωへのインピーダンス整合時の損失低減や電力分配合成損失の低減に繋がる。そのため、ＧａＮ系ＨＥＭＴを用いた高周波電力増幅器は、ＧａＡｓ系やＳｉ系トランジスタを用いた増幅器に比べて、高利得かつ高効率動作可能であるという特長を持つ（例えば非特許文献１参照）。
特開２００７－６０６１６号 特表２００４－５２３１７２号
2016 Proceedings of the 46th European Microwave Conference, pp. 572-575, "A 83-W, 51% GaN HEMT Doherty Power Amplifier for 3.5-GHz-Band LTE Base Stations"
特許文献１、２及び非特許文献１には、携帯電話基地局用電力増幅器に用いられるＧａＮ系ＨＥＭＴのパッケージ製品の典型的な例が示されている。図９に非特許文献１に記載のＧａＮ系ＨＥＭＴを用いた１段増幅器のパッケージ内の実装例の上面図を、図１０には同じ実装を横から見た図を示す。図１１はＧａＮチップ（Ｔ１）及びＧａＡｓチップ（Ｐ１）のレイアウトを含めた詳細実装図、図１２は図１１の一部の経路の等価回路図を示す。ここでＧａＮチップＴ１は複数個のＧａＮ系ＨＥＭＴ(High Electron Mobility Transistor)セルから構成され、ＧａＡｓチップＰ１はＧａＮ系ＨＥＭＴの低い入力インピーダンスを少し高いインピーダンスに変換するプリマッチの役割と電力増幅器全体の安定性を保つ役割を担っている。
図９において、Ｔ１はＧａＮ系ＨＥＭＴチップ、Ｐ１はプリマッチ用ＧａＡｓチップ、１０は入力用のリードでゲートバイアス端子も兼ねる。１４は出力用のリードでドレインバイアス端子も兼ねる。１２はセラミックパッケージの側壁と放熱用の金属プレートである。Ｗ１１～Ｗ１５は入力用のリード１０とＧａＡｓチップＰ１とを接続するワイヤ、Ｗ２１～Ｗ３０はＧａＡｓチップＰ１とＧａＮチップＴ１のゲート電極パッドとを繋ぐワイヤ、Ｗ３１～Ｗ３５はＧａＮチップＴ１のドレイン電極パッドと出力用のリード１４とを繋ぐワイヤである。
図１０において、１２ａはＧａＮチップＴ１での発熱をパッケージ下部に逃がすと同時に接地の役割も担う金属プレート、１２ｂはリード１０、１４と金属プレート１２ａとを電気的に絶縁するための絶縁体、１２ｃはパッケージの側壁と上面のカバーである。
図１１において、ＧａＡｓチップＰ１とＧａＮチップＴ１とを繋ぐワイヤ、Ｗ２１Ａ、Ｗ２１Ｂ～Ｗ２５Ａ、Ｗ２５Ｂは、図８では簡略化のためにＷ２１～Ｗ２５の５本のワイヤで示されていたが、実際のレイアウトでは、図９に示すように各々ＡとＢの２本のワイヤからなる場合が多い。これは、電力増幅器を高効率で動作させるには、Ｆ１～Ｆ５で示すＧａＮ系ＨＥＭＴセルのゲート電極パッドＰ３１～Ｐ３５から入力用のリード１０方向を見たインピーダンスにおいて、基本波インピーダンスだけでなく、２倍波インピーダンスも最適化した方が効果的であることに由来する。
この最適化には、基本波の経路（例えばＷ２１Ａの経路）と２倍波の経路（例えばＷ２１Ｂの経路）とを分けた方が設計上最適化には都合がよいので、図１１ではＧａＡｓチップＰ１上のパッドもＷ２１Ａ、Ｗ２１Ｂ～Ｗ２５Ａ、Ｗ２５Ｂに対応して、パッドＰ２１Ａ、Ｐ２１Ｂ～Ｐ２５Ａ、Ｐ２５Ｂと分かれている。ＶＨ１１とＶＨ２１は各々ＧａＡｓチップＰ１上、ＧａＮチップＴ１上に形成したビアホールで、チップ裏面の接地電極とチップ表面の接地金属を接続するためのものである。図面の煩雑さを避けるために、全ての箇所のビアホールに記号を付けていないが、同じ形状の丸はビアホールを示す。
尚、ＰＰはＧａＡｓチップＰ１の入力パッド、ＴＴはＧａＮチップＴ１のドレイン電極パッドである。また、ＩＮ１～ＩＮ５は、各々ワイヤＷ１１～Ｗ１５の入力用のパッド１０との接続点、ＯＵＴ１～ＯＵＴ５は、各々ワイヤＷ３１～Ｗ３５の出力用のパッド１４との接続点を示す。
図１２の等価回路は、図１１の接続点ＩＮ１からＯＵＴ１までの経路の等価回路を示す。図１２において、Ｌｗ１１、Ｌｗ２１Ａ、Ｌｗ２１Ｂ、Ｌｗ３１は、各々、図１１のワイヤＷ１１、Ｗ２１Ａ、Ｗ２１Ｂ、Ｗ３１が呈するインダクタンスを示す。抵抗Ｒ１１と容量Ｃ１１は安定化回路を形成し、インダクタンスＬｗ２１Ａと容量Ｃ２１は基本波に対するプリマッチ回路を、インダクタンスＬｗ２１Ｂと容量Ｃ３１は２倍波短絡回路を形成している。この２倍波短絡回路により、ＧａＮ系ＨＥＭＴセルＦ１の電力増幅動作時の効率を２倍波短絡回路がない場合に比べて向上させることができる。尚、図１２に示す抵抗Ｒ１１、容量Ｃ１１～Ｃ３１は図１１のチップレイアウト上に示す記号と対応している。
図１３は、ＧａＮ系ＨＥＭＴ（Ｆ１）のゲート電極パッドＰ３１から接続点ＩＮ１方向を見た２倍波インピーダンスの反射係数の大きさを概略１（全反射）とした状態で反射位相を変化させた際に、経路ＩＮ１～ＯＵＴ１の電力増幅器のドレイン効率をシミュレーションした例を示す。シミュレーションでは、当該反射係数の大きさと位相はゲート電極パッドＰ３１で理想的に変化させているので、図１２のインダクタンスＬｗ２１Ｂと容量Ｃ３は含まれていない。図１３に示すように、増幅器のドレイン効率は前記２倍波反射位相によって変化し、通例、１８０°付近で最大値を示す。
図１４は、図１２の等価回路において、ゲート電極パッドＰ３１から接続点ＩＮ１の方向を見たインピーダンスの軌跡の例を示す。基本波帯域ｆｌ～ｆｈ（ｆｃはセンター周波数）のインピーダンスはほぼ一点に集まっているのに対して、２倍波帯域（２ｆｌ～２ｆｈ、２ｆｃはセンター）のインピーダンスの軌跡がかなり広がっていることが分かる。この広がりは、図１３に示した１７０°～１９０°で最大効率が得られる範囲を逸脱し、目的とする帯域内全般に亘って高効率動作が出来ないという課題がある。
　本発明に係る高周波電力増幅器は、ゲート端子（Ｐ３１）と、ソース端子と、ドレイン端子（ＴＴ）を有する、高周波基本波信号を増幅するための電界効果トランジスタ（Ｆ１）と、電界効果トランジスタ（Ｆ１）を形成した第１の半導体チップ（Ｔ１）と、電界効果トランジスタ（Ｆ１）の入力側基本波整合用の第１の入力端子（ＰＰ）と第１の出力端子（Ｎ１１）を有するプリマッチ回路と、電界効果トランジスタの入力側２倍波短絡用端子（Ｎ１２）を有する２倍波短絡容量（Ｃ３１）と、第１の出力端子（Ｎ１１）と接続された第２の入力端子（Ｎ１１と同じ箇所）と、入力側２倍波短絡用端子（Ｎ１２）と接続された第３の入力端子（Ｎ１２と同じ箇所）と、第２の入力端子からの信号が出力される第２の出力端子（Ｐ２１Ａ）と、第３の入力端子から信号が出力される第３の出力端子（Ｐ２１Ｂ）とを有し、第２の入力端子と第３の入力端子から同時に信号を入力した場合に減極性の相互インダクタンスを呈する第１のカプラ（ＣＰＬ１）と、プリマッチ回路と２倍波短絡容量とカプラとを形成した第２の半導体チップ（Ｐ１）と、第２の出力端子とゲート端子とを接続する第１のワイヤ（Ｗ２１Ａ）と、第３の出力端子とゲート端子とを接続し、第１のワイヤとの間で加極性の相互インダクタンスを呈する第２のワイヤ（Ｗ２１Ｂ）とを備える。
　本発明に係る高周波電力増幅器は、同一金属プレート上で，主に，ＧａＮ系ＨＥＭＴを用いた増幅用トランジスタとそのプリマッチ回路を形成したＧａＡｓ系半導体とをワイヤによって接続した際に、ＧａＮ系ＨＥＭＴのゲート電極パッドから入力用のリード方向を見た２倍波インピーダンスの基本波帯域に対する広がりを抑制することができるので、基本波帯域内で高効率に動作できるという効果を有する。
実施の形態１に係る高周波電力増幅器のプリマッチ部の回路構成。 実施の形態１に係る高周波電力増幅器のプリマッチ部とＧａＮ系ＨＥＭＴ部のレイアウトとワイヤを含めた実装図。 実施の形態１に係る高周波電力増幅器のプリマッチ部に設けたカプラ部の拡大レイアウト図。 実施の形態１に係るインダクタンスＬｗ２１Ａを流れる基本波と２倍波の電流成分のシミュレーション結果。 実施の形態１と比較のための図１０のインダクタンスＬｗ２１Ａを流れる基本波と２倍波の電流成分のシミュレーション結果。 実施の形態１に係る高周波電力増幅器のＧａＮ系ＨＥＭＴのゲート電極パッドから信号源側を見たインピーダンスの軌跡。 実施の形態２に係る高周波電力増幅器のプリマッチ部の回路構成。 実施の形態２に係る高周波電力増幅器のプリマッチ部の拡大レイアウト図。 従来のＧａＮ系ＨＥＭＴを用いた１段増幅器のパッケージ内の実装例の上面図。 図９の実装を横から見た図。 従来の高周波電力増幅器のプリマッチ部とＧａＮ系ＨＥＭＴ部のレイアウトとワイヤを含めた実装図。 従来の高周波電力増幅器のプリマッチ部の回路構成。 図１２のＧａＮ系ＨＥＭＴ（Ｆ１）のゲート電極パッドＰ３１から接続点ＩＮ１方向を見た２倍波インピーダンスの反射係数の大きさを概略１（全反射）とした状態で反射位相を変化させた際に、経路ＩＮ１～ＯＵＴ１の電力増幅器のドレイン効率をシミュレーションした例を示す。 図１２の高周波電力増幅器のＧａＮ系ＨＥＭＴのゲート電極パッドから信号源側を見たインピーダンスの軌跡。
　本発明の実施の形態に係る高周波電力増幅器について図面を参照して説明する。既に述べた図面も含めて、同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。以下に、ＧａＮ系ＨＥＭＴを用いた増幅用トランジスタとそのプリマッチ回路を形成したＧａＡｓ系半導体とをワイヤによって接続した高周波電力増幅器を例に説明する。
［実施の形態１］
（構成の説明）
　図１に、本発明の実施の形態１に係る高周波電力増幅器のプリマッチ部の回路構成を示す。先に説明した図１１との大きな違いは、ＧａＡｓチップＰ１上に互いに減極性の相互インダクタンスを呈するインダクタンスＬｃ１ＡとＬｃ１ＢからなるカプラＣＰＬ１をインダクタンスＬｗ２１ＡとＬｗ２１Ｂの手前、即ちワイヤＷ２１ＡとＷ２１ＢのパッドＰ２１ＡとＰ２１Ｂのすぐ左側に設けていることである。
図２は、実施の形態１に係る高周波電力増幅器のプリマッチ部とＧａＮ系ＨＥＭＴ部のレイアウトとワイヤを含めた実装図である。本発明の特徴であるカプラＣＰＬ１～ＣＰＬ５が、各々、ＩＮ１～ＯＵＴ１、ＩＮ２～ＯＵＴ２、ＩＮ３～ＯＵＴ３、ＩＮ４～ＯＵＴ４、ＩＮ５～ＯＵＴ５の各経路に設けられている。その位置は、ＧａＡｓチップＰ１のサイズ増大の最小限にするために、ＧａＡｓチップＰ１上のパッドＰ２１ＡとＰ２１Ｂ、Ｐ２２ＡとＰ２２Ｂ、Ｐ２３ＡとＰ２３Ｂ、Ｐ２４ＡとＰ２４Ｂ、Ｐ２５ＡとＰ２５Ｂに隣接するように配置されている。
図３は、前記カプラ部ＣＰＬ１のレイアウトの拡大図である。カプラＣＰＬ１は平行に配置された伝送線路（ここではマイクロストリップ線路）ＴＲＬ２１ＡとＴＲＬ２１Ｂで構成され、電磁結合が減極性を呈するように、パッドＰ２１Ａに接続された伝送線路ＴＲＬ２１Ｂは容量Ｃ３に、パッドＰ２１Ｂに接続された伝送線路ＴＲＬ２１Ａは容量Ｃ１とＣ２に接続されている。
（動作の説明）
　まず、前述した、２倍波帯域のインピーダンスの軌跡が広がってしまうという課題の要因について説明する。図１１のレイアウト図及び図１２の等価回路に示すように、ＧａＡｓチップＰ１とＧａＮチップＴ１との間を繋ぐワイヤ（Ｗ２１Ａ～Ｗ２５Ｂ）は複数本隣接且つ平行している。この隣接かつ平行していることに起因して、隣接ワイヤ間で電磁結合が生じる。この結合は、図１２のインダクタンスＬｗ２１ＡとＬｗ２１Ｂに付けたドットで分かるように加極性の相互インダクタンスを呈する。ただインダクタンスＬｗ２１Ａは基本波のプリマッチ、Ｌｗ２１Ｂは２倍波短絡に接続されている。そのため、一見、流れる電流の周波数が異なるので、直接影響しないように見える。ここで短絡とは理想的には０Ωのことであるが、基本波のインピーダンスに比べて１／５以下の２倍波インピーダンスでも実用上問題ないことを付記しておく。
図４は、図１２の回路のインダクタンスＬｗ２１Ａを流れる基本波電流成分と２倍波電流成分のシミュレーション結果である。例えば、基本波センター周波数を２．６ＧＨｚとする図１２の回路では、インダクタンスＬｗ２１Ａを流れる基本波電流成分０．７、２倍波電流成分０．１２で、基本波電流成分の約１７％と比較的大きな２倍波電流成分が、インダクタンスＬｗ２１Ａを流れている。その結果、インダクタンスＬｗ２１ＡとＬｗ２１Ｂを流れる２倍波電流成分が互いに加極性で加わり、２倍波インピーダンスの変化を大きくしていることが判明した。
　このように２倍波電流成分が基本波プリマッチ経路にも流れていることを鑑みて、図１では減極性を有するカプラＣＰＬ１が加極性を呈するインダクタンスＬｗ２１ＡとＬｗ２１Ｂに接続されている。カプラＣＰＬ１の減極性の相互インダクタンスを適切に設定することにより、インダクタンスＬｗ２１ＡとＬｗ２１Ｂの加極性で実効的に大きくなった２倍波電流のインダクタンスを、減極性の相互インダクタンスを有するカプラＣＰＬ１によって効果的に打ち消すことができ、Ｌｗ２１Ａ及びＬｗ２１Ｂに流れる２倍波電流のインダクタンスの増加を抑制できる。
図６は、図１のゲート電極パッドＰ３１から接続点ＩＮ１の方向を見たインピーダンスの軌跡の例を示す。基本波帯域ｆｌ～ｆｈ（ｆｃはセンター周波数）のインピーダンスはほぼ一点に集まっているだけでなく、２倍波帯域（２ｆｌ～２ｆｈ、２ｆｃはセンター）のインピーダンスの軌跡の広がりも、図１４に比べて大幅に抑制されていることが分かる。
特許文献２には、基本波整合のためにワイヤのインダクタンスの増加を、折り返すワイヤによって打ち消す例が記載されている。一方、本発明では２倍波に対する加極性の相互インダクタンスを打ち消すために、減極性の相互インダクタンスを呈するカプラをチップ上に形成している点が異なる。チップ上にカプラを形成することで、２倍波に対する減極性の相互インダクタンスの大きさをワイヤ長のような制約を受けることなく、レイアウトにより適切に設定できる効果を有する。
（実施の形態１の効果）
以上述べたように、実施の形態１に係る減極性の相互インダクタンスを呈するカプラＣＰＬ１をＧａＡｓチップＰ１上に設けることにより、２倍波インピーダンスの広がりを抑制でき、所望の基本波帯域における電力増幅器の効率を高く保つことができる。
尚、図１及び図２で示した例では、減極性の相互インダクタンスを呈するカプラをＧａＡｓチップＰ１上に形成しているが、インダクタンスＬｗ２１ＡとＬｗ２１Ｂの加極性の影響を打ち消すことが出来ればよいので、ＧａＮチップＴ１上、即ち、Ｌｗ２１ＡとＬｗ２１Ｂの右端とゲート電極パッドＰ３１との間に、カプラＣＰＬ１を設けても、２倍波インピーダンスの広がりを抑制する効果が得られる。さらに、カプラＣＰＬ１を分割して、ＧａＡｓチップＰ１上とＧａＮチップＴ１上の両方に設けてもよい。
　また図２及び図３では、マイクロストリップ線路間のエッジ結合を利用したカプラＣＰＬ１の例を挙げて説明したが、多層配線を利用できる場合には、上下に線路を配置したブロードサイド結合や、単純なマイクロストリップ線路の代わりにスパイラルインダクタを用いた結合を利用しても、前述と同様の効果が得られる。
［実施の形態２］
　図７は、本発明の実施の形態２に係る高周波電力増幅器のプリマッチ部の回路構成で、図２のＩＮ２～ＯＵＴ２、ＩＮ３～ＯＵＴ３、ＩＮ４～ＯＵＴ４の経路に相当する部分の等価回路を示している。図８は、実施の形態２に係るプリマッチ部の拡大レイアウト図である。図７、図８において、Ｒ１２～Ｒ１４は抵抗、Ｃ１２～Ｃ１４、Ｃ２２～Ｃ２４、Ｃ３２～Ｃ３４は容量、Ｌｗ２２Ａ、Ｌｗ２２Ｂ、Ｌｗ２３Ａ、Ｌｗ２３Ｂ、Ｌｗ２４Ａ、Ｌｗ２４Ｂは各々、図２或いは図８に示すワイヤＷ２２Ａ、Ｗ２２Ｂ、Ｗ２３Ａ、Ｗ２４Ａ、Ｗ２４Ｂに対応するインダクタンスである。
　また、インダクタンスＬｃ２ＡとＬｃ２ＢからなるカプラＣＰＬ２、インダクタンスＬｃ３ＡとＬｃ３ＢからなるカプラＣＰＬ３、インダクタンスＬｃ４ＡとＬｃ４ＢからなるカプラＣＰＬ４は、実施の形態１で説明した減極性の相互インダクタンスを呈するカプラである。
　実施の形態１では、ＩＮｘ～ＯＵＴｘ（ｘ＝１～５）のうち１つの経路内における基本波プリマッチ用ワイヤＷ２ｘＡと２倍波短絡用ワイヤＷ２ｘＢとの間の電磁結合によるインダクタンスの増加をカプラＣＰＬｘで抑制する例を示した。
　実施の形態２では、１つの経路だけでなく、隣接する隣の経路との電磁結合も考慮して、インダクタンスの増加を打ち消す例である。図８がその具体的なレイアウト例である。
　図８でカプラＣＰＬ３ＡとＣＰＬ３Ｂは、図７のＣＰＬ３で示す実施の形態１と同じ減極性を有するカプラである。図８にはこれに加えてカプラＣＰＬ３２とＣＰＬ３４がある。カプラＣＰＬ３２は、図７のインダクタンスＬｗ２３Ａと隣接する経路のインダクタンスＬｗ２２Ｂとの間の電磁結合を打ち消すためのカプラである。またカプラＣＰＬ３４は、図７のインダクタンスＬｗ２３Ｂと隣接する経路のインダクタンスＬｗ２４Ａとの間の電磁結合を打ち消すためのカプラである。このような隣接する経路からの電磁結合の存在は、図２や図８に示すように同相の信号が隣接するワイヤを通過することから理解できる。
また、図８に示すカプラＣＰＬ３２やＣＰＬ３４のように、隣接する経路のワイヤからの電磁結合の影響も打ち消すことができる点、チップ上のカプラのレイアウト設計により適切に相互インダクタンスを打ち消す量を設定できる点は、特許文献２とは異なる。
　（実施の形態２の効果）
以上述べたように、実施の形態２に係る隣接する別の経路からの電磁結合を打ち消すように配置されたカプラをＧａＡｓチップＰ１上に設けることにより、実施の形態１よりもさらに効果的に２倍波インピーダンスの広がりを抑制でき、所望の基本波帯域における電力増幅器の効率を高く保つことができる。
尚、実施の形態１の説明でも述べたように、減極性の相互インダクタンスを呈するカプラを分割して、ＧａＮチップＴ１上に設ける、或いはＧａＡｓチップＰ１上とＧａＮチップＴ１上の両方に設けても同様の効果が得られる。
　また図８では、マイクロストリップ線路間のエッジ結合を利用した例を挙げて説明したが、多層配線を利用できる場合には、上下に線路を配置したブロードサイド結合や、単純なマイクロストリップ線路の代わりにスパイラルインダクタを用いた結合を利用しても、前述と同様の効果が得られる。
尚、以上述べた実施の形態は、ＧａＮ系ＨＥＭＴとそのプリマッチ回路をＧａＡｓチップとの間をワイヤで接続した場合における例を用いて説明したが、ＧａＮ系ＨＥＭＴがＧａＡｓ系ＨＥＭＴやＧａＡｓ系ＦＥＴでもよい。また、プリマッチ回路の形成には、容量、抵抗、結合線路を形成できる半導体プロセスであればどれでも適用可能で、特に高周波での低基板損失特性を考慮すると、高抵抗基板が利用できるＧａＮチップ、ＧａＡｓチップだけでなく、ＳＯＩ(Silicon-on-Insulator)チップやＳＯＳ（Silicon-on-Sapphire）チップやガラス基板上に半導体プロセスを適用するＩＰＤ（Integrated Passive Device）チップ上が利用できることは言うまでもない。
尚、プリマッチ回路を形成する基板にＳＯＩを用いると、基板抵抗率が大凡１ｋΩｃｍ～１０ｋΩｃｍの範囲のため、ＳｉＣ基板上のＧａＮ系ＨＥＭＴプロセスやＧａＡｓ基板の抵抗率１Ｍｃｍに比べると、やや高周波帯で回路損失が増加するが、コストを低く抑えることができる。ガラス基板を用いるＩＰＤは、ＳＯＩ並みのコストで、抵抗率も１Ｍｃｍと高い。しかし、熱伝導率が低いため、プリマッチ回路の発熱が高い場合にはＳｉＣ基板やＧａＡｓ基板に比べて、プリマッチ回路の回路損失がやや増加する。
Ｔ１：ＧａＮチップ
Ｐ１：ＧａＡｓチップ
Ｆ１～Ｆ５：ＧａＮ系ＨＥＭＴ
１０：入力用のリード
１４：出力用のリード
１２：セラミックパッケージの側壁と放熱用の金属プレート
１２ａ：金属プレート
１２ｂ：リード１０、１４と金属プレート１２ａとを電気的に絶縁するための絶縁体１２ｃ：パッケージの側壁と上面のカバー
Ｗ１１～Ｗ１５：入力用のリード１０とＧａＡｓチップＰ１とを接続するワイヤ
Ｗ２１～Ｗ３０：ＧａＡｓチップＰ１とＧａＮチップＴ１のゲート電極パッドとを繋ぐワイヤ
Ｗ３１～Ｗ３５：ＧａＮチップＴ１のドレイン電極パッドと出力用のリード１４とを繋ぐワイヤ
Ｗ２１Ａ、Ｗ２１Ｂ～Ｗ２５Ａ、Ｗ２５Ｂ：ＧａＡｓチップＰ１とＧａＮチップＴ１とを繋ぐワイヤ
Ｐ３１～Ｐ３５：ゲート電極パッド
Ｐ２１Ａ，Ｐ２１Ｂ、Ｐ２２Ａ、Ｐ２２Ｂ、Ｐ２３Ａ、Ｐ２３Ｂ、Ｐ２４Ａ、Ｐ２４Ｂ、Ｐ２５Ａ、Ｐ２５Ｂ：ＧａＮチップと繋ぐワイヤのＧａＡｓチップ上のパッド
ＶＨ１１、ＶＨ２１：ビアホール
ＰＰ：ＧａＡｓチップＰ１の入力パッド
ＴＴ：ＧａＮチップＴ１のドレイン電極パッド
ＩＮ１～ＩＮ５：ワイヤＷ１１～Ｗ１５の入力用のパッド１０との接続点
ＯＵＴ１～ＯＵＴ５：ワイヤＷ３１～Ｗ３５の出力用のパッド１４との接続点
Ｒ１１～Ｒ１３：抵抗
Ｃ１１～Ｃ３１、Ｃ２１～Ｃ３４、Ｃ３１～Ｃ３４、Ｃ４１～Ｃ４４：容量
Ｌｗ２１Ａ、Ｌｗ２１Ｂ、Ｌｗ２２Ａ、Ｌｗ２２Ｂ、Ｌｗ２３Ａ、Ｌｗ２３Ｂ、Ｌｗ２４Ａ、Ｌｗ２４Ｂ、Ｌｗ２５Ａ、Ｌｗ２５Ａ：ワイヤのインダクタンス
Ｌｃ１Ａ、Ｌｃ１Ｂ、Ｌｃ２Ａ、Ｌｃ２Ｂ、Ｌｃ３Ａ、Ｌｃ３Ｂ、Ｌｃ４Ａ、Ｌｃ４Ｂ：カプラのインダクタンス
ＣＰＬ１～ＣＰＬ５、ＣＰＬ３Ａ、ＣＰＬ３Ｂ、ＣＰＬ３２、ＣＰＬ３４：減極性の相互インダクタンスを呈するチップ上に形成されたカプラ
Ｎ１１：基本波プリマッチとカプラの接続点
Ｎ１２：２倍波短絡用容量Ｃ３１とカプラの接続点

Claims (10)

  1. 　ゲート端子とソース端子とドレイン端子を有する、高周波基本波信号を増幅するための電界効果トランジスタと、
    　前記電界効果トランジスタを形成した第１の半導体チップと、
    　前記電界効果トランジスタの入力側基本波整合用の第１の入力端子と第１の出力端子を有するプリマッチ回路と、
    　前記電界効果トランジスタの入力側２倍波短絡用端子を有する２倍波短絡用容量と、
    　前記第１の出力端子と接続された第２の入力端子と、前記入力側２倍波短絡用端子と接続された第３の入力端子と、前記第２の入力端子からの信号が出力される第２の出力端子と、前記第３の入力端子から信号が出力される第３の出力端子とを有し、前記第２の入力端子と前記第３の入力端子から同時に信号を入力した場合に減極性の相互インダクタンスを呈するカプラと、
    　前記プリマッチ回路と前記２倍波短絡用容量と前記カプラとを形成した第２の半導体チップと、
    　前記第２の出力端子と前記ゲート端子とを接続する第１のワイヤと、
    　前記第３の出力端子と前記ゲート端子とを接続され、第１のワイヤとの間で加極性の相互インダクタンスを呈する第２のワイヤと、
    を備えた、高周波電力増幅器。
  2. 　前記第１の半導体チップがＧａＮ系ＨＥＭＴチップ、前記第２の半導体チップがＧａＡｓ系チップであることを特徴とする請求項１に記載の高周波電力増幅器。
  3. 　前記第１の半導体チップがＧａＮ系ＨＥＭＴチップ、前記第２の半導体チップがＳＯＩチップであることを特徴とする請求項１に記載の高周波電力増幅器。
  4. 　前記第１の半導体チップと前記第２の半導体チップが共にＧａＡｓ系チップであることを特徴とする請求項１に記載の高周波電力増幅器。
  5. 　前記第２の半導体チップがＩＰＤチップであることを特徴とする請求項１に記載の高周波電力増幅器。
  6. 　ゲート端子とソース端子とドレイン端子を有する、高周波基本波信号を増幅するための電界効果トランジスタと、
    　前記電界効果トランジスタの入力側基本波整合用の第１の入力端子と第１の出力端子を有するプリマッチ回路と、
    　前記電界効果トランジスタの入力側２倍波短絡用端子を有する２倍波短絡容量と、
    　前記第１の出力端子と接続された第２の入力端子と、前記入力側２倍波短絡用端子と接続された第３の入力端子と、前記第２の入力端子からの信号が出力される第２の出力端子と、前記第３の入力端子から信号が出力される第３の出力端子とを有し、前記第２の入力端子と前記第３の入力端子から同時に信号を入力した場合に減極性の相互インダクタンスを呈するカプラと、
    　前記電界効果トランジスタと前記カプラを形成した第１の半導体チップと、
    　前記プリマッチ回路と前記２倍波短絡容量とを形成した第２の半導体チップと、
    　前記第２の出力端子と前記ゲート端子とを接続する第１のワイヤと、
    　前記第３の出力端子と前記ゲート端子とを接続し、第１のワイヤとの間で加極性の相互インダクタンスを呈する第２のワイヤと、
    を備えた、高周波電力増幅器。
  7. 　前記第１の半導体チップがＧａＮ系ＨＥＭＴチップ、前記第２の半導体チップがＧａＡｓ系チップであることを特徴とする請求項６に記載の高周波電力増幅器。
  8. 　前記第１の半導体チップがＧａＮ系ＨＥＭＴチップ、前記第２の半導体チップがＳＯＩチップであることを特徴とする請求項６に記載の高周波電力増幅器。
  9. 　前記第１の半導体チップと前記第２の半導体チップが共にＧａＡｓ系チップであることを特徴とする請求項６に記載の高周波電力増幅器。
  10. 　前記第２の半導体チップがＩＰＤチップであることを特徴とする請求項６に記載の高周波電力増幅器。
PCT/JP2018/015689 2018-04-16 2018-04-16 高周波電力増幅器 WO2019202631A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/979,631 US11296662B2 (en) 2018-04-16 2018-04-16 High-frequency power amplifier
JP2020514802A JP6835293B2 (ja) 2018-04-16 2018-04-16 高周波電力増幅器
PCT/JP2018/015689 WO2019202631A1 (ja) 2018-04-16 2018-04-16 高周波電力増幅器
CN201880092262.1A CN111989861B (zh) 2018-04-16 2018-04-16 高频功率放大器
DE112018007483.8T DE112018007483T5 (de) 2018-04-16 2018-04-16 Hochfrequenz-Leistungsverstärker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/015689 WO2019202631A1 (ja) 2018-04-16 2018-04-16 高周波電力増幅器

Publications (1)

Publication Number Publication Date
WO2019202631A1 true WO2019202631A1 (ja) 2019-10-24

Family

ID=68239529

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/015689 WO2019202631A1 (ja) 2018-04-16 2018-04-16 高周波電力増幅器

Country Status (5)

Country Link
US (1) US11296662B2 (ja)
JP (1) JP6835293B2 (ja)
CN (1) CN111989861B (ja)
DE (1) DE112018007483T5 (ja)
WO (1) WO2019202631A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4016621A1 (en) * 2020-12-17 2022-06-22 Ampleon Netherlands B.V. Power amplifier device
WO2023105662A1 (ja) * 2021-12-08 2023-06-15 三菱電機株式会社 電力増幅器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056305A (ja) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp インピーダンス整合回路，及び測定用薄膜プローブ
JP2004523172A (ja) * 2001-02-28 2004-07-29 モトローラ・インコーポレイテッド インピーダンス整合のための装置及び方法
JP2009135608A (ja) * 2007-11-28 2009-06-18 Panasonic Corp 半導体装置
US7939864B1 (en) * 2010-06-01 2011-05-10 Nxp B.V. Inductive bond-wire circuit
JP2013118580A (ja) * 2011-12-05 2013-06-13 Mitsubishi Electric Corp 高周波増幅器
WO2018003111A1 (ja) * 2016-07-01 2018-01-04 三菱電機株式会社 増幅器
JP2018056690A (ja) * 2016-09-27 2018-04-05 三菱電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070116115A (ko) * 2005-03-18 2007-12-06 엔엑스피 비 브이 전자 ｒｆ 장치 및 그 제조 방법
JP2007060616A (ja) 2005-07-29 2007-03-08 Mitsubishi Electric Corp 高周波電力増幅器
JP2011176394A (ja) * 2010-02-23 2011-09-08 Hitachi Kokusai Electric Inc 電力増幅器
JP5593246B2 (ja) * 2010-04-01 2014-09-17 株式会社日立国際電気 電力増幅器
JP6596841B2 (ja) 2015-02-25 2019-10-30 三菱電機株式会社 半導体装置
CN105322892B (zh) * 2015-05-26 2018-09-18 苏州能讯高能半导体有限公司 一种基于薄膜体声波谐振器谐波调谐放大器
WO2017203571A1 (ja) * 2016-05-23 2017-11-30 三菱電機株式会社 電力増幅器
US10541653B2 (en) * 2018-05-18 2020-01-21 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
JP7136524B2 (ja) * 2018-07-11 2022-09-13 住友電工デバイス・イノベーション株式会社 半導体増幅器
US10742174B2 (en) * 2018-12-21 2020-08-11 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056305A (ja) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp インピーダンス整合回路，及び測定用薄膜プローブ
JP2004523172A (ja) * 2001-02-28 2004-07-29 モトローラ・インコーポレイテッド インピーダンス整合のための装置及び方法
JP2009135608A (ja) * 2007-11-28 2009-06-18 Panasonic Corp 半導体装置
US7939864B1 (en) * 2010-06-01 2011-05-10 Nxp B.V. Inductive bond-wire circuit
JP2013118580A (ja) * 2011-12-05 2013-06-13 Mitsubishi Electric Corp 高周波増幅器
WO2018003111A1 (ja) * 2016-07-01 2018-01-04 三菱電機株式会社 増幅器
JP2018056690A (ja) * 2016-09-27 2018-04-05 三菱電機株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4016621A1 (en) * 2020-12-17 2022-06-22 Ampleon Netherlands B.V. Power amplifier device
NL2027145B1 (en) * 2020-12-17 2022-07-11 Ampleon Netherlands Bv Power amplifier device and semiconductor die
WO2023105662A1 (ja) * 2021-12-08 2023-06-15 三菱電機株式会社 電力増幅器

Also Published As

Publication number Publication date
DE112018007483T5 (de) 2020-12-31
CN111989861B (zh) 2023-06-20
CN111989861A (zh) 2020-11-24
JP6835293B2 (ja) 2021-02-24
US20210044261A1 (en) 2021-02-11
JPWO2019202631A1 (ja) 2020-12-17
US11296662B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
EP2458730B1 (en) Radiofrequency amplifier
JP3735270B2 (ja) 高周波半導体装置
JP5603893B2 (ja) 高周波半導体増幅器
US10242960B2 (en) Integrated passive device for RF power amplifier package
US20150311131A1 (en) Semiconductor package and system with an isolation structure to reduce electromagnetic coupling
JP5619055B2 (ja) 高周波半導体増幅器
JP2011172070A (ja) インピーダンス変換器、集積回路装置、増幅器および通信機モジュール
US9503030B2 (en) Radio frequency power amplifier
US20160240488A1 (en) Semiconductor device with an isolation structure coupled to a cover of the semiconductor device
US11431365B2 (en) Radio frequency module and communication device
US11489551B2 (en) Radio-frequency module and communication device
US11881876B2 (en) Radio frequency module and communication device
JP2018085613A (ja) 半導体装置
WO2019202631A1 (ja) 高周波電力増幅器
US20240154575A1 (en) High frequency amplifier
US11394407B2 (en) Radio frequency module and communication device
JP5800360B2 (ja) ドハティ増幅器
JP2021069068A (ja) 半導体装置
KR20160051544A (ko) 반도체 증폭기용 바이어스 회로 및 반도체 증폭 장치
US11979117B2 (en) High frequency semiconductor amplifier
JP5910963B2 (ja) カプラおよび半導体装置
JP7371340B2 (ja) 電力増幅装置及び電磁波放射装置
TWI675547B (zh) 達赫迪(Doherty)放大器
US20240162862A1 (en) Amplifier device with low frequency resonance decoupling circuitry
WO2023105662A1 (ja) 電力増幅器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18915288

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020514802

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18915288

Country of ref document: EP

Kind code of ref document: A1