TWI675547B - 達赫迪(Doherty)放大器 - Google Patents

達赫迪(Doherty)放大器 Download PDF

Info

Publication number
TWI675547B
TWI675547B TW108107791A TW108107791A TWI675547B TW I675547 B TWI675547 B TW I675547B TW 108107791 A TW108107791 A TW 108107791A TW 108107791 A TW108107791 A TW 108107791A TW I675547 B TWI675547 B TW I675547B
Authority
TW
Taiwan
Prior art keywords
input
output
circuit
amplifier
package
Prior art date
Application number
TW108107791A
Other languages
English (en)
Other versions
TW202010247A (zh
Inventor
嘉藤勝也
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Application granted granted Critical
Publication of TWI675547B publication Critical patent/TWI675547B/zh
Publication of TW202010247A publication Critical patent/TW202010247A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

封裝(1)，具有互相鄰接的第1及第2輸入端子(2, 3)與互相鄰接的第1及第2輸出端子(4, 5)。第1輸入整合電路(6)、第1延遲電路(7)、第2輸入整合電路(8)、第1放大器(9)以及第1輸出整合電路(10)在封裝(1)內部中在第1輸入端子(2)與第1輸出端子(4)之間依序連接。第3輸入整合電路(11)、第2放大器(12)、第2輸出整合電路(13)、第2延遲電路(14)以及第3輸出整合電路(15)在封裝(1)內部中在第2輸入端子(3)與第2輸出端子(5)之間依序連接。第1到第4整合電路(16～19)在封裝(1)的外側分別連接至第1輸入端子(2)、第2輸入端子(3)、第1輸出端子(4)以及第2輸出端子(5)。

Description

達赫迪(Doherty)放大器
本發明，係關於1個封裝內收納2個放大器的達赫迪(Doherty)放大器。
行動通訊中，傳送電力放大器，一般是要求高效率且低失真。又，為了對應近年來高速且大容量的通訊，使用高PAPR (峰均功率比（Peak Average Power Ratio））的調變波信號。高PAPR的信號以電力放大器放大時，為了滿足足失真規格，對飽和輸出電力以回退(back-off)之類的低平均輸出電力動作。因為一般回退(back-off)量與效率有相反的關係，使用高PAPR時不能期待高效率。以通信基地台為中心廣泛採用可以解決此問題之稱作達赫迪(Doherty)放大器的放大器。
達赫迪(Doherty)放大器中，利用λ/4線路，並聯合成AB級或B級偏壓的主要放大器與C級偏壓的峰值放大器。一邊的放大器的輸出配置λ/4線路。另一邊的放大器的輸入也配置λ/4線路。大信號輸入時，因為2個放大器同樣動作以同相合成，可以實現顯示與2合成放大器相同特性的大飽和輸出電力。另一方面，小信號輸入時，因為只有主要放大器動作，而且連接至主要放大器的輸出側的λ/4線路作用為阻抗反相器，由於高負載阻抗得到高效率。因此，達赫迪(Doherty)放大器可以在廣輸出電力範圍實現高效率。
因為達赫迪(Doherty)放大器使用2個放大器，為了小型化，最好收納2個放大器在1個封裝內。另一方面，積體化達赫迪(Doherty)放大器全體的話，特性的微調整困難。因此，最好只收納2個放大器與整合電路的一部分在封裝內，設置封裝外可調整的部分。但是，鄰接的輸入端子間或輸出端子間的電磁耦合影響元件特性。這是考慮相較於利用2組收納1個放大器在1個封裝內的半導體元件構成達赫迪(Doherty)放大器的情況，因為端子間距離縮短，加上通過鄰接的端子間的信號具有90度的相位差。對於此問題，提議封裝內設置電氣屏蔽的手法，但起因於電氣屏蔽的尺寸的小型化產生極限。又，也提議將達赫迪(Doherty)放大器的分配電路與合成電路以外全部封裝化(例如，參照專利文件1)。
[先行技術文件]
[專利文件]
[專利文件1]日本專利第2005-303771號公開公報
[發明所欲解決的課題]
將分配電路與合成電路以外全部封裝化，雖然可以抑制電磁耦合，但如上述有特性的微調整困難的問題。
因為本發明係為了解決上述課題而形成，其目的係抑制電磁耦合的同時，得到可以輕易進行特性的微調整的達赫迪(Doherty)放大器。
[用以解決課題的手段]
根據本發明的達赫迪(Doherty)放大器，其特徵在於包括封裝，具有互相鄰接的第1及第2輸入端子與互相鄰接的第1及第2輸出端子；第1輸入整合電路、第1延遲電路、第2輸入整合電路、第1放大器以及第1輸出整合電路，在上述封裝內部中在上述第1輸入端子與上述第1輸出端子之間依序連接；第3輸入整合電路、第2放大器、第2輸出整合電路、第2延遲電路以及第3輸出整合電路，在上述封裝內部中在第2輸入端子與第2輸出端子之間依序連接；以及第1到第4整合電路，在上 述封裝的外側分別連接至上 述第1輸入端子、上述第2輸入端子、上述第1輸出端子以及上述第2輸出端子。
[發明效果]
本發明，因為在封裝內內建延遲電路，可以使在封裝的輸入端子間與輸出端子間的相位同相。藉此，可以抑制小型封裝中產生的電磁耦合。又，利用封裝的外側的整合電路，可以輕易進行達赫迪(Doherty)放大器的特性微調整。
關於實施形態的放大器，參照圖面說明。相同或對應的構成要素附上相同的符號，有時省略重複的說明。
第一實施形態
第1圖係顯示第一實施形態的達赫迪(Doherty)放大器圖。封裝1，具有互相鄰接的1及第2輸入端子2、3與互相鄰接的第1及第2輸出端子4、5。
第1輸入整合電路6、第1延遲電路7、第2輸入整合電路8、第1放大器9以及第1輸出整合電路10在封裝1內部中在第1輸入端子2與第1輸出端子4之間依序連接。第3輸入整合電路11、第2放大器12、第2輸出整合電路13、第2延遲電路14以及第3輸出整合電路15在封裝1內部中在第2輸入端子3與第2輸出端子5之間依序連接。
第1放大器9以及第2放大器12，例如是GaN-HEMT(氮化鎵高電子移動率電晶體)。第1放大器9是AB級或B級偏壓。第2放大器12是C級偏壓。第1放大器9的閘極連接第2輸入整合電路8等，汲極連接第1輸出整合電路10。第2放大器12的閘極連接第3輸入整合電路11，汲極連接第2輸出整合電路13等。
第1到第4整合電路16～19在封裝1的外側分別連接第1輸入端子2、第2輸入端子3、第1輸出端子4以及第2輸出端子5。第1及第2整合電路16、17包含閘極偏壓電路也可以。第3及第4整合電路18、19包含汲極偏壓電路也可以。
分配電路20與合成電路21也設置在封裝1的外側。分配電路20，同相等分配輸入信號為2個，分別經由第1及第2整合電路16、17輸入至第1及第2輸入端子2、3。分配電路20，係具有特性阻抗70.71Ω(歐姆)且具有輸入信號的波長λ的1/4電氣長度的微帶線路22、23以及100Ω的電阻24的威爾金森 (Wilkinson)分配電路。
合成電路21，合成從第1及第2輸出端子4、5經由第3及第4整合電路18、19輸入的信號為1個。合成電路21的輸出連接整合電路25與負載26。負載26的電阻值一般是50Ω。整合電路25是具有特性阻抗35.36Ω且輸入信號的波長λ的1/4電氣長度的微帶線路。
封裝1的內部電路，例如以介電常數3～4且厚度20～30mil(千分之一英寸)左右的樹脂基板上形成的金屬圖案與SMD(表面安裝元件)元件構成。封裝1內部的整合電路，以壓接線(bonding wire)的阻抗、MIM(金屬-絕緣體-金屬)電容器、或介電常數30～300的介電體基板上形成的微帶線路構成。第1及第2延遲電路7、14，係在介電常數30～300的介電體基板上形成的微帶線路。
第2圖係顯示第一實施形態的達赫迪(Doherty)放大器的封裝平面圖。第3圖係顯示第一實施形態的達赫迪(Doherty)放大器的封裝剖面圖。散熱片(heat sink)27上裝配第1放大器9以及第2放大器12等。第1及第2輸入端子2、3、第1及第2輸出端子4、5以及散熱片27以壓模材28固定。但是，封裝1不限於壓模封裝，也可以是陶瓷封裝。
設計第1到第3輸入整合電路6、8、11以及第1及第2整合電路16、17，使大信號輸入時第1放大器9及第2放大器12的閘極內可以無反射輸入信號。設計第1到第3輸出整合電路10、13、15以及第3及第4整合電路18、19，使從第1放大器9及第2放大器12的汲極所見輸出側的阻抗成為最佳負載阻抗Z opt。一般Z opt是根據電晶體的負載拉移(Load-Pull)計算或負載拉移(Load-Pull)評估決定，設定飽和效率成為最大的負載，電力負載效率成為最大的負載或飽和輸出電力成為最大的負載等。
從第1輸入整合電路6的輸出端所見輸入側的阻抗在輸入信號的頻率下，是第1阻抗Z S1。從第3輸出整合電路15的輸入端所見輸出側的阻抗在輸入信號的頻率下，是第2阻抗Z L1。Z S1、Z L1不具備虛數部。第1延遲電路7的特性阻抗與Z S1相同。第2延遲電路14的特性阻抗與Z L1相同。第1延遲電路7及第2延遲電路14，因為阻抗不改變只延遲相位，必須連接至具有不具備虛數部的阻抗的電路。
第1放大器9的汲極到合成電路21的整合電路，設計為通過相位在輸入信號的頻率下成為90度+180度×N度(N是自然數)。又，第2放大器12的汲極到合成電路21的整合電路，設計為通過相位在輸入信號的頻率下成為0度+180度×M度(M是自然數)。在此，說明關於N＝0, M＝1的情況。由於如此設計，從合成電路21所見的第2放大器12側的小信號中的阻抗變成開放。又，第1放大器9的小信號中的負載阻抗，與大信號時相較設定為2倍高的阻抗。
第4圖係顯示第一實施形態的第2放大器的輸出整合電路的阻抗轉換圖。以第3輸出整合電路15與第4整合電路19將阻抗從50Ω變成Z L1。第2延遲電路14，連接至成為不具備此虛數部的阻抗Z L1之位置，以特性阻抗Z L1且具有信號波長λ的1/4電氣長度的微帶線路構成。第1延遲電路7也同樣，連接至成為不具備虛數部的阻抗Z S1的位置，以特性阻抗Z S1且具有信號波長λ的1/4電氣長度的微帶線路構成。
接著，與比較例比較說明本實施形態的效果。第5圖係顯示比較例的達赫迪(Doherty)放大器的電路圖。比較例中設置第1延遲電路7及第2延遲電路14在封裝1的外側。第1延遲電路7及第2延遲電路14的微帶線路的特性阻抗是500Ω。因此，封裝1的第1及第2輸入端子2, 3間或第1及第1輸出端子4, 5間產生90度的相位差。因此，路徑間的干擾的影響很大。
第6圖係顯示比較例的達赫迪(Doherty)放大器的汲極效率的計算結果圖。第7圖係顯示比較例的達赫迪(Doherty)放大器的增益計算結果圖。粗線是端子間距離為1mm(毫米)的情況，細線是端子間距離為100mm(毫米)的情況。比較例中，根據端子間距離縮小，認定飽和輸出電力下降與回退(back-off)時的效率下降。第8圖係顯示第一實施形態的達赫迪(Doherty)放大器的汲極效率的計算結果圖。第9圖係顯示第一實施形態的達赫迪(Doherty)放大器的增益計算結果圖。明白第一實施形態中端子間距離即使縮小至1mm特性也不惡化。
第10圖係顯示計算對飽和輸出電力的端子間距離的影響之結果圖。橫軸是端子間距離。縱軸，係以可以忽略端子間的電磁耦合的端子間距離100mm中的飽和輸出電力為基準的飽和輸出電力的相對變化。比較例中，端子間距離變成比大約10mm小時，看到飽和輸出的下降，明白數毫米的話下降很大。另一方面，第一實施形態中，端子間距離即使是1mm，飽和輸出電力的下降也僅少許。
第11圖係顯示改變延遲電路的電氣長度計算第一實施形態的達赫迪(Doherty)放大器的飽和輸出電力之結果圖。橫軸，是以輸入信號的1/4電氣長度規格化的第1延遲電路7以及第2延遲電路14的電氣長度。與一般的達赫迪(Doherty)放大器相同，第1延遲電路7以及第2延遲電路14的電氣長度不是嚴密的1/4λ也可以，輸入信號的波長λ的1/4±20%的範圍內的話，可以期待同樣的效果。
如以上說明，本實施形態中，因為在封裝內內建延遲電路，可以使封裝的輸入端子間與輸出端子間的相位同相。藉此，可以抑制小型封裝中產生的電磁耦合。又，以封裝外側的整合電路可以輕易進行達赫迪(Doherty)放大器的特性微調整。
第二實施形態
第12圖係顯示第二實施形態的達赫迪(Doherty)放大器的封裝內部之等價電路圖。第13圖係顯示第二實施形態的達赫迪(Doherty)放大器的封裝內部的佈置平面圖。與第一實施形態不同，第1延遲電路7及第2延遲電路14不是以微帶線路，而是以集中常數構成。電感器29～36是以壓接線(bonding wire)構成。電感器37～40是以半導體基板上形成的MIM電容器或介電體基板上的金屬圖案與散熱片構成的平行平板電容器等。
對應第一實施形態的第2延遲電路14的是串聯連接的2個電感器35、36之間分流連接電容器40的T型電路。第14圖係顯示第二實施形態的第2放大器的輸出整合電路的阻抗轉換圖。此T型電路不助於阻抗轉換，設置為只有通過相位90度延遲。同樣地，對應第一實施形態的第1延遲電路7的是串聯連接的2個電感器29、30之間分流連接電容器37的T型電路。
第一實施形態中，雖然第1延遲電路7及第2延遲電路14以高介電常數基板構成，但第二實施例中以集中常數構成。因此，可以輕易實現第1延遲電路7及第2延遲電路14的小型電路尺寸。又，如第13圖所示，配置第1放大器9與第2放大器12的裝配位置在對信號的進行方向不同的位置上。因此，不只是輸入端子間以及輸出端子間，壓接線間的干擾也可以抑制。
第三實施形態
第15圖係顯示第三實施形態的達赫迪(Doherty)放大器圖。本實施形態中，第1輸入整合電路41、第1放大器9及第1輸出整合電路42在封裝1的內部中在第1輸入端子2與第1輸出端子4之間依序連接。第2輸入整合電路43、第2放大器12及第2輸出整合電路44在封裝1的內部中在第2輸入端子3與第2輸出端子5之間依序連接。
第1輸入端子2到第1放大器9的電氣長度，在輸入信號的波長λ的1/4±20%的範圍內比第2輸入端子3到第2放大器12的電氣長度更長。因此，第1輸入整合電路41對第2輸入整合電路43使通過相位90度延遲。
從第2放大器12到第2輸出端子5的電氣長度，在輸入信號的波長λ的1/4±20%的範圍內比第1放大器9到第1輸出端子4的電氣長度更長。因此，第2輸出整合電路44對第1輸出整合電路42使通過相位延遲90度。
第2輸出整合電路44與第4整合電路19，與第一實施形態相同，設計為從第2放大器12的汲級端所見輸出的阻抗成為最佳負載阻抗Zopt。但是，第2輸出整合電路44有助於阻抗轉換，設計為對第1輸出整合電路42使通過相位延遲90度。也同樣設計第1輸入整合電路41及第2輸入整合電路43。
第16圖係顯示第三實施形態的達赫迪(Doherty)放大器的封裝內部之等價電路圖。第1輸入整合電路41具有阻抗45～47、電容器48以及微帶線路49。第2輸入整合電路43具有電感器50、51以及電容器52。第1輸出整合電路42具有電感器53。第2輸出整合電路44具有電感器54、55以及微帶線路56。
第17圖係顯示第三實施形態的第1放大器的輸出整合電路的阻抗轉換圖。第18圖係顯示第三實施形態的第2放大器的輸出整合電路的阻抗轉換圖。第1放大器9以及第2放大器12都從50Ω阻抗轉換至Z opt。又，第2輸出整合電路44中，以微帶線路56延遲相位90度。第1輸入整合電路41也相同。因此，與第一實施形態相同，輸入端子間與輸出端子間信號成為同相。又，第1輸出整合電路42與第2輸出整合電路44中的通過相位差是90度，第1輸入整合電路41與第2輸入整合電路43中的通過相位差是90度的話，第16圖所示的電路以外也得到相同的效果。
第一實施形態的第1延遲電路7及第2延遲電路14雖然無助於阻抗轉換，但本實施形態的第1輸入整合電路41及第2輸出整合電路44有助於阻抗轉換。因此，因為第一實施形態的效果之外，加上可以多段化阻抗轉換，可以期待寬頻帶的特性。
1‧‧‧封裝
2‧‧‧第1輸入端子
3‧‧‧第2輸入端子
4‧‧‧第1輸出端子
5‧‧‧第2輸出端子
6‧‧‧第1輸入整合電路
7‧‧‧第1延遲電路
8‧‧‧第2輸入整合電路
9‧‧‧第1放大器
10‧‧‧第1輸出整合電路
11‧‧‧第3輸入整合電路
12‧‧‧第2放大器
13‧‧‧第2輸出整合電路
14‧‧‧第2延遲電路
15‧‧‧第3輸出整合電路
16-19‧‧‧第1-4整合電路
20‧‧‧分配電路
21‧‧‧合成電路
22、23‧‧‧微帶線路
24‧‧‧電阻
25‧‧‧整合電路
26‧‧‧負載
27‧‧‧散熱片
28‧‧‧壓模材
29-36‧‧‧電感器
37‧‧‧電容器
40‧‧‧電容器
41‧‧‧第1輸入整合電路
42‧‧‧第1輸出整合電路
43‧‧‧第2輸入整合電路
44‧‧‧第2輸出整合電路
45-47‧‧‧阻抗
48‧‧‧電容器
49‧‧‧微帶線路
50、51‧‧‧電感器
52‧‧‧電容器
53‧‧‧電感器
54、55‧‧‧電感器
56‧‧‧微帶線路
ZS1‧‧‧第1阻抗
ZL1‧‧‧第2阻抗
[第1圖]係顯示第一實施形態的達赫迪(Doherty)放大器圖；
[第2圖]係顯示第一實施形態的達赫迪(Doherty)放大器的封裝平面圖；
[第3圖]係顯示第一實施形態的達赫迪(Doherty)放大器的封裝剖面圖；
[第4圖]係顯示第一實施形態的第2放大器的輸出整合電路的阻抗轉換圖；
[第5圖]係顯示比較例的達赫迪(Doherty)放大器的電路圖；
[第6圖]係顯示比較例的達赫迪(Doherty)放大器的汲極效率的計算結果圖；
[第7圖]係顯示比較例的達赫迪(Doherty)放大器的增益計算結果圖；
[第8圖]係顯示第一實施形態的達赫迪(Doherty)放大器的汲極效率的計算結果圖；
[第9圖]係顯示第一實施形態的達赫迪(Doherty)放大器的增益計算結果圖；
[第10圖]係顯示計算對飽和輸出電力的端子間距離的影響之結果圖；
[第11圖]係顯示改變延遲電路的電氣長度計算第一實施形態的達赫迪(Doherty)放大器的飽和輸出電力之結果圖；
[第12圖]係顯示第二實施形態的達赫迪(Doherty)放大器的封裝內部之等價電路圖；
[第13圖]係顯示第二實施形態的達赫迪(Doherty)放大器的封裝內部的佈置平面圖；
[第14圖]係顯示第二實施形態的第2放大器的輸出整合電路的阻抗轉換圖；
[第15圖]係顯示第三實施形態的達赫迪(Doherty)放大器圖；
[第16圖]係顯示第三實施形態的達赫迪(Doherty)放大器的封裝內部之等價電路圖；
[第17圖]係顯示第三實施形態的第1放大器的輸出整合電路的阻抗轉換圖；以及
[第18圖]係顯示第三實施形態的第2放大器的輸出整合電路的阻抗轉換圖。

Claims (5)

  1. 一種達赫迪(Doherty)放大器，其特徵在於包括：封裝，具有互相鄰接的第1及第2輸入端子與互相鄰接的第1及第2輸出端子；第1輸入整合電路、第1延遲電路、第2輸入整合電路、第1放大器以及第1輸出整合電路，在上述封裝內部中在上述第1輸入端子與上述第1輸出端子之間依序連接；第3輸入整合電路、第2放大器、第2輸出整合電路、第2延遲電路以及第3輸出整合電路，在上述封裝內部中在上述第2輸入端子與上述第2輸出端子之間依序連接；第1到第4整合電路，在上述封裝的外側分別連接至上述第1輸入端子、上述第2輸入端子、上述第1輸出端子以及上述第2輸出端子；分配電路，設置在上述封裝的外側，分配輸入信號為2個，分別經由上述第1及第2整合電路輸入至上述第1及第2輸入端子；以及合成電路，設置在上述封裝的外側，合成從上述第1及第2輸出端子經由上述第3及第4整合電路輸入的信號為1個。
  2. 如申請專利範圍第1項所述的達赫迪(Doherty)放大器，其中從上述第1輸入整合電路的輸出端所見的輸入側的阻抗在輸入信號的頻率下，是第1阻抗；從上述第3輸出整合電路的輸入端所見的輸出側的阻抗在上述輸入信號的頻率下，是第2阻抗；上述第1及第2阻抗不具備虛數部；上述第1延遲電路的特性阻抗與上述第1阻抗相同；上述第2延遲電路的特性阻抗與上述第2阻抗相同；上述第1及第2延遲電路的電氣長度在上述輸入信號的波長λ的1/4±20%的範圍內。
  3. 如申請專利範圍第2項所述的達赫迪(Doherty)放大器，其中上述第1及第2延遲電路是微帶線路。
  4. 如申請專利範圍第2項所述的達赫迪(Doherty)放大器，其中上述第1及第2延遲電路分別是在串聯連接的2個電感器之間分流連接電容器的構成。
  5. 一種達赫迪(Doherty)放大器，其特徵在於包括：封裝，具有互相鄰接的第1及第2輸入端子與互相鄰接的第1及第2輸出端子；第1輸入整合電路、第1放大器以及第1輸出整合電路，在上述封裝內部中在上述第1輸入端子與上述第1輸出端子之間依序連接；第2輸入整合電路、第2放大器以及第2輸出整合電路，在上述封裝內部中在上述第2輸入端子與上述第2輸出端子之間依序連接；第1到第4整合電路，在上述封裝的外側分別連接至上述第1輸入端子、上述第2輸入端子、上述第1輸出端子以及上述第2輸出端子；分配電路，設置在上述封裝的外側，分配輸入信號為2個，分別經由上述第1及第2整合電路輸入至上述第1及第2輸入端子；以及合成電路，設置在上述封裝的外側，合成從上述第1及第2輸出端子經由上述第3及第4整合電路輸入的信號為1個；其中，從上述輸入端子到上述第1放大器的電氣長度，在輸入信號的波長1/4±20%的範圍內比上述第2輸入端子到上述第2放大器的電氣長度更長；從上述第2放大器到上述第2輸出端子的電氣長度，在上述輸入信號的波長1/4±20%的範圍內比上述第1放大器到上述第1輸出端子的電氣長度更長。
TW108107791A 2018-08-20 2019-03-08 達赫迪(Doherty)放大器 TWI675547B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2018/030654 WO2020039474A1 (ja) 2018-08-20 2018-08-20 ドハティ増幅器
WOPCT/JP2018/030654 2018-08-20
??PCT/JP2018/030654 2018-08-20

Publications (2)

Publication Number Publication Date
TWI675547B true TWI675547B (zh) 2019-10-21
TW202010247A TW202010247A (zh) 2020-03-01

Family

ID=69023866

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107791A TWI675547B (zh) 2018-08-20 2019-03-08 達赫迪(Doherty)放大器

Country Status (7)

Country Link
US (1) US11374539B2 (zh)
JP (1) JP7031751B2 (zh)
KR (1) KR102564085B1 (zh)
CN (1) CN112534712A (zh)
DE (1) DE112018007923T5 (zh)
TW (1) TWI675547B (zh)
WO (1) WO2020039474A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041627A1 (en) * 2002-08-29 2004-03-04 Pohang University Of Science And Technology Foundation Doherty amplifier
US20060103466A1 (en) * 2004-11-18 2006-05-18 Shah Tushar R High efficiency doherty amplifier with a segmented main amplifier
JP2006333201A (ja) * 2005-05-27 2006-12-07 Nec Electronics Corp ドハティ型増幅器
KR101091971B1 (ko) * 2010-06-01 2011-12-09 포항공과대학교 산학협력단 이중 도허티 전력증폭기
US20140035681A1 (en) * 2012-08-02 2014-02-06 Telefonaktiebolaget L M Ericsson (Publ) Multi-frequency multi-standard reconfigurable doherty amplifier
CN104113286A (zh) * 2014-07-10 2014-10-22 大唐移动通信设备有限公司 一种Doherty功率放大电路
US20150180428A1 (en) * 2013-12-20 2015-06-25 Telefonaktiebolaget L M Ericsson (Publ) Enhanced and Versatile N-Way Doherty Power Amplifier
US20160268976A1 (en) * 2013-10-05 2016-09-15 Rwth Aachen Sequential broadband doherty power amplifier with adjustable output power back-off
US20170359032A1 (en) * 2016-06-09 2017-12-14 Nxp Usa, Inc. Doherty amplifiers with minimum phase output networks
CN206878781U (zh) * 2017-05-12 2018-01-12 清华大学 基于单频线的毫米波双频Doherty功率放大器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798295B2 (en) * 2002-12-13 2004-09-28 Cree Microwave, Inc. Single package multi-chip RF power amplifier
JP4520204B2 (ja) 2004-04-14 2010-08-04 三菱電機株式会社 高周波電力増幅器
US9401342B2 (en) * 2013-06-27 2016-07-26 Freescale Semiconductor, Inc. Semiconductor package having wire bond wall to reduce coupling
US9240390B2 (en) 2013-06-27 2016-01-19 Freescale Semiconductor, Inc. Semiconductor packages having wire bond wall to reduce coupling
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041627A1 (en) * 2002-08-29 2004-03-04 Pohang University Of Science And Technology Foundation Doherty amplifier
US20060103466A1 (en) * 2004-11-18 2006-05-18 Shah Tushar R High efficiency doherty amplifier with a segmented main amplifier
JP2006333201A (ja) * 2005-05-27 2006-12-07 Nec Electronics Corp ドハティ型増幅器
KR101091971B1 (ko) * 2010-06-01 2011-12-09 포항공과대학교 산학협력단 이중 도허티 전력증폭기
US20140035681A1 (en) * 2012-08-02 2014-02-06 Telefonaktiebolaget L M Ericsson (Publ) Multi-frequency multi-standard reconfigurable doherty amplifier
US20160268976A1 (en) * 2013-10-05 2016-09-15 Rwth Aachen Sequential broadband doherty power amplifier with adjustable output power back-off
US20150180428A1 (en) * 2013-12-20 2015-06-25 Telefonaktiebolaget L M Ericsson (Publ) Enhanced and Versatile N-Way Doherty Power Amplifier
CN104113286A (zh) * 2014-07-10 2014-10-22 大唐移动通信设备有限公司 一种Doherty功率放大电路
US20170359032A1 (en) * 2016-06-09 2017-12-14 Nxp Usa, Inc. Doherty amplifiers with minimum phase output networks
CN206878781U (zh) * 2017-05-12 2018-01-12 清华大学 基于单频线的毫米波双频Doherty功率放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2014年6月6日公開文件Xiaofan Chenl "A Concurrent Dual-band 1.9-2.6-GHz Doherty Power Amplifier with Intermodulation Impedance Tuning" 2014 IEEE MTT-S International Microwave Symposium (IMS2014_
年6月6日公開文件Xiaofan Chenl "A Concurrent Dual-band 1.9-2.6-GHz Doherty Power Amplifier with Intermodulation Impedance Tuning" 2014 IEEE MTT-S International Microwave Symposium (_ *

Also Published As

Publication number Publication date
KR20210027485A (ko) 2021-03-10
JPWO2020039474A1 (ja) 2021-02-25
US20210013840A1 (en) 2021-01-14
KR102564085B1 (ko) 2023-08-04
TW202010247A (zh) 2020-03-01
CN112534712A (zh) 2021-03-19
US11374539B2 (en) 2022-06-28
JP7031751B2 (ja) 2022-03-08
DE112018007923T5 (de) 2021-05-06
WO2020039474A1 (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
US10284147B2 (en) Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
CN102480272B (zh) 射频放大器
JP6882599B2 (ja) 広帯域高調波整合ネットワーク
US10594266B2 (en) Multiple-path amplifier with series component along inverter between amplifier outputs
JP3735270B2 (ja) 高周波半導体装置
TWI766983B (zh) 具有大的射頻及瞬時頻寬的反相杜赫功率放大器
US20110204976A1 (en) Impedance transformer, integrated circuit device, amplifier, and communicator module
CN112953401A (zh) 集成多路径功率放大器
CN111800093A (zh) 集成多尔蒂放大器
JP5424790B2 (ja) 高出力増幅器
JP2011172072A (ja) 伝送線路、インピーダンス変換器、集積回路搭載装置および通信機モジュール
JPWO2016113905A1 (ja) ドハティ方式増幅器および電力増幅器
JP5239905B2 (ja) 高周波増幅器
TWI675547B (zh) 達赫迪(Doherty)放大器
WO2019202631A1 (ja) 高周波電力増幅器
JP7024838B2 (ja) ドハティ増幅器
JP6773256B1 (ja) ドハティ増幅器
JP5800360B2 (ja) ドハティ増幅器
TWI669907B (zh) 放大器
JP7215640B1 (ja) 電力増幅器
JP5910963B2 (ja) カプラおよび半導体装置
KR101601829B1 (ko) 고출력 반도체 소자 패키지
JP2012099609A (ja) 高周波半導体装置