TWI669907B - 放大器 - Google Patents

放大器 Download PDF

Info

Publication number
TWI669907B
TWI669907B TW107113840A TW107113840A TWI669907B TW I669907 B TWI669907 B TW I669907B TW 107113840 A TW107113840 A TW 107113840A TW 107113840 A TW107113840 A TW 107113840A TW I669907 B TWI669907 B TW I669907B
Authority
TW
Taiwan
Prior art keywords
input
output
path
amplifying element
lead
Prior art date
Application number
TW107113840A
Other languages
English (en)
Other versions
TW201933765A (zh
Inventor
堀口健一
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Publication of TW201933765A publication Critical patent/TW201933765A/zh
Application granted granted Critical
Publication of TWI669907B publication Critical patent/TWI669907B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/198—A hybrid coupler being used as coupling circuit between stages of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

包括輸入分配部，具有分流輸入信號的第1路徑與第2路徑，上述第1路徑的通過相位與上述第2路徑的通過相位不同；第1放大元件，放大輸入上述第1路徑的信號；第2放大元件，放大輸入上述第2路徑的信號；輸出合成部，以傳送上述第1放大元件的輸出的第3路徑以及傳送上述第2放大元件的輸出的第4路徑，合成上述第1放大元件與上述第2放大元件的輸出，上述第3路徑與上述第4路徑的通過相位不同；以及電磁耦合部，電磁耦合通過上述輸入分配部輸入上述第1放大元件與上述第2放大元件的2個信號或從上述第1放大元件與上述第2放大元件輸出並輸入上述輸出合成部的2個信號。

Description

放大器
此發明關於放大器。
隨著通信容量的增大，產生放大無線通信中更寬頻的信號或跨越複數的頻帶的信號之需要。又，根據小型化散熱機器、降低營運成本等要求，無線用傳送機要求消耗電力的削減。因此，高頻放大器以寬頻範圍實現高效率被視為很重要。
專利文件1揭示高頻放大器。專利文件1中揭示，在分流輸入信號至2個路徑再分別放大後合成的放大器中，放大器與輸出合成電路之間夾住90度混合電路。因此，對於輸入信號的基本波開路，對於2次諧波做出成為短路的輸出整合，實現放大器的高效率化。
[先行技術文件]
[專利文件]
專利文件1：日本專利平成11年第112252號公開公報
習知的高頻放大器，根據包含半導體的電路的頻率特性，得到高效率的頻帶被限定得很窄，寬頻上不能實現高 效率。
本發明係用以解決上述問題而形成，目的在於分流輸入信號至2個路徑分別放大後合成再輸出的構成中，提供寬頻上以高效率動作的放大器。
根據本申請發明的放大器，包括輸入分配部，具有分流輸入信號的第1路徑與第2路徑，上述第1路徑的通過相位與上述第2路徑的通過相位不同；第1放大元件，放大輸入上述第1路徑的信號；第2放大元件，放大輸入上述第2路徑的信號；輸出合成部，以傳送上述第1放大元件的輸出的第3路徑以及傳送上述第2放大元件的輸出的第4路徑，合成上述第1放大元件與上述第2放大元件的輸出，上述第3路徑與上述第4路徑的通過相位不同；以及電磁耦合部，電磁耦合通過上述輸入分配部輸入上述第1放大元件與上述第2放大元件的2個信號或從上述第1放大元件與上述第2放大元件輸出並輸入上述輸出合成部的2個信號。
以下揭示本發明其它的特徵。
根據此發明，使分流2個信號電磁耦合，可以提供寬頻上以高效率動作的放大器。
10‧‧‧輸入端子
12‧‧‧輸入分配部
14‧‧‧電磁耦合部
14a‧‧‧第1部分
14b‧‧‧第2部分
16‧‧‧第1放大元件
18‧‧‧第2放大元件
20‧‧‧電磁耦合部
20a‧‧‧第3部分
20b‧‧‧第4部分
22‧‧‧輸出合成部
24‧‧‧輸出端子
30‧‧‧電力分配器
34‧‧‧相位線路
36‧‧‧相位線路
38‧‧‧電力合成器
42‧‧‧第1輸入整合電路
42a‧‧‧第1外部整合電路
42b‧‧‧第1預配電路
43‧‧‧第2輸入整合電路
43a‧‧‧第2外部整合電路
43b‧‧‧第2預配電路
44‧‧‧第1輸出整合電路
44a‧‧‧第1外部整合電路
44b‧‧‧第1預配電路
45‧‧‧第2輸出整合電路
45a‧‧‧第2外部整合電路
45b‧‧‧第2預配電路
49‧‧‧晶片
50、51‧‧‧輸入埠
52、53‧‧‧輸出埠
60‧‧‧半導體封裝
62‧‧‧框體
63‧‧‧GND圖案
90‧‧‧電力分配器
92‧‧‧90度混合電路
94‧‧‧電力合成器
L1‧‧‧第1輸入引線
L2‧‧‧第2輸入引線
L3‧‧‧第1輸出引線
L4‧‧‧第2輸出引線
W1‧‧‧第1輸入金屬線
W2‧‧‧第2輸入金屬線
W3‧‧‧第1輸出金屬線
W4‧‧‧第2輸出金屬線
W5‧‧‧第1連接金屬線
W6‧‧‧第2連接金屬線
Z1、Z2、Z3、Z4‧‧‧阻抗
[第1圖]係根據第一實施形態的放大器的構成圖；[第2圖]係根據變形例的放大器的構成圖； [第3圖]係顯示汲極效率的頻率特性圖；[第4圖]係根據第二實施形態的放大器的構成圖；[第5圖]係根據第三實施形態的放大器的構成圖；[第6圖]係顯示耦合量的決定方法圖；[第7圖]係根據第四實施形態的放大器的構成圖；[第8圖]係半導體封裝的平面圖；[第9圖]係根據第五實施形態的放大器的構成圖；[第10圖]係半導體封裝的平面圖；[第11圖]係根據變形例的半導體封裝的平面圖；[第12圖]係根據第六實施形態的放大器的構成圖；[第13圖]係半導體封裝的平面圖；以及[第14圖]係比較例的放大器的構成圖。
參照圖面說明根據實施形態的放大器。相同或對應的構成要素附上相同的符號，有時省略重複說明。
第一實施形態
第1圖根據第一實施形態的放大器的構成圖。連接輸入分配部12至輸入端子10。輸入分配部12，例如具有90度混合電路。輸入分配部12，具有分流輸入信號的第1路徑與第2路徑。第1路徑係從輸入端子10往第1放大元件16的路徑。第2路徑係從輸入端子10往第2放大元件18的路徑。第1路徑的通過相位與第2路徑的通過相位不同。
對輸入分配部12，連接電磁耦合部14。電磁耦合部14，設置在輸入分配部12、第1放大元件16及第2放大元 件18之間。第1圖中顯示使用耦合電路作為電磁耦合部14。電磁耦合部14包括第1部分14a以及靠近第1部分14a的第2部分14b。通過第1部分14a的信號上重疊通過第2部分14b的信號，通過第2部分14b的信號上重疊通過第1部分14a的信號。
對電磁耦合部14連接第1放大元件16與第2放大元件18。輸入第1路徑的信號經由電磁耦合部14以第1放大元件16放大，輸入第2路徑的信號經由電磁耦合部14以第2放大元件18放大。
對第1放大元件16與第2放大元件18的輸出，連接電磁耦合部20。電磁耦合部20，設置在第1放大元件16及第2放大元件18與輸出合成部22之間。第1圖中顯示使用耦合電路作為電磁耦合部20。電磁耦合部20包括第3部分20a以及靠近第3部分20a的第4部分20b。通過第3部分20a的信號上重疊通過第4部分20b的信號，通過第4部分20b的信號上重疊通過第3部分20a的信號。
對電磁耦合部20的輸出連接輸出合成部22。輸出合成部22例如具有90度混合電路。輸出合成部22，具有傳送第1放大元件16的輸出的第3路徑以及傳送第2放大元件18的輸出的第4路徑。第3路徑的通過相位與第4路徑的通過相位不同。由於第3路徑與第4路徑相連，合成第1放大元件16與第2放大元件18的輸出。通過輸出合成部22的信號輸出至輸出端子24。
說明關於如此構成的放大器的信號的傳輸。輸入端子10內輸入的信號，由輸入分配部12分流至第1路徑與第 2路徑，從第1路徑輸出延遲90度相位的信號，從第2路徑輸出延遲180度相位的信號。輸入第1路徑的信號傳送經過電磁耦合部14由第1放大元件16放大，輸入第2路徑的信號傳送經過電磁耦合部14由第2放大元件18放大。電磁耦合部14中，從第1部分14a往第2部分14b時漏出信號的一部分，從第2部分14b到第1部分14a時漏出信號的一部分。
由第1放大元件16放大的信號傳送經過電磁耦合部20再輸入至輸出合成部22，由第2放大元件18放大的信號傳送經過電磁耦合部20再輸入至輸出合成部22。電磁耦合部20中，從第3部分20a往第4部分20b時漏出信號的一部分，從第4部分20b到第3部分20a漏出信號的一部分。於是，從第3部分20a往輸出合成部22的輸出端輸出延遲180度相位的信號，從第4部分20b往輸出合成部22的輸出端輸出延遲90度相位的信號。合成這些信號再從輸出端子24輸出。
本實施形態的放大器，根據電磁耦合部14的效果，流過第1部分14a的信號與從第2部分14b往第1部分14a漏出來的信號之2個信號成分輸入第1放大元件16。由於90度混合電路構成的輸入分配部12中的輸出入埠間通過相位不同，從第2部分14b漏出再輸入第1放大元件16的成分之耦合成分的通過相位，相較於從第1部分14a輸入第1放大元件16的成分之通過成分的通過相位，相對地相位延遲。這是因為第2路徑的通過相位比第1路徑的通過相位大。
同樣地，流過第2部分14b的信號與從第1部分14a往第2部分14b漏出來的信號之2個信號成分輸入第2放大元 件18。由於90度混合電路構成的輸入分配部12中的輸出入埠間通過相位不同，從第1部分14a漏出再輸入第2放大元件18的成分之耦合成分的通過相位，相較於從第2部分14b輸入第2放大元件18的成分之通過成分的通過相位，相對地相位超前。這是因為第2路徑的通過相位比第1路徑的通過相位大。
即，在第1放大元件16與第2放大元件18的輸入端，通過成分與耦合成分的相對相位關係分別不同。在放大器的輸入側，由於頻率不同，阻抗整合即使改變，據此產生的影響在第1放大元件16與第2放大元件18中也不同。因此，作為放大器全體可以實現寬頻特性。
實際上，2個路徑間信號耦合之際能夠存在某一定的相位變化。但是，其相位變化在從第1部分14a往第2部分14b的耦合與從第2部分14b往第1部分14a的耦合均等發生。因此，第1放大元件16的輸入端中通過成分與耦合成分的相對相位關係不同，第2放大元件18的輸入端中通過成分與耦合成分的相對相位關係不同之結論不變。
同樣的現象，在電磁耦合部20與輸出合成部22之間也發生。在輸出合成部22的一方的輸入端通過成分與耦合成分的假定相位關係不同，另一方的輸入端也是通過成分與耦合成分的假定相位關係不同。因此，在放大器的輸出側根據頻率不同阻抗整合即使改變，據此產生的影響在第1放大元件16與第2放大元件18中也不同。因此，作為放大器全體可以實現寬頻特性。
由於提供從第3路徑到輸出端終的通過相位比從 第4路徑到輸出端終的通過相位大的輸出合成部22，可以從輸出端子24輸出實質上相位一致的信號。
第2圖係根據變形例的放大器的構成圖。輸入分配部12，包括電力分配器30與相位線路34。相位線路34，例如可以是作用為90度相移器的90度線路。輸入分配部12在第2路徑上具有相位線路34。輸出合成部22，包括相位線路36與電力合成器38。相位線路36可以是作用為90度相移器的90度線路。輸出合成部22在第3路徑上具有相位線路36。
根據第2圖所示的放大器，可以得到與上述的第1圖所示的放大器相同的動作以及效果。將第1圖的輸入分配部12置換為第2圖的輸入分配部12也可以，將第1圖的輸出合成部22置換為第2圖的輸出合成部22也可以。
第3圖係顯示放大器汲極效率的頻率特性的模擬結果圖。第3圖中，實線顯示關於本實施形態的放大器的模擬結果，虛線顯示關於比較例的放大器的模擬結果。比較例的放大器例如是第14圖所示的放大器。比較例的放大器，在電力分配器90中分流成2個的信號以第1放大元件16與第2放大元件18放大，通過90度混合電路92與電力合成器94從輸出端子24輸出。如此的比較例的放大器，在特定的頻率中可以得到高汲極效率，但顯示高汲極效率的頻帶窄。相對於此，第3圖的實線所示的本實施形態的情況，相較於比較例汲極效率的最大值稍微下降，但可以比比較例擴大顯示一定汲極效率的頻寬。例如，顯示50%以上的汲極效率的頻寬，本實施形態比比較例寬。
根據第一實施形態的放大器在不失去其特徵的範圍內可以是各種變形。電磁耦合部14，能夠採用使通過輸入分配部12輸入第1放大元件16與第2放大元件18的2個信號電磁耦合的各種構成。又，電磁耦合部20，能夠採用電磁耦合從第1放大元件16與第2放大元件18輸出並輸入至輸出合成部22的2個信號之各種構成。本實施形態中設置2個電磁耦合部14、20。但是，省略電磁耦合部14、20中之一方也可以，在那情況下放大器全體也可以實現寬頻特性。
第二實施形態
第4圖係根據第二實施形態的放大器的構成圖。輸入分配部12在第2路徑上具有相位線路34，輸出合成部22在第3路徑上具有相位線路36。相位線路34、36，可以是90度線路。輸入至輸入端子10的信號，以輸入分配部12分流至第1路徑與第2路徑，通過第1路徑的信號原封不動輸出，通過第2路徑的信號經由相位線路34輸出。
輸入至第1路徑的信號傳送經過電磁耦合部14，由第1放大元件16放大，輸入至第2路徑的信號傳送經過電磁耦合部14，由第2放大元件18放大。第1放大元件16放大的信號傳送經過電磁耦合部20，輸入至第3路徑的相位線路36後，由第2放大元件18放大並傳送經過電磁耦合部20，再與通過第4路徑的信號合成，從輸出端子24輸出。
根據第二實施形態的放大器，由於與第一實施形態相同設置電磁耦合部14、20，可以提供在寬頻上以高效率動作的放大器。省略電磁耦合部14、20中任一方也可以。
第三實施形態
第5圖係根據第三實施形態的放大器的構成圖。輸入分配部12的第1路徑與第1放大元件16之間設置第1輸入整合電路42。輸入分配部12的第2路徑與第2放大元件18之間設置第2輸入整合電路43。第1放大元件16與輸出合成部22的第3路徑之間設置第1輸出整合電路44。第2放大元件18與輸出合成部22的第4路徑之間設置第2輸出整合電路45。第1輸入整合電路42與第2輸入整合電路43鄰接，第1輸出整合電路44與第2輸出整合電路45鄰接。
第1輸入整合電路42的一部分與第2輸入整合電路43的一部分，沒夾住GND圖案對向，設置耦合量為-20dB(分貝)以上-3dB以下的部分，以此部分作為電磁耦合部。具體而言，第1輸入整合電路42的與第2輸入整合電路43最靠近之處沒夾住GND圖案，由於對向的輸入整合電路間高頻信號空間性電磁場耦合，使輸入整合電路間的耦合量為-20dB(分貝)以上-3dB以下。因此，電磁耦合部，可以設置在第1輸入整合電路42與第2輸入整合電路43中。
第1輸出整合電路44的一部分與第2輸出整合電路45的一部分，由於沒夾住GND圖案對向，設置耦合量為-20dB(分貝)以上-3dB以下的部分，以此部分作為電磁耦合部。具體而言，第1輸出整合電路44的一部分與第2輸出整合電路45最靠近之處沒夾住GND圖案，由於對向的2個輸出整合電路間高頻信號空間性電磁場耦合，使輸出整合電路間的耦合量為-20dB(分貝)以上-3dB以下。因此，電磁耦合部，也 可以設置在第1輸出整合電路44與第2輸出整合電路45中。
不特別限定輸入分配部12的構成，但是係第2路徑上具有相位線路34的構成。不特別限定輸出合成部22的構成，但是係第3路徑上具有相位線路36的構成。
第6圖係顯示輸入整合電路間產生的耦合量的定義。2個整合電路間的耦合量，在以實電路的阻抗Z1、Z2、Z3、Z4終結整合電路的輸出入端子的狀態下，以一方的整合電路的輸入埠與另一方的整合電路的輸出埠之間的通過特性定義。第6圖所示的例中，事先以實測或模擬求得從第5圖所示的電路的第1輸入整合電路42所見第1放大元件16的方向的阻抗Z2以及從第2輸入整合電路43所見第2放大元件18的方向的阻抗Z4，利用其值作為輸出埠52、53的終端阻抗。同樣地，第5圖所示的電路中，以實測或模擬求得從第1輸入整合電路42所見輸入側的阻抗Z1以及從第2輸入整合電路43所見輸入側的阻抗Z3，利用其值作為第6圖的輸入埠50、51的終端阻抗。
測量中，對於輸入埠50以及輸出埠53取代為終端阻抗Z1、Z4，例如連接網路分析器等的測量器，測量其間的S參數。將測量的S參數取入電路模擬器，輸入埠50、51以及輸出埠52、53以阻抗Z1、Z3及阻抗Z2、Z4終結的狀態下，以模擬器計算輸入埠50與輸出埠53的路徑間的通過特性，算出耦合量。考慮近似表現測量誤差或複數阻抗之際的誤差，終端阻抗Z1、Z2、Z3、Z4的再現精度是反射誤差即回波耗損如果在10dB以內的話有效。第6圖以輸入整合電路為例 說明，但輸出整合電路的情況也以同樣的方法求得耦合量。
本實施形態中，通過第1路徑往第1輸入整合電路42前進的信號與經由第2路徑的相位線路34往第2輸入整合電路43前進的信號電磁耦合。又，通過第1放大元件16往第1輸出整合電路44前進的信號與通過第2放大元件18往第2輸出整合電路45前進的信號電磁耦合。藉此，可以提供在寬頻上以高效率動作的放大器。
本實施形態中，說明放大元件的輸入整合電路與輸出整合電路兩方有電磁耦合的情況，只在其中一方提供有意的電磁耦合也可以。
第四實施形態
第7圖係根據第四實施形態的放大器的構成圖。此放大器包括組裝第1放大元件16與第2放大元件18的半導體封裝60。第8圖係半導體封裝60的平面圖。半導體封裝60，包括第1輸入引線L1、第2輸入引線L2、第1輸出引線L3、第2輸出引線L4、固定這些引線的框體62以及GND圖案63。第1輸入引線L1、第2輸入引線L2、第1輸出引線L3及第2輸出引線L4是封裝引線。
半導體封裝60，更包括第1輸入金屬線W1、第2輸入金屬線W2、第1輸出金屬線W3以及第2輸出金屬線W4。第1輸入金屬線W1連結第1輸入引線L1與第1放大元件16。第2輸入金屬線W2連結第2輸入引線L2與第2放大元件18。第1輸出金屬線W3連結第1輸出引線L3與第1放大元件16。第2輸出金屬線W4連結第2輸出引線L4與第2放大元件18。
第1放大元件16與第2放大元件18以不同的晶片構成。第1放大元件16與第2放大元件18例如是電晶體晶片。第1輸入金屬線W1連接至第1輸入引線L1的第2輸入引線L2側，第2輸入金屬線W2連接至第2輸入引線L2的第1輸入引線L1側。藉此，使第1輸入金屬線W1與第2輸入金屬線W2靠近，以第1輸入金屬線W1與第2輸入金屬線W2作為放大元件的輸入側的電磁耦合部。例如，第1輸入金屬線W1與第2輸入金屬線W2的距離，可以在2mm(毫米)以下或信號頻帶的中心頻率的1/100波長以下。
第1輸出金屬線W3連接至第1輸出引線L3的第2輸出引線L4側，第2輸出金屬線W4連接至第2輸出引線L4的第1輸出引線L3側。藉此，使第1輸出金屬線W3與第2輸出金屬線W4靠近，以第1輸出金屬線W3與第2輸出金屬線W4作為放大元件的輸入側的電磁耦合部。例如，第1輸出金屬線W3與第2輸出金屬線W4的距離，可以在2mm(毫米)以下或信號頻帶的中心頻率的1/100波長以下。
例如，第1放大元件16的中心線比第1輸入引線L1與第1輸出引線L3的中心線更位於內側，配置第1放大元件16，第2放大元件18的中心線比第2輸入引線L2與第2輸出引線L4的中心線更位於內側，配置第2放大元件18。所謂各引線的中心線，係定義為伸出至各引線的框體62外側的部分中的中心線。藉此，可以使第1輸入金屬線W1與第2輸入金屬線W2靠近，並使第1輸出金屬線W3以及第2輸出金屬線W4靠近。
說明關於第四實施例的放大器中的信號的傳輸。從輸入分配部12的第1路徑傳送經過第1輸入整合電路42的信號，經由第1輸入引線L1與第1輸入金屬線W1以第1放大元件16放大。又，從輸入分配部12的第2路徑傳送經過第2輸入整合電路43的信號，經由第2輸入引線L2與第2輸入金屬線W2以第2放大元件18放大。以第1放大元件16放大的信號，經由第1輸出金屬線W3與第1輸出引線L3輸入以例如90度線路構成的相位線路36，與以第2放大元件18放大經由第2輸出金屬線W4與第2輸出引線L4輸出的信號合成再輸出。
本實施形態中，使第1輸入金屬線W1與第2輸入金屬線W2靠近，並使這些作用為電磁耦合部，以及使第1輸出金屬線W3與第2輸出金屬線W4靠近，並使這些作用為電磁耦合部。藉此，放大器可以寬頻化。2個電磁耦合部中，省略一方也可以。又，第四實施形態中，因為以半導體封裝60金屬線形成電磁耦合部，整合電路中不必形成電磁耦合部。
第五實施形態
第9圖係根據第五實施形態的放大器的構成圖。第1輸入整合電路42，包括第1外部整合電路42a與第1預配(pre-match)電路42b。第2輸入整合電路43，包括第2外部整合電路43a與第2預配電路43b。設置第1預配電路42b與第2預配電路43b為半導體封裝60的一部分。
第10圖係第9圖的半導體封裝60的平面圖。半導體封裝60，包括第1輸入引線L1、第2輸入引線L2、第1 輸出引線L3、第2輸出引線L4、固定這些引線的框體62及GND圖案63。第1輸入引線L1、第2輸入引線L2、第1輸出引線L3及第2輸出引線L4係封裝引線。
半導體封裝60，更包括第1預配電路42b、第2預配電路43b、第1連接金屬線W5、第1輸入金屬線W1、第1輸出金屬線W3、第2連接金屬線W6、第2輸入金屬線W2以及第2輸出金屬線W4。第1預配電路42b與第2預配電路43b以不同的匹配構成。
第1連接金屬線W5，連結第1輸入引線L1與第1預配電路42b。第1輸入金屬線W1連結第1預配電路42b與第1放大元件16。第1輸出金屬線W3連結第1輸出引線L3與第1放大元件16。第2連接金屬線W6連結第2輸入引線L2與第2預配電路43b。第2輸入金屬線W2連接第2預配電路43b與第2放大元件18。第2輸出金屬線W4連結第2輸出引線L4與第2放大元件18。
第1放大元件16與第2放大元件18以不同的匹配構成。連接第1連接金屬線W5至第1輸入引線L1的第2輸入引線L2側，連接第2連接金屬線W6至第2輸入引線L2的第1輸入引線L1側。藉此使第1連接金屬線W5與第2連接金屬線W6靠近，以第1連接金屬線W5與第2連接金屬線W6為電磁耦合部。
例如，第1預配電路42b的中心線比第1輸入引線L1與第1輸出引線L3的中心線位於更內側，配置第1預配電路42b。又，第2預配電路43b的中心線比第2輸入引線L2 與第2輸出引線L4的中心線位於更內側，配置第2預配電路43b。所謂各引線的中心線，係定義為伸出至各引線的框體62外側的部分中的中心線。藉此，可以使第1連接金屬線W5與第2連接金屬線W6靠近。
本實施形態中，使第1連接金屬線W5與第2連接金屬線W6靠近，使這些作用為電磁耦合部。藉此，放大器可以寬頻化。第五實施形態中，因為以半導體封裝60金屬線形成電磁耦合部，輸入整合電路中不必形成電磁耦合部。因為第1放大元件16與第2放大元件18的輸出側也設置電磁耦合部，可以設置目前為止的實施形態中說明的任何電磁耦合部。
第11圖係根據變形例的半導體封裝的平面圖。第1預配電路與第2預配電路在1個晶片49中形成。即，第10圖的第1預配電路42b與第2預配電路43b一體化。此構成也適於使第1連接金屬線W5與第2連接金屬線W6靠近。
第六實施形態
第12圖係根據第六實施形態的放大器的構成圖。此放大器，應用以連結至第五實施形態中說明的預配電路的金屬線作為電磁耦合部的特徵於放大元件的輸出側。第1輸出整合電路44，包括第1外部整合電路44a與第1預配電路44b。第2輸出整合電路45包括第2外部整合電路45a與第2預配電路45b。設置第1預配電路44b與第2預配電路45b作為半導體封裝60的一部分。
第13圖係第12圖的半導體封裝60的平面圖。半導體封裝60，包括第1預配電路44b、第2預配電路45b、第1 連接金屬線W5、第1輸入金屬線W1、第1輸出金屬線W3、第2連接金屬線W6、第2輸入金屬線W2以及第2輸出金屬線W4。第1預配電路44b與第2預配電路45b以不同的匹配構成。
如第13圖所示，第1輸入金屬線W1連結第1輸入引線L1與第1放大元件16。第2輸入金屬線W2連結第2輸入引線L2與第2放大元件18。第1輸出金屬線W3連結第1放大元件16與第1預配電路44b。第1連接金屬線W5連結第1預配電路44b與第1輸出引線L3。第2輸出金屬線W4連結第2放大元件18與第2預配電路45b。第2連接金屬線W6連結第2預配電路45b與第2輸出引線L4。
藉由連接第1連接金屬線W5至第1輸出引線L3的第2輸出引線L4側，並連接第2連接金屬線W6至第2輸出引線L4的第1輸出引線L3側，可以以第1連接金屬線W5與第2連接金屬線W6作為電磁耦合部。也可以應用上述中心線的理論於此構成。又，第1預配電路44b與第2預配電路45b是分別的晶片也可以，如第11圖的晶片49形成1個晶片也可以。
根據上述各實施形態的放大器，可以用作在無線通信用的傳送機中放大寬頻的無線信號或放大複數頻帶上的信號之高頻放大器。

Claims (12)

  1. 一種放大器，其特徵在於包括：輸入分配部，具有分流輸入信號的第1路徑與第2路徑，上述第1路徑的通過相位與上述第2路徑的通過相位不同；第1放大元件，放大輸入上述第1路徑的信號；第2放大元件，放大輸入上述第2路徑的信號；輸出合成部，以傳送上述第1放大元件的輸出的第3路徑以及傳送上述第2放大元件的輸出的第4路徑，合成上述第1放大元件與上述第2放大元件的輸出，上述第3路徑與上述第4路徑的通過相位不同；電磁耦合部，電磁耦合通過上述輸入分配部輸入上述第1放大元件與上述第2放大元件的2個信號或從上述第1放大元件與上述第2放大元件輸出並輸入上述輸出合成部的2個信號；第1輸入整合電路，設置在上述第1路徑與上述第1放大元件之間；第2輸入整合電路，設置在上述第2路徑與上述第2放大元件之間；第1輸出整合電路，設置在上述第1放大元件與上述第3路徑之間；以及第2輸出整合電路，設置在上述第2放大元件與上述第4路徑之間；其中，上述電磁耦合部，設置在上述第1輸入整合電路與上述第2輸入整合電路中。
  2. 如申請專利範圍第1項所述的放大器，其中，上述第1輸入整合電路的一部分與上述第2輸入整合電路的一部分，沒夾住GND圖案對向，以耦合量為-20dB(分貝)以上-3dB以下的部分作為上述電磁耦合部。
  3. 一種放大器，其特徵在於包括：輸入分配部，具有分流輸入信號的第1路徑與第2路徑，上述第1路徑的通過相位與上述第2路徑的通過相位不同；第1放大元件，放大輸入上述第1路徑的信號；第2放大元件，放大輸入上述第2路徑的信號；輸出合成部，以傳送上述第1放大元件的輸出的第3路徑以及傳送上述第2放大元件的輸出的第4路徑，合成上述第1放大元件與上述第2放大元件的輸出，上述第3路徑與上述第4路徑的通過相位不同；電磁耦合部，電磁耦合通過上述輸入分配部輸入上述第1放大元件與上述第2放大元件的2個信號或從上述第1放大元件與上述第2放大元件輸出並輸入上述輸出合成部的2個信號；第1輸入整合電路，設置在上述第1路徑與上述第1放大元件之間；第2輸入整合電路，設置在上述第2路徑與上述第2放大元件之間；第1輸出整合電路，設置在上述第1放大元件與上述第3路徑之間；以及第2輸出整合電路，設置在上述第2放大元件與上述第4 路徑之間；其中，上述電磁耦合部，設置在上述第1輸出整合電路與上述第2輸出整合電路中。
  4. 如申請專利範圍第3項所述的放大器，其中，上述第1輸出整合電路的一部分與上述第2輸出整合電路的一部分，沒夾住GND圖案對向，以耦合量為-20dB(分貝)以上-3dB以下的部分作為上述電磁耦合部。
  5. 如申請專利範圍第1至4項中任一項所述的放大器，其中，上述輸入分配部在上述第2路徑上具有相位線路，以及上述輸出合成部在上述第3路徑上具有相位線路。
  6. 一種放大器，其特徵在於包括：輸入分配部，具有分流輸入信號的第1路徑與第2路徑，上述第1路徑的通過相位與上述第2路徑的通過相位不同；第1放大元件，放大輸入上述第1路徑的信號；第2放大元件，放大輸入上述第2路徑的信號；輸出合成部，以傳送上述第1放大元件的輸出的第3路徑以及傳送上述第2放大元件的輸出的第4路徑，合成上述第1放大元件與上述第2放大元件的輸出，上述第3路徑與上述第4路徑的通過相位不同；電磁耦合部，電磁耦合通過上述輸入分配部輸入上述第1放大元件與上述第2放大元件的2個信號或從上述第1放大元件與上述第2放大元件輸出並輸入上述輸出合成部的2個信號；以及半導體封裝，上述半導體封裝具有： 第1輸入引線；第1輸入金屬線，連結上述第1輸入引線與上述第1放大元件；第2輸入引線；第2輸入金屬線，連結上述第2輸入引線與上述第2放大元件；第1輸出引線；第1輸出金屬線，連結上述第1輸出引線與上述第1放大元件；第2輸出引線；以及第2輸出金屬線，連結上述第2輸出引線與上述第2放大元件；其中，上述第1放大元件與上述第2放大元件以不同的晶片構成；連接上述第1輸入金屬線至上述第1輸入引線的上述第2輸入引線側，並連接上述第2輸入金屬線至上述第2輸入引線的上述第1輸入引線側，以上述第1輸入金屬線與上述第2輸入金屬線作為上述電磁耦合部。
  7. 如申請專利範圍第6項所述的放大器，其中，上述第1輸入金屬線與上述第2輸入金屬線的距離在2mm(毫米)以下或信號頻帶的中心頻率的1/100波長以下。
  8. 一種放大器，其特徵在於包括：輸入分配部，具有分流輸入信號的第1路徑與第2路徑，上述第1路徑的通過相位與上述第2路徑的通過相位不同； 第1放大元件，放大輸入上述第1路徑的信號；第2放大元件，放大輸入上述第2路徑的信號；輸出合成部，以傳送上述第1放大元件的輸出的第3路徑以及傳送上述第2放大元件的輸出的第4路徑，合成上述第1放大元件與上述第2放大元件的輸出，上述第3路徑與上述第4路徑的通過相位不同；電磁耦合部，電磁耦合通過上述輸入分配部輸入上述第1放大元件與上述第2放大元件的2個信號或從上述第1放大元件與上述第2放大元件輸出並輸入上述輸出合成部的2個信號；以及半導體封裝，上述半導體封裝具有：第1輸入引線；第1輸入金屬線，連結上述第1輸入引線與上述第1放大元件；第2輸入引線；第2輸入金屬線，連結上述第2輸入引線與上述第2放大元件；第1輸出引線；第1輸出金屬線，連結上述第1輸出引線與上述第1放大元件；第2輸出引線；第2輸出金屬線，連結上述第2輸出引線與上述第2放大元件；其中，上述第1放大元件與上述第2放大元件以不同的晶 片構成；連接上述第1輸出金屬線至上述第1輸出引線的上述第2輸出引線側，並連接上述第2輸出金屬線至上述第2輸出引線的上述第1輸入引線側，以上述第1輸入金屬線與上述第2輸出金屬線作為上述電磁耦合部。
  9. 如申請專利範圍第8項所述的放大器，其中，上述第1輸出金屬線與上述第2輸出金屬線的距離在2mm(毫米)以下或信號頻帶的中心頻率的1/100波長以下。
  10. 一種放大器，其特徵在於包括：輸入分配部，具有分流輸入信號的第1路徑與第2路徑，上述第1路徑的通過相位與上述第2路徑的通過相位不同；第1放大元件，放大輸入上述第1路徑的信號；第2放大元件，放大輸入上述第2路徑的信號；輸出合成部，以傳送上述第1放大元件的輸出的第3路徑以及傳送上述第2放大元件的輸出的第4路徑，合成上述第1放大元件與上述第2放大元件的輸出，上述第3路徑與上述第4路徑的通過相位不同；電磁耦合部，電磁耦合通過上述輸入分配部輸入上述第1放大元件與上述第2放大元件的2個信號或從上述第1放大元件與上述第2放大元件輸出並輸入上述輸出合成部的2個信號；以及半導體封裝，上述半導體封裝具有：第1輸入引線；第1預配電路； 第1連接金屬線，連結上述第1輸入引線與上述第1預配電路；第1輸入金屬線，連結上述第1預配電路與上述第1放大元件；第2輸入引線；第2預配電路；第2連接金屬線，連結上述第2輸入引線與上述第2預配電路；第2輸入金屬線，連結上述第2預配電路與上述第2放大元件；第1輸出引線；第1輸出金屬線，連結上述第1輸出引線與上述第1放大元件；第2輸出引線；以及第2輸出金屬線，連結上述第2輸出引線與上述第2放大元件；其中，上述第1放大元件與上述第2放大元件以不同的晶片構成；連接上述第1連接金屬線至上述第1輸入引線的上述第2輸入引線側，並連接上述第2連接金屬線至上述第2輸入引線的上述第1輸入引線側，以上述第1連接金屬線與上述第2連接金屬線作為上述電磁耦合部。
  11. 一種放大器，其特徵在於包括：輸入分配部，具有分流輸入信號的第1路徑與第2路徑， 上述第1路徑的通過相位與上述第2路徑的通過相位不同；第1放大元件，放大輸入上述第1路徑的信號；第2放大元件，放大輸入上述第2路徑的信號；輸出合成部，以傳送上述第1放大元件的輸出的第3路徑以及傳送上述第2放大元件的輸出的第4路徑，合成上述第1放大元件與上述第2放大元件的輸出，上述第3路徑與上述第4路徑的通過相位不同；電磁耦合部，電磁耦合通過上述輸入分配部輸入上述第1放大元件與上述第2放大元件的2個信號或從上述第1放大元件與上述第2放大元件輸出並輸入上述輸出合成部的2個信號；以及半導體封裝，上述半導體封裝具有：第1輸入引線；第1輸入金屬線，連結上述第1輸入引線與上述第1放大元件；第2輸入引線；第2輸入金屬線，連結上述第2輸入引線與上述第2放大元件；第1預配電路；第1輸出引線；第1輸出金屬線，連結上述第1放大元件與上述第1預配電路；第1連接金屬線，連結上述第1預配電路與上述第1輸出引線； 第2預配電路；第2輸出引線；第2輸出金屬線，連結上述第2放大元件與上述第2預配電路；以及第2連接金屬線，連結上述第2預配電路與上述第2輸出引線；其中，上述第1放大元件與上述第2放大元件以不同的晶片構成；連接上述第1連接金屬線至上述第1輸出引線的上述第2輸出引線側，並連接上述第2連接金屬線至上述第2輸出引線的上述第1輸出引線側，以上述第1連接金屬線與上述第2連接金屬線作為上述電磁耦合部。
  12. 如申請專利範圍第10或11項所述的放大器，其中，上述第1預配電路與上述第2預配電路在1個晶片上形成。
TW107113840A 2018-01-22 2018-04-24 放大器 TWI669907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/JP2018/001760 2018-01-22
PCT/JP2018/001760 WO2019142354A1 (ja) 2018-01-22 2018-01-22 増幅器

Publications (2)

Publication Number Publication Date
TW201933765A TW201933765A (zh) 2019-08-16
TWI669907B true TWI669907B (zh) 2019-08-21

Family

ID=67301628

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113840A TWI669907B (zh) 2018-01-22 2018-04-24 放大器

Country Status (7)

Country Link
US (1) US11251762B2 (zh)
JP (1) JP6835262B2 (zh)
KR (1) KR102463954B1 (zh)
CN (1) CN111630774B (zh)
DE (1) DE112018006918T5 (zh)
TW (1) TWI669907B (zh)
WO (1) WO2019142354A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587105B1 (ko) * 2021-07-21 2023-10-10 국방과학연구소 무선 통신 시스템에서 전력과 정보를 수신하기 위한 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030895A1 (en) * 2001-06-27 2003-02-13 Vincent So Optical amplifiers and optical amplifying method for improved noise figure
US8314654B2 (en) * 2010-05-17 2012-11-20 Alcatel Lucent Multi-band high-efficiency Doherty amplifier
US20130241640A1 (en) * 2012-03-19 2013-09-19 Qualcomm Incorporated Reconfigurable input power distribution doherty amplifier with improved efficiency
US20170250656A1 (en) * 2016-02-26 2017-08-31 Freescale Semiconductor, Inc. Multiple path amplifier with pre-cancellation

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02305203A (ja) * 1989-05-19 1990-12-18 Nagano Japan Radio Co マイクロ波増幅回路
US6265937B1 (en) * 1994-09-26 2001-07-24 Endgate Corporation Push-pull amplifier with dual coplanar transmission line
JPH11112252A (ja) * 1997-10-07 1999-04-23 Nippon Telegr & Teleph Corp <Ntt> 増幅器
JP3483132B2 (ja) * 1999-04-23 2004-01-06 シャープ株式会社 高周波半導体装置
US6342812B1 (en) * 2000-06-27 2002-01-29 International Business Machines Corporation Power amplification system for low power radio frequency signals
JP3823043B2 (ja) * 2000-10-23 2006-09-20 松下電器産業株式会社 電力増幅器
US6922102B2 (en) * 2003-03-28 2005-07-26 Andrew Corporation High efficiency amplifier
JP2005086447A (ja) * 2003-09-08 2005-03-31 Shimada Phys & Chem Ind Co Ltd 電力合成形増幅器
JP4541113B2 (ja) * 2004-11-19 2010-09-08 パナソニック株式会社 ドハティアンプ
JPWO2007015462A1 (ja) * 2005-08-01 2009-02-19 三菱電機株式会社 高効率増幅器
US7362170B2 (en) * 2005-12-01 2008-04-22 Andrew Corporation High gain, high efficiency power amplifier
DE102005058039B4 (de) * 2005-12-05 2007-08-16 Siemens Ag Schaltungsanordnung und Verfahren zur Verstärkung eines elektrischen Eingangssignals
JP4843455B2 (ja) * 2006-10-30 2011-12-21 株式会社エヌ・ティ・ティ・ドコモ 整合回路、マルチバンド増幅器
JP5083201B2 (ja) * 2008-12-25 2012-11-28 三菱電機株式会社 高周波半導体増幅器
CN102414982A (zh) * 2009-04-28 2012-04-11 松下电器产业株式会社 功率放大器
WO2011048893A1 (ja) * 2009-10-23 2011-04-28 日本碍子株式会社 ドハティ増幅器用合成器
US20140132343A1 (en) * 2011-06-20 2014-05-15 Telefonaktiebolaget L M Ericsson (Publ) Power amplifier based on doherty power amplifier
CN102509838B (zh) * 2011-11-10 2014-10-08 华南理工大学 宽带工作波导行波功率合成放大器
JP5754362B2 (ja) * 2011-12-07 2015-07-29 富士通株式会社 増幅器
CN103199798B (zh) * 2013-03-20 2015-12-02 华为技术有限公司 一种多赫蒂功率放大电路及功率放大器
EP2933918B1 (en) * 2014-04-15 2017-11-22 Ampleon Netherlands B.V. Ultra wideband doherty amplifier
CN105375883B (zh) * 2014-08-13 2020-10-30 天工方案公司 具有可调阻抗终端电路的多尔蒂功率放大器组合器
US9853603B2 (en) * 2014-11-14 2017-12-26 Microsoft Technology Licensing, Llc Power amplifier for amplifying radio frequency signal
GB201423350D0 (en) * 2014-12-30 2015-02-11 Selex Es Ltd A radio frequency power amplifier
JP6418050B2 (ja) * 2015-04-15 2018-11-07 三菱電機株式会社 増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030895A1 (en) * 2001-06-27 2003-02-13 Vincent So Optical amplifiers and optical amplifying method for improved noise figure
US8314654B2 (en) * 2010-05-17 2012-11-20 Alcatel Lucent Multi-band high-efficiency Doherty amplifier
US20130241640A1 (en) * 2012-03-19 2013-09-19 Qualcomm Incorporated Reconfigurable input power distribution doherty amplifier with improved efficiency
US20170250656A1 (en) * 2016-02-26 2017-08-31 Freescale Semiconductor, Inc. Multiple path amplifier with pre-cancellation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2012年8月20日公開文件E. Geron ; T. Ditchi ; J. Lucas ; S. Hole"Electronically controlled asymmetric microstrip line coupler underpinned by an hybrid right-/left-handed line"IET Microwaves, Antennas & Propagation, https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6270160
年8月20日公開文件E. Geron ; T. Ditchi ; J. Lucas ; S. Hole"Electronically controlled asymmetric microstrip line coupler underpinned by an hybrid right-/left-handed line"IET Microwaves, Antennas & Propagation, https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6270160 *

Also Published As

Publication number Publication date
DE112018006918T5 (de) 2020-10-01
WO2019142354A1 (ja) 2019-07-25
CN111630774B (zh) 2023-10-17
TW201933765A (zh) 2019-08-16
CN111630774A (zh) 2020-09-04
US11251762B2 (en) 2022-02-15
JP6835262B2 (ja) 2021-02-24
US20210050831A1 (en) 2021-02-18
KR102463954B1 (ko) 2022-11-04
JPWO2019142354A1 (ja) 2020-12-17
KR20200098633A (ko) 2020-08-20

Similar Documents

Publication Publication Date Title
US8228137B2 (en) Filter, demultiplexer, and module including demultiplexer, communication apparatus
US6326845B1 (en) Feedforward amplifier
JP3464383B2 (ja) 電力分配回路および電力増幅器
JP6513225B2 (ja) ドハティ増幅器
JP2009529831A (ja) モノリシック構造の集積トランシーバ
US11431365B2 (en) Radio frequency module and communication device
US11881876B2 (en) Radio frequency module and communication device
TWI669907B (zh) 放大器
US11411586B2 (en) Radio frequency module and communication device
TW201537822A (zh) 功率處理電路及多路放大電路
JP2000216606A (ja) 電力分配合成器
JP4173488B2 (ja) フィルタ回路及び周波数逓倍器
JP2012238960A (ja) プッシュプル増幅器
JP2021129172A (ja) インピーダンス変換器及び電子装置
JP2015088840A (ja) 増幅回路
TWI675547B (zh) 達赫迪(Doherty)放大器
WO2023238185A1 (ja) 合波器
JP5047027B2 (ja) イメージエンハンストミキサ回路
JP4275554B2 (ja) スイッチ半導体集積回路
JP4211061B2 (ja) 高周波能動装置
JPH04288714A (ja) 高出力増幅器用バイアス回路
JP2002299972A (ja) 合成型高周波増幅器
JPH10209774A (ja) マイクロ波増幅器
JPH02288408A (ja) 高周波増幅装置
JPH11289206A (ja) 遅延回路