TW201537822A - 功率處理電路及多路放大電路 - Google Patents

Abstract

一種功率處理電路包括第一端部、第二端部、第三端部、隔離電阻、第一耦合單元、第二耦合單元。第一端部、第二端部和第三端部分別連接外部元件；隔離電阻用於隔離第二端部及第三端部的訊號；第一耦合單元和第二耦合單元皆為呈U形的耦合結構，設置於隔離電阻的兩側，第一耦合單元與第一端部、第二端部及參考地連接，第二耦合單元與第一端部、第三端部及參考地連接。本發明也提供一種多路放大電路用於提高訊號的傳輸功率。

Description

功率處理電路及多路放大電路

一種電子電路，尤其涉及一種功率處理電路及多路放大電路。

在行動通訊中，常常需要把某一輸入功率按照一定的比例分配到各分支電路中，此時可以採用功率分配器。功率分配器是在微波電路中將一路輸入訊號能量分成兩路或多路輸出相等或不相等能量的器件。同時，當需要把多路輸入的訊號合成一路訊號時，也會把功率分配器作為功率合成器使用，目前，功率分配器會較常用到威爾金森(Wilkinson)功率分配器。但此類功率分配器的體積相對較大，不利於應用在狹小空間的設備中。

有鑑於此，有必要提供一種用作功率分配或合成的功率處理電路，在保持其良好性能的同時，且能夠有效減小體積。與此同時，也提供一種多路放大電路，有效提高訊號的傳輸功率。

本發明實施方式提供的功率處理電路，包括第一端部、第二端部、第三端部、隔離電阻、第一耦合單元、第二耦合單元。其中，第一端部、第二端部和第三端部分別連接外部元件；隔離電阻設置於第二端部和第三端部之間，用於隔離第二端部及第三端部的訊號，減少訊號間的相互干擾；第一耦合單元和第二耦合單元皆為呈U形的耦合結構，設置於隔離電阻的兩側，第一耦合單元與第一端部、第二端部及參考地連接，第二耦合單元與第一端部、第三端部及參考地連接。

優選地，功率處理電路進行功率分配時，第一端部連接外部元件的輸出端，用於接收訊號；第二端部和第三端部分別連接外部元件的輸入端，用於輸出第一路輸出訊號和第二路輸出訊號。

優選地，功率處理電路進行功率合成時，第一端部連接外部元件的輸入端，用於輸出訊號；第二端部和第三端部分別連接外部元件的輸出端，用於接收第一路輸入訊號和第二路輸入訊號。

優選地，第一耦合單元的兩訊號端子分別與第一端部和第二端部連接；第二耦合單元的兩訊號端子分別與第一端部和第三端部連接。

優選地，第一耦合單元與第二耦合單元之耦合結構皆包括第一微帶線、第二微帶線、第一電容、短微帶線，其中第一微帶線和第二微帶線之間存在間隙，第一微帶線的一端、第二微帶線的一端與第一電容的一端共同連接，第二微帶線的另一端與短微帶線的一端連接，第一電容的另一端藉由過孔接地。

優選地，第一微帶線和第二微帶線皆為彎曲方向相同、外形呈L形的微帶線，第一微帶線和第二微帶線共同構成耦合傳輸線，使得分別經過第一微帶線和第二微帶線的電磁波相互耦合而形成互感效應。

本發明實施方式提供的多路功率處理電路包括複數功率處理電路，其中功率處理電路與另外的所述功率處理電路連接。

優選地，一個功率處理電路的第二端部和第三端部分別與另外兩個功率處理電路的第一端部連接。

本發明實施方式提供的功率處理電路多路放大電路包括複數多路功率處理電路及複數放大器，其中複數所述多路功率處理電路分別與複數放大器的輸入、輸出端相連。

圖1為本發明一實施方式的結構示意圖。

圖2為本發明一實施方式的尺寸標註圖。

圖3為圖1的第一耦合單元或第二耦合單元的耦合結構示意圖。

圖4為圖3所示耦合結構的尺寸標註圖。

圖5為圖3所示耦合結構的等效電路圖。

圖6為本發明一實施方式的耦合結構S₁₁ 、S₂₁ 參數及角度的測量圖。

圖7為本發明一實施方式的耦合結構S₁₂ 及S₂₂ 參數的測量圖。

圖8為本發明一實施方式的等效電路圖。

圖9為本發明一實施方式的S₁₁ 、S₂₁ 參數測量圖。

圖10為本發明一實施方式的S₃₁ 、S₃₂ 參數測量圖。

圖11為本發明一實施方式的兩路放大電路連接示意圖。

圖12為本發明又一實施方式四路功率處理電路的連接示意圖。

圖13為本發明又一實施方式多路放大電路的連接示意圖。

本發明實施方式提供的功率處理電路及多路放大電路，為一種印刷在PCB板上的功率處理電路，功率處理電路用於分配或合成訊號功率，多路放大電路用於提高訊號的傳輸功率。

以下實施方式的部分示意圖中使用不同的網底進行標示，只為更好地說明本發明結構中的不同部分，實際上製作出的本發明設計不含有網底。具體參數只為更詳細地說明本發明，不以此限制本發明的權利要求範圍。

圖1為本發明功率處理電路一實施方式的結構示意圖。如圖1所示，功率處理電路包括第一端部1、第二端部2、第三端部3、第一耦合單元4、第二耦合單元5及隔離電阻R。

當功率處理電路作為功率分配時，第一端部1連接外部元件的輸出端，用於接收訊號；第二端部2和第三端部3分別連接外部元件的輸入端，用於輸出第一路輸出訊號和第二路輸出訊號。

當功率處理電路作為功率合成時，第一端部1連接外部元件的輸入端，用於輸出訊號；第二端部2和第三端部3分別連接外部元件的輸出端，用於接收第一路輸入訊號和第二路輸入訊號。

隔離電阻R設置於第二端部2和第三端部3之間，用於隔離第二端部2和第三端部3的訊號，從而減少不同訊號間的相互干擾。在本實施方式中，隔離電阻R可為0402封裝形式的電阻，電阻值可為100歐姆，但不以此為限。

第一耦合單元4和第二耦合單元5皆為同耦合結構，第一耦合單元4和第二耦合單元5對稱設置於隔離電阻R的兩側，用於把一路輸入訊號分為兩路輸出訊號或把兩路輸入訊號合成一路輸出訊號。

圖2為本發明功率處理電路一實施方式的尺寸標註圖。

圖3為本發明一實施方式第一耦合單元4或第二耦合單元5的耦合結構示意圖。從整體上看，耦合結構呈 U的形狀。在耦合結構中，第一微帶線11和第二微帶線12之間存在間隙，由第一微帶線11、第二微帶線12構成耦合傳輸線，第一微帶線11的一端、第二微帶線12的一端與第一電容C₁ 的一端電共同連接在一起。其中，第一電容C₁ 可為0402封裝形式的電容，其電容值可為0.4pF，但不以此為限。第一微帶線11的另一端作為訊號端子14，第二微帶線12的另一端連接短微帶線13的一端，第一電容C₁ 的另一端經由過孔16連接參考地。短微帶線13的另一端作為訊號端子15。其中，第一微帶線11和第二微帶線12中，皆包括彎曲成直角（外形呈L形）的微帶線，且第一微帶線11和第二微帶線12的彎曲方向相同。

第一耦合單元4的訊號端子14與第一端部1連接，第一耦合單元4的訊號端子15與第二端部2連接，第二耦合單元5依照第一耦合單元4的連接方式，連接在第一端部1和第三端部3之間。

圖4為圖3所示的耦合結構尺寸標註圖。

圖5為圖3所示的耦合結構等效電路，如圖5所示，耦合結構的等效電路結構中，第一微帶線11和第二微帶線12分別等效為電感L₁ 和電感L₂ ，工作時，分別經過電感L₁ 和電感L₂ 的電磁波會以耦合係數k相互耦合而形成互感效應。第一微帶線11和第二微帶線12之間形成的耦合電容可等效為電容C_c ，第一電容C₁ 和過孔16等效為由電容C_g 和電感L_g 組成的串聯電路。電感L₁ 和電感L₂ 的一端共同連接，此共同連接點經由電容C_g 與電感L_g 組成的串聯電路接地。 電感L₁ 的另一端和電感L₂ 的另一端分別與電容C_c 的兩端連接。電感L₁ 與電容C_c 的公共連接點作為訊號端子14，電感L₂ 與電容C_c 的公共連接點與短微帶線13的一端連接，短微帶線13的另一端作為訊號端子15。

在一實施方式中，耦合結構的特性阻抗值接近70.7歐姆，且在頻率為2.45GHz的時候，電氣長度剛好為90°。

在應用中，常用S 參數（散射參數）來評估反射訊號和傳送訊號的性能。結合微調的耦合結構及其等效電路，將耦合結構當作一個二埠網路，以訊號端子14作為第1端、訊號端子15作為第2端，可以得到如圖6及圖7的耦合結構S參數及角度關係的測量結果。

如圖6及圖7所示，曲線31表示第1端到第2端的傳輸係數S₂₁ ，曲線32表示第1端的反射係數S₁₁ ，曲線33表示第1端到第2端的角度關係，曲線41第2端的反射係數S₂₂ ，以及曲線42表示第2端到第1端的傳輸係數S₁₂ ，傳輸係數S₂₁ 與傳輸係數S₁₂ 相等，即曲線31與曲線42相同。曲線32和曲線41用來描述回波損耗的情況，當耦合結構工作於2.45GHz附近工作頻段時，回波損耗值小於-10dB。曲線33中縱坐標為負90°的點剛好對應橫坐標為2.45GHz，即頻率為2.45GHz的時候，電氣長度剛好為90°，且頻率約在5.4Ghz和7.8GHz時，有兩個傳輸零點，從而更好地抑制諧波失真。

結合圖1所示的功率處理電路結構與圖5所示的等效電路，可以得到如圖8所示的等效電路。進而可以得到如圖9和圖10所示的功率處理電路一實施方式的S參數測量結果。

如圖9和圖10所示，曲線81表示第一端部1的反射係數S₁₁ ，曲線82表示第一端部1到第二端部2的傳輸係數S₂₁ ，曲線91表示第二端部2與第三端部3之間的隔離度S₃₂ ，曲線92表示第一端部1到第三端部3的傳輸係數S₃₁ 。根據曲線81，當功率處理電路工作於2.45GHz附近工作頻段時，回波損耗值小於-10dB。本發明設計的功率處理電路具有寬阻帶和低通濾波的特徵，因此在傳輸設計中無需添加額外的濾波器。

利用上述的功率處理電路，本發明還可以設計成多路放大電路。

圖11為本發明一實施方式的兩路放大電路連接示意圖。如圖11所示，兩路放大電路是多路放大電路的一種連接方式，此放大電路包括功率處理電路17、功率處理電路18以及兩個放大器PA₁ 和PA₂ ，其中功率處理電路17和功率處理電路18皆為圖1所示的功率處理電路結構，分別用於兩路功率分配和兩路功率合成。功率處理電路17的第二端部2和第三端部3分別與放大器PA₁ 和放大器PA₂ 的輸入端連接，功率處理電路18的第二端部2和第三端部3分別與放大器PA₁ 和放大器PA₂ 的輸出端連接。

圖12為本發明又一實施方式多路功率處理電路的連接示意圖，如圖12所示，功率處理電路19的第二端部2和第三端部3分別與功率處理電路21的第一端部1和功率處理電路20的第一端部1連接，形成級聯，從而擴展成為四路功率處理電路，在其他實施方式中，依照圖12所示的連接方式，一個功率處理電路第二端部2和第三端部3分別與另外兩個功率處理電路的第一端部1連接，從而擴展出更多分支的多路功率處理電路。

此外，結合圖11和圖12所示的兩路放大電路及多路功率處理電路，藉由複數多路功率處理電路和複數放大器相連，可以設計出如圖13所示的四路放大電路，甚至擴展出八路或八路以上的多路放大電路。如圖13所示，複數多路功率處理電路的端部分別與複數放大器的輸入、輸出端相連。以多路放大電路傳輸訊號，可以有效提高訊號的傳輸功率。

可以理解的是，對於本領域的普通技術人員來說，可以根據本發明的技術構思做出其它各種相應的改變與變形，而所有這些改變與變形都應屬於本發明權利要求的保護範圍。

1‧‧‧第一端部

2‧‧‧第二端部

3‧‧‧第三端部

4‧‧‧第一耦合單元

5‧‧‧第二耦合單元

11‧‧‧第一微帶線

12‧‧‧第二微帶線

C₁‧‧‧第一電容

13、131、132‧‧‧短微帶線

14、15‧‧‧訊號端子

16‧‧‧過孔

17、18、19、20、21‧‧‧功率處理電路

PA₁、PA₂‧‧‧放大器

R‧‧‧隔離電阻

C_c、C_{c 1}、C_{c 2}、C_g、C_{g 1}、C_{g 2}‧‧‧電容

L₁、L₂、L_g、L_{1 1}、L_{2 1}、L_{g 1}、L_{1 2}、L_{2 2}、L_{g 2}‧‧‧電感

無

1‧‧‧第一端部

2‧‧‧第二端部

3‧‧‧第三端部

4‧‧‧第一耦合單元

5‧‧‧第二耦合單元

R‧‧‧隔離電阻

Claims (9)

1. 一種功率處理電路，包括：
   第一端部；
   第二端部；
   第三端部；
   隔離電阻，設置於該第二端部和該第三端部之間，用於隔離該第二端部及該第三端部的訊號，以減少訊號間的相互干擾；
   第一耦合單元，為呈U形的耦合結構，設置於該隔離電阻的一側，與該第一端部、該第二端部及參考地連接；及
   第二耦合單元，為呈U形的耦合結構，設置於該隔離電阻的另一側，與該第一端部、該第三端部及參考地連接，與該第一耦合單元對稱設置於該隔離電阻的兩側。
2. 如申請專利範圍第1項所述之功率處理電路，其中，該功率處理電路進行功率分配時，該第一端部連接外部元件的輸出端，用於從該外部元件接收訊號；該第二端部和該第三端部分別連接該外部元件的輸入端，用於輸出第一路輸出訊號和第二路輸出訊號至該外部元件。
3. 如申請專利範圍第1項所述之功率處理電路，其中，該功率處理電路進行功率合成時，該第一端部連接外部元件的輸入端，用於輸出訊號至該外部元件；該第二端部和該第三端部分別連接該外部元件的輸出端，用於從該外部元件接收第一路輸入訊號和第二路輸入訊號。
4. 如申請專利範圍第1項所述之功率處理電路，其中，該第一耦合單元包括兩個訊號端子，該兩個訊號端子分別與該第一端部和該第二端部連接；及
   該第二耦合單元包括兩個訊號端子，該兩個訊號端子分別與該第一端部和該第三端部連接。
5. 如申請專利範圍第1項所述之功率處理電路，其中，該第一耦合單元與該第二耦合單元之耦合結構均包括: 第一微帶線、第二微帶線、第一電容、短微帶線，其中該第一微帶線和該第二微帶線之間存在間隙，該第一微帶線的一端、該第二微帶線的一端與該第一電容的一端共同連接，該第二微帶線的另一端與該短微帶線的一端連接，該第一電容的另一端藉由過孔接地。
6. 如申請專利範圍第5項所述之功率處理電路，其中，該第一微帶線和該第二微帶線皆為彎曲方向相同、外形呈L形的微帶線，該第一微帶線和該第二微帶線共同構成耦合傳輸線，使得分別經過該第一微帶線和該第二微帶線的電磁波相互耦合而形成互感效應。
7. 一種多路功率處理電路，包括複數相連的如權利要求1-6任一項所述之功率處理電路。
8. 如申請專利範圍第7項所述之多路功率處理電路，其中，其中一個該功率處理電路的第二端部和第三端部分別與另外兩個該功率處理電路的第一端部連接。
9. 一種多路放大電路，其中，包括複數如申請專利範圍第7項所述之多路功率處理電路及複數放大器，其中該等多路功率處理電路分別與該等放大器的輸入、輸出端相連。