CN105811063B - 功率处理电路、二路放大电路及多路放大电路 - Google Patents

Abstract

一种功率处理电路，用于实现功率信号的合成与分配，包括第一端部、第二端部、第三端部、隔离电阻、第一耦合单元、第二耦合单元、第三耦合单元及第四耦合单元。隔离电阻设置于第二端部和第三端部之间，用于隔离第二端部与第三端部的信号。第一耦合单元与第三耦合单元为对称设置于隔离电阻两侧的微带线结构，第二耦合单元与第四耦合单元为对称设置于隔离电阻两侧的微带线结构。本发明还提供一种二路放大电路及多路放大电路。上述功率处理电路、二路放大电路及多路放大电路具有体积较小，成本低廉的特性，可以实现在有限的PCB基板空间内构建多输入多输出的射频高功率传输系统，同时也可以有效地抑制传输信号中的高频谐波噪音。

Description

功率处理电路、二路放大电路及多路放大电路

技术领域

本发明涉及功率处理电路，尤其涉及一种由印刷于PCB基板上的功率处理电路构成的放大电路。

背景技术

在移动通信中，常常需要把某一输入功率按照一定的比例分配到各分支电路中，此时可以采用功率分配器。功率分配器是在微波电路中将一路输入信号能量分成两路或多路输出相等或不相等能量的器件。同时，当需要把多路输入的信号合成一路信号时，也会把功率分配器作为功率合成器使用，目前，功率分配器会较常用到威尔金森(Wilkinson)功率分配器。但此类功率分配器的体积相对较大，成本较高，不利于应用在狭小空间的设备中。因此，设计一种成本低廉且体积小的功率分配/合成电路成为一大研究课题。

发明内容

有鉴于此，需提供一种功率处理电路，在保持其良好性能的同时，且能够有效减小体积。

有鉴于此，还需提供一种二路放大电路，在保持其良好性能的同时，且能够有效减小体积。

有鉴于此，还需提供一种多路放大电路，在保持其良好性能的同时，且能够有效减小体积。

本发明实施方式提供一种功率处理电路，包括第一端部、第二端部、第三端部、隔离电阻、第一耦合单元、第二耦合单元、第三耦合单元及第四耦合单元。所述隔离电阻设置于所述第二端部和所述第三端部之间，用于隔离所述第二端部及所述第三端部的信号，以减少信号间的相互干扰。所述第一耦合单元与所述第一端部及参考地连接。所述第二耦合单元与所述第二端部及所述参考地连接。所述第三耦合单元与所述第一端部及所述参考地连接。所述第四耦合单元与所述第三端部及所述参考地连接。其中，所述第一耦合单元与所述第三耦合单元为对称设置于所述隔离电阻两侧的微带线结构，所述第二耦合单元与所述第四耦合单元为对称设置于所述隔离电阻两侧的微带线结构。当所述功率处理电路用于进行功率分配时，所述第一端部为信号输入端时，所述第二端部及所述第三端部为信号输出端，当所述功率处理电路用于进行功率合成时，所述第二端部及所述第三端部为信号输入端，所述第一端部为信号输出端。

优选地，所述功率处理电路还包括U型结构的第一传输单元与第二传输单元，所述第一传输单元开口的一端连接于所述第一端部，所述第一传输单元开口的另一端连接于所述第二端部，所述第二传输单元开口的一端连接于所述第一端部，所述第二传输单元开口的另一端连接于所述第三端部，所述第一传输单元用于使得所述第一端部与所述第二端部阻抗匹配，所述第二传输单元用于使得所述第一端部与所述第三端部阻抗匹配。

优选地，所述第一传输单元的U型开口方向与所述第二传输单元的U型开口方向相对。

优选地，所述第一传输单元与所述第二传输单元为对称设置于所述隔离电阻两侧的微带线结构，其长度为工作频段的波长的四分之一。

优选地，所述第一耦合单元、所述第二耦合单元、所述第三耦合单元及所述第四耦合单元均为U型的耦合结构。

优选地，所述第一耦合单元的U型开口方向与所述第三耦合单元的U型开口方向相背，所述第二耦合单元的U型开口方向与所述第四耦合单元的U型开口方向相背。

优选地，所述第一耦合单元、所述第二耦合单元、所述第三耦合单元及所述第四耦合单元均包括第一微带侧边、第二微带侧边及连接部，所述连接部的一端连接于所述第一微带侧边的一端，所述连接部的另一端连接于所述第二微带侧边的一端，所述第一耦合单元、所述第二耦合单元、所述第三耦合单元及所述第四耦合单元均通过其第二微带侧边与所述参考地连接。

优选地，所述第一端部连接于所述第一耦合单元的连接部与其第二微带侧边的公共端，及所述第三耦合单元的连接部与其第二微带侧边的公共端，所述第二端部连接于所述第二耦合单元的连接部与第一微带侧边的公共端，所述第三端部连接于所述第四耦合单元的连接部与第一微带侧边的公共端。

优选地，所述第一耦合单元的第一微带侧边的宽度大于其第二微带侧边的宽度，所述第一耦合单元的第一微带侧边的长度小于其第二微带侧边的长度，所述第二耦合单元的第一微带侧边的宽度大于其第二微带侧边的宽度，所述第二耦合单元的第一微带侧边的长度大于其第二微带侧边的长度。

优选地，所述第二耦合单元与所述第四耦合单元的第一微带侧边的长度为工作频段的波长的八分之一。

本发明实施方式提供一种二路放大电路，包括二个功率处理电路、第一放大器及第二放大器。所述功率处理电路包括第一端部、第二端部、第三端部、隔离电阻、第一耦合单元、第二耦合单元、第三耦合单元及第四耦合单元。所述隔离电阻设置于所述第二端部和所述第三端部之间，用于隔离所述第二端部及所述第三端部的信号，以减少信号间的相互干扰。所述第一耦合单元与所述第一端部及参考地连接。所述第二耦合单元与所述第二端部及所述参考地连接。所述第三耦合单元与所述第一端部及所述参考地连接。所述第四耦合单元与所述第三端部及所述参考地连接。所述第一耦合单元与所述第三耦合单元为对称设置于所述隔离电阻两侧的微带线结构，所述第二耦合单元与所述第四耦合单元为对称设置于所述隔离电阻两侧的微带线结构。当所述功率处理电路用于进行功率分配时，所述第一端部为信号输入端时，所述第二端部及所述第三端部为信号输出端，当所述功率处理电路用于进行功率合成时，所述第二端部及所述第三端部为信号输入端，所述第一端部为信号输出端。其中一个所述功率处理电路的第二端部和第三端部分别与第一放大器的输入端、第二放大器的输入端一一对应电连接，另一个所述功率处理电路的第二端部和第三端部分别与第一放大器的输出端、第二放大器的输出端一一对应电连接。

本发明实施方式提供一种多路放大电路，包括多个二路放大电路及多个功率处理电路。其中多个功率处理电路包括第一功率处理电路及第二功率处理电路；一个所述二路放大电路的输入端电连接于所述第一功率处理电路的第二端部，输出端电连接于所述第二功率处理电路的第二端部；另一个所述二路放大电路的输入端电连接于所述第一功率处理电路的第三端部，输出端电连接于所述第二功率处理电路的第三端部。

上述功率处理电路、二路放大电路及多路放大电路为印刷于PCB基板上的微带线路，其具有体积较小，成本低廉的特性，可以实现在有限的PCB基板空间内构建多输入多输出的射频高功率传输系统，同时可以有效地抑制传输信号中的高频谐波噪音，降低信号干扰。

附图说明

图1为本发明一实施方式功率处理电路的结构示意图。

图2为图1中的第一耦合结构的结构示意图。

图3为图1中的第二耦合结构的结构示意图。

图4为本发明一实施方式功率处理电路的尺寸标注图。

图5为图1所示功率处理电路的等效电路图。

图6为本发明一实施方式第一端部的反射系数波形图。

图7为本发明一实施方式第二端部的反射系数波形图。

图8为本发明一实施方式第三端部的反射系数波形图。

图9为本发明一实施方式第二端部到第一端部的传输系数波形图。

图10为本发明一实施方式第三端部到第一端部的传输系数波形图。

图11为本发明一实施方式第二端部与第三端部的隔离度波形图。

图12为本发明一实施方式的两路放大电路连接示意图。

图13为本发明一实施方式的四路放大电路连接示意图。

主要元件符号说明

功率处理电路 10、10a、10b、10c、10d、10e、10f

第一端部 1

第二端部 2

第三端部 3

第一耦合单元 4

第二耦合单元 5

第三耦合单元 6

第四耦合单元 7

第一传输单元 8

第二传输单元 9

第一微带侧边 41

第二微带侧边 42

第一连接部 43

第三微带侧边 51

第四微带侧边 52

第二连接部 53

曲线 61、62、71、72、81、82、91、92、101、102、111、112

放大器 PA1、PA2、PA3、PA4

隔离电阻 R

过孔 Via

第一至第四电容 C11、C12、C21、C22

第一至第四电感 L11、L12、L21、L22

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

本发明实施方式提供的功率处理电路及多路放大电路，为一种印刷在PCB板上的功率处理电路，功率处理电路用于分配或合成信号功率，多路放大电路用于提高信号的传输功率。

以下实施方式的部分示意图中使用不同的底纹进行标示，只为更好地说明本发明结构中的不同部分，实际上制作出的本发明设计不含有底纹。示意图中的具体参数只为更详细地说明本发明，不以此限制本发明的权利要求范围。

图1为本发明功率处理电路10一实施方式的结构示意图。在本实施方式中，功率处理电路10包括第一端部1、第二端部2、第三端部3、第一耦合单元4、第二耦合单元5、第三耦合单元6、第四耦合单元7及隔离电阻R。

当功率处理电路10作为功率分配时，功率处理电路10将接收的一路功率信号分解成两路功率信号。此时，第一端部1用于接收外部功率信号，第二端部2与第三端部3用于分别输出第一功率分配信号和第二功率分配信号。

当功率处理电路10作为功率合成时，功率处理电路10将接收的两路功率信号合成为一路功率信号。此时，第二端部2和第三端部3用于分别接收第一功率信号和第二功率信号，第一端部1用于输出合成后的功率信号。

隔离电阻R设置于第二端部2和第三端部3之间，用于隔离第二端部2和第三端部3的信号，从而减少不同信号间的相互干扰。在本实施方式中，隔离电阻R可为0402封装形式的电阻，电阻值可为100欧姆，但不以此为限。

第一耦合单元4连接于第一端部1及PCB板的参考地，第二耦合单元5连接于第二端部2及PCB板的参考地，第三耦合单元6连接于第一端部1及PCB板的参考地，第四耦合单元7连接于第二端部2及PCB板的参考地。第一耦合单元4和第三耦合单元6为同一种耦合结构，第一耦合单元4和第三耦合单元6对称设置于隔离电阻R的两侧。第二耦合单元5和第四耦合单元7为同一种耦合结构，第二耦合单元5和第四耦合单元7对称设置于隔离电阻R的两侧。

作为对本发明的进一步改进，第一耦合单元4、第二耦合单元5、第三耦合单元6及第四耦合单元7优选为U型结构的微带传输线。第一耦合单元4的U型开口方向与第三耦合单元6的U型开口方向相背，第二耦合单元5的U型开口方向与第四耦合单元7的U型开口方向相背。

作为对本发明的进一步改进，功率处理电路10还包括第一传输单元8及第二传输单元9。第一传输单元8与第二传输单元9均为U型结构的微带传输线。第一传输单元8开口的一端连接于第一端部1，第一传输单元8开口的另一端连接于第二端部2。第二传输单元9开口的一端连接于第一端部1，第二传输单元9开口的另一端连接于第三端部3。第一传输单元8用于使得第一端部1与第二端部2阻抗匹配，第二传输单元9用于使得第一端部1与第三端部3阻抗匹配。在本实施方式中，第一传输单元8的U型开口方向与第二传输单元9的U型开口方向相对，且第一传输单元8与第二传输单元9对称设置于隔离电阻R的两侧。

在本发明的一实施方式中，第一传输单元8与第二传输单元9也可以为其他几何形状的微带传输线，如M型结构的微带传输线，锥形结构的微带传输线等。

举例而言，当功率处理电路10中传输的信号的中心频率为f₀时，则第一传输单元8与第二传输单元9的长度均为中心频率f₀对应的波长的四分之一。在本实施方式中，f₀可以是5.5GHz。

图2为本发明第一耦合单元4一实施方式中的结构示意图。在本实施方式中，第一耦合单元4包括第一微带侧边41、第二微带侧边42、第一连接部43及过孔Via。第一连接部43的一端连接于第一微带侧边41的一端，第一连接部43的另一端连接于第二微带侧边42的一端。第一耦合单元4通过过孔Via来与PCB板的参考地连接。第一端部1连接于第一连接部43与第二微带侧边42的公共端。在本实施方式中，第一微带侧边41的宽度大于第二微带侧边42的宽度，第一微带侧边41的长度小于第二微带侧边42的长度。

图3为本发明第二耦合单元5一实施方式中的结构示意图。在本实施方式中，第二耦合单元5包括第三微带侧边51、第四微带侧边52、第二连接部53及过孔Via。第二连接部53的一端连接于第三微带侧边51的一端，第二连接部53的另一端连接于第四微带侧边52的一端。第二耦合单元5通过过孔Via来与PCB板的参考地连接。第一端部1连接于第二连接部53与第三微带侧边51的公共端。在本实施方式中，第三微带侧边51的宽度大于第四微带侧边52的宽度，且第三微带侧边51的长度亦大于第四微带侧边52的长度。

在本实施方式中，第三微带侧边51的长度优选为中心频率f0对应的波长的八分之一，从而使得功率处理电路10可在传输功率信号过程中抑制其所包含的2倍谐波。

图4为本发明功率处理电路一实施方式的尺寸标注图。

图5为图1所示的耦合单元的等效电路，如图5所示，耦合单元的等效电路中，第一耦合单元4等效为并联连接的第一电感L11与第一电容C11，第三耦合单元6等效为并联连接的第二电感L12与第二电容C12，第二耦合单元5等效为并联连接的第三电感L21与第三电容C11，第四耦合单元7等效为并联连接的第四电感L22与第四电容C22。

在本发明的一实施方式中，第一耦合单元4与第三耦合单元6的第一微带侧边41分别等效为第一电感L11与第二电感L12，第一耦合单元4与第三耦合单元6的第二微带侧边42分别等效为第一电容C11与第二电容C12。第二耦合单元5与第四耦合单元7的第三微带侧边51分别等效为第三电感L21与第四电感L22，第二耦合单元5与第四耦合单元7的第四微带侧边52分别等效为第三电容C21与第四电容C22。

在实际应用中，常用S参数(散射参数)来评估反射信号和传送信号的性能。如下所述的图6-11即为功率处理电路10相关参数的信号模拟波形图。

图6为第一端部1的反射系数S11的波形图。其中，曲线61表示功率处理电路10的第一端部1的反射系数S11，曲线62表示功率处理电路10对应的等效电路的第一端部1的反射系数S11。

图7为第二端部2的反射系数S22的波形图。其中，曲线71表示功率处理电路10的第二端部2的反射系数S22，曲线72表示功率处理电路10对应的等效电路的第二端部2的反射系数S22。

图8为第三端部3的反射系数S33的波形图。其中，曲线81表示功率处理电路10的第三端部3的反射系数S33，曲线82表示功率处理电路10对应的等效电路的第三端部3的反射系数S33。

根据图6-8中的曲线61、71及81可知，当功率处理电路10工作于5.5GHz附近工作频段时，其回波损耗值均小于-20dB。本发明设计的功率处理电路10具有宽阻带和低通滤波的特征，因此在传输设计中无需添加额外的滤波器。

图9为第二端部2到第一端部1的传输系数S21的波形图。其中，曲线91表示功率处理电路10的第二端部2到第一端部1的传输系数S21，曲线92表示功率处理电路10对应的等效电路的第二端部2到第一端部1的传输系数S21。

图10为第三端部3到第一端部1的传输系数S31的波形图。其中，曲线101表示功率处理电路10的第三端部3到第一端部1的传输系数S31，曲线102表示功率处理电路10对应的等效电路的第三端部3到第一端部1的传输系数S31。

图11为第二端部2与第三端部3的隔离度S23的波形图。其中，曲线111表示功率处理电路10的第二端部2与第三端部3的隔离度，曲线112表示功率处理电路10对应的等效电路的第二端部2与第三端部3的隔离度S23。

根据图9-10可知，当功率处理电路10处于8.85-13.6GHz工作频段时，其回波损耗值在该频段内均小于-20dB。亦即，本发明设计的功率处理电路10可以有效地抑制2倍谐波。

利用上述的功率处理电路，本发明还可以设计成多路放大电路。

图12为本发明一实施方式的两路放大电路连接示意图。如图12所示，两路放大电路是多路放大电路的一种连接方式，此放大电路包括功率处理电路10a、功率处理电路10b以及两个放大器PA1、PA2，其中功率处理电路10a和功率处理电路10b皆为图1所示的功率处理电路结构，分别用于两路功率分配和两路功率合成。功率处理电路10a的第二端部2和第三端部3分别与放大器PA1和放大器PA2的输入端连接，功率处理电路10b的第二端部2和第三端部3分别与放大器PA1和放大器PA2的输出端连接。在进行放大运用时，可以将功率处理电路10a的第一端部作为输入端，而将功率处理电路10b的第一端部作为输出端。在本发明的其他实施方式中，通过级联的方式也可以将两路放大电路扩展成为四路放大电路(如图13所示)、八路放大电路等，从而来有效提高信号的传输功率。

上述功率处理电路、二路放大电路及多路放大电路为印刷于PCB基板上的微带线路，其具有体积较小，成本低廉的特性，可以实现在有限的PCB基板空间内构建多输入多输出的射频高功率传输系统，同时可以有效地抑制传输信号中的高频谐波噪音，降低信号干扰。

Claims (12)

1.一种功率处理电路，其特征在于，包括：

第一端部；

第二端部；

第三端部；

隔离电阻，设置于所述第二端部和所述第三端部之间，用于隔离所述第二端部及所述第三端部的信号，以减少信号间的相互干扰；

第一耦合单元，与所述第一端部及参考地连接；

第二耦合单元，与所述第二端部及所述参考地连接；

第三耦合单元，与所述第一端部及所述参考地连接；

第四耦合单元，与所述第三端部及所述参考地连接；

第一传输单元，连接于所述第一端部与所述第二端部，位于所述第一耦合单元与所述第二耦合单元之间，并平行于所述第一耦合单元与所述第二耦合单元；

第二传输单元，连接于所述第一端部与所述第三端部，位于所述第三耦合单元与所述第四耦合单元之间，并平行于所述第三耦合单元与所述第四耦合单元；

其中，所述第一耦合单元与所述第三耦合单元为对称设置于所述隔离电阻两侧的微带线结构，所述第二耦合单元与所述第四耦合单元为对称设置于所述隔离电阻两侧的微带线结构；当所述功率处理电路用于进行功率分配时，所述第一端部为信号输入端时，所述第二端部及所述第三端部为信号输出端，当所述功率处理电路用于进行功率合成时，所述第二端部及所述第三端部为信号输入端，所述第一端部为信号输出端。

2.如权利要求1所述的功率处理电路，其特征在于，所述第一传输单元与所述第二传输单元呈U型结构，所述第一传输单元开口的一端连接于所述第一端部，所述第一传输单元开口的另一端连接于所述第二端部，所述第二传输单元开口的一端连接于所述第一端部，所述第二传输单元开口的另一端连接于所述第三端部，所述第一传输单元用于使得所述第一端部与所述第二端部阻抗匹配，所述第二传输单元用于使得所述第一端部与所述第三端部阻抗匹配。

3.如权利要求2所述的功率处理电路，其特征在于，所述第一传输单元的U型开口方向与所述第二传输单元的U型开口方向相对。

4.如权利要求2所述的功率处理电路，其特征在于，所述第一传输单元与所述第二传输单元为对称设置于所述隔离电阻两侧的微带线结构，其长度为工作频段的波长的四分之一。

5.如权利要求1所述的功率处理电路，其特征在于，所述第一耦合单元、所述第二耦合单元、所述第三耦合单元及所述第四耦合单元均为U型的耦合结构。

6.如权利要求5所述的功率处理电路，其特征在于，所述第一耦合单元的U型开口方向与所述第三耦合单元的U型开口方向相背，所述第二耦合单元的U型开口方向与所述第四耦合单元的U型开口方向相背。

7.如权利要求1所述的功率处理电路，其特征在于，所述第一耦合单元、所述第二耦合单元、所述第三耦合单元及所述第四耦合单元均包括第一微带侧边、第二微带侧边及连接部，所述连接部的一端连接于所述第一微带侧边的一端，所述连接部的另一端连接于所述第二微带侧边的一端，所述第一耦合单元、所述第二耦合单元、所述第三耦合单元及所述第四耦合单元均通过其第二微带侧边与所述参考地连接。

8.如权利要求7所述的功率处理电路，其特征在于，所述第一端部连接于所述第一耦合单元的连接部与其第二微带侧边的公共端，及所述第三耦合单元的连接部与其第二微带侧边的公共端，所述第二端部连接于所述第二耦合单元的连接部与第一微带侧边的公共端，所述第三端部连接于所述第四耦合单元的连接部与第一微带侧边的公共端。

9.如权利要求7所述的功率处理电路，其特征在于，所述第一耦合单元的第一微带侧边的宽度大于其第二微带侧边的宽度，所述第一耦合单元的第一微带侧边的长度小于其第二微带侧边的长度，所述第二耦合单元的第一微带侧边的宽度大于其第二微带侧边的宽度，所述第二耦合单元的第一微带侧边的长度大于其第二微带侧边的长度。

10.如权利要求7所述的功率处理电路，其特征在于，所述第二耦合单元与所述第四耦合单元的第一微带侧边的长度为工作频段的波长的八分之一。

11.一种二路放大电路，其特征在于，包括二个如权利要求1-10任意一项所述的功率处理电路、第一放大器及第二放大器，其中一个所述功率处理电路的第二端部和第三端部分别与第一放大器的输入端、第二放大器的输入端一一对应电连接，另一个所述功率处理电路的第二端部和第三端部分别与第一放大器的输出端、第二放大器的输出端一一对应电连接。

12.一种多路放大电路，其特征在于，包括多个如权利要求11所述的二路放大电路及多个如权利要求1所述的功率处理电路，其中多个功率处理电路包括第一功率处理电路及第二功率处理电路；一个所述二路放大电路的输入端电连接于所述第一功率处理电路的第二端部，输出端电连接于所述第二功率处理电路的第二端部；另一个所述二路放大电路的输入端电连接于所述第一功率处理电路的第三端部，输出端电连接于所述第二功率处理电路的第三端部。