JP2015088840A

JP2015088840A - 増幅回路

Info

Publication number: JP2015088840A
Application number: JP2013224491A
Authority: JP
Inventors: 佐藤　優; Masaru Sato; 優佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2013-10-29
Filing date: 2013-10-29
Publication date: 2015-05-07
Anticipated expiration: 2033-10-29
Also published as: JP6318548B2; US20150116036A1; EP2869466B1; US9559643B2; EP2869466A1

Abstract

【課題】高周波数の信号に対して、大きな出力電力及び高い利得で増幅することができる増幅回路を提供することを課題とする。【解決手段】増幅回路は、差動信号を入力する第１及び第２のノード（Ｎ１，Ｎ２）と、第３及び第４のノード（Ｎ３，Ｎ４）と、前記第１及び第２のノード間に直列に接続される複数の第１のインダクタ（１０２）と、前記第３及び第４のノード間に直列に接続される複数の第２のインダクタ（１０４）と、各々のゲートがそれぞれ前記複数の第１のインダクタ間に接続され、各々のソースが基準電位ノードに接続され、各々のドレインがそれぞれ前記複数の第２のインダクタ間に接続される複数の電界効果トランジスタ（１０３）と、前記第３及び第４のノードの信号を合成する合成部（１０５，４０１）とを有する。【選択図】図１

Description

本発明は、増幅回路に関する。

単一終端信号ポート及び平衡信号ポートを提供するバラン回路が知られている（例えば、特許文献１参照）。第１の導体素子は、単一終端信号ポートとグランドとの間に延在する。第２の導体素子は、第１の導体素子に変圧器的に結合されかつ第１の導体素子から電気的に絶縁される。第２の導体素子は、グランドから平衡ポートまで電気的に対称に延在する。第１及び第２の導体素子は、電気的絶縁層を挟んで対向して配置される。平衡ポートは、電気的に第２の導体素子の中間に位置する。第１の導体素子は、第１の導体素子の中心点、即ち第１の導体素子の電気的な中心と規定される点、が平衡ポートに対向するように配置されることにより、複数の周波数において動作可能とする。

また、互いに同一の振幅で且つ逆位相の特性を持つように分配された第１の分配信号及び第２の分配信号を外部から受け、受けた第１の分配信号及び第２の分配信号をそれぞれ電力増幅して出力する一対の電力増幅素子を有する高周波電力増幅器が知られている（例えば、特許文献２参照）。一対の電力増幅素子と対応して接続された一対の伝送線が設けられる。一対の伝送線は、互いに対向する側辺部に設けられた一対の張り出し部を有する。一対の張り出し部は、互いに間隔をおいて対向することによりキャパシタを構成する。

また、ソース接地トランジスタとゲート接地トランジスタとをカスコード接続してなる差動型の分布定数アンプが知られている（例えば、特許文献３参照）。インダクタは、入力側の分布定数線路の分岐点での反射を抑制する。

特公平８−２８６０７号公報特開２００２−２５２５２９号公報特開２００４−２８９５５４号公報

高周波数の信号に対して、大きな出力電力及び高い利得で増幅することができる増幅回路が求められている。出力電力を大きくするためには、トランジスタのサイズを大きくする必要がある。しかし、トランジスタのサイズを大きくすると、高周波数の信号の利得が低下してしまう。

本発明の目的は、高周波数の信号に対して、大きな出力電力及び高い利得で増幅することができる増幅回路を提供することである。

増幅回路は、差動信号を入力する第１及び第２のノードと、第３及び第４のノードと、前記第１及び第２のノード間に直列に接続される複数の第１のインダクタと、前記第３及び第４のノード間に直列に接続される複数の第２のインダクタと、各々のゲートがそれぞれ前記複数の第１のインダクタ間に接続され、各々のソースが基準電位ノードに接続され、各々のドレインがそれぞれ前記複数の第２のインダクタ間に接続される複数の電界効果トランジスタと、前記第３及び第４のノードの信号を合成する合成部とを有する。

高周波数の信号に対して、大きな出力電力及び高い利得で増幅することができる。

図１（Ａ）及び（Ｂ）は、第１の実施形態による増幅回路の構成例を示す図である。図２は、図１（Ａ）の増幅回路の利得の周波数特性のシミュレーション結果を示す図である。図３（Ａ）は差動増幅回路の構成例を示す図であり、図３（Ｂ）は図３（Ａ）の差動増幅回路の利得の周波数特性のシミュレーション結果を示す図である。図４は、第２の実施形態による増幅回路の構成例を示す図である。

（第１の実施形態）
図１（Ａ）は、第１の実施形態による増幅回路の構成例を示す図である。増幅回路は、入力端子ＩＮに入力される信号を増幅し、増幅した信号を出力端子ＯＵＴから出力する。増幅回路は、第１のバラン回路１０１、複数の第１のインダクタ１０２、複数のｎチャネル電界効果トランジスタ１０３、複数の第２のインダクタ１０４、及び第２のバラン回路１０５を有する。第１のバラン回路１０１は、入力端子ＩＮに入力された単相信号を差動信号に変換し、その差動信号を第１のノードＮ１及び第２のノードＮ２に出力する。第１のノードＮ１及び第２のノードＮ２の信号は、相互に振幅が等しくて逆位相の差動信号である。

図１（Ｂ）は、バラン回路１０１の構成例を示す図である。バラン回路１０１は、一次側インダクタ１１１及び二次側インダクタ１１２を有する。一次側インダクタ１１１は、入力端子ＩＮ及び基準電位ノード（例えばグランド電位ノード）間に接続される。２次側インダクタ１１２は、第１のノードＮ１及び第２のノードＮ２間に接続され、その中点が基準電位ノードに接続される。

なお、バラン回路１０１は、図１（Ｂ）の構成に限定されない。例えば、バラン回路１０１は、入力端子ＩＮの信号をそのまま第１のノードＮ１に出力し、入力端子ＩＮの信号を遅延回路により１８０度遅延して第２のノードＮ２に出力することにより、差動信号を生成してもよい。

図１（Ａ）において、第１のノードＮ１及び第２のノードＮ２は、第１のバラン回路１０１から差動信号を入力する。複数の第１のインダクタ１０２は、第１のノードＮ１及び第２のノードＮ２間に直列に接続される。複数の第２のインダクタ１０４は、第３のノードＮ３及び第４のノードＮ４間に直列に接続される。複数の電界効果トランジスタ１０３は、各々のゲートがそれぞれ複数の第１のインダクタ１０２間に接続され、各々のソースが基準電位ノードに接続され、各々のドレインがそれぞれ複数の第２のインダクタ１０４間に接続される。第２のバラン回路１０５は、合成部であり、第３のノードＮ３及び第４のノードＮ４の信号を合成し、合成した有線の信号を出力端子ＯＵＴに出力する。第２のバラン回路１０５は、第１のバラン回路１０１と同様の構成を有する。

電界効果トランジスタ１０３のゲート及びソース間容量、並びに第１のインダクタ１０２は、入力整合回路を構成する。電界効果トランジスタ１０３のゲート及びソース間容量のキャパシタンスをＣとし、第１のインダクタ１０２のインダクタンスをＬとすると、特性インピーダンスは、√（Ｌ／Ｃ）で表される。特性インピーダンス√（Ｌ／Ｃ）を例えば５０Ωにし、整合をとることにより、増幅回路の入力信号の反射波を低減し、入力信号の減衰を防止することができる。これにより、増幅回路の利得を向上させることができる。

同様に、電界効果トランジスタ１０３のドレイン及びソース間容量、並びに第２のインダクタ１０４は、出力整合回路を構成する。電界効果トランジスタ１０３のドレイン及びソース間容量のキャパシタンスをＣとし、第２のインダクタ１０４のインダクタンスをＬとすると、特性インピーダンスは、√（Ｌ／Ｃ）で表される。特性インピーダンス√（Ｌ／Ｃ）を例えば５０Ωにし、整合をとることにより、増幅回路の出力信号の反射波を低減し、出力信号の減衰を防止することができる。これにより、増幅回路の利得を向上させることができる。

電界効果トランジスタ１０３が４個の場合を例に示すが、４個に限定されない。ｎ個の電界効果トランジスタ１０３を並列に接続することにより、１個の電界効果トランジスタ１０３を設ける場合に比べ、ｎ倍の出力電力を得ることができる。以上のように、複数の電界効果トランジスタ１０３を設けることにより、大きな出力電力を得ることができる。

仮に、インダクタ１０２及び１０４にそれぞれ終端抵抗を設けると、終端抵抗で電力が消費され、利得が低下してしまう。本実施形態では、終端抵抗を設けずに、第１のバラン回路１０１及び第２のバラン回路１０５を設けることにより、消費電力を低減し、利得を向上させることができる。

次に、本実施形態の増幅回路の動作を説明する。図１（Ａ）に矢印で信号の流れを示す。第１のノードＮ１及び第２のノードＮ２から各電界効果トランジスタ１０３のゲートに、差動信号が第１のインダクタ１０２の伝送路で合成され供給される。すなわち、差動信号は、重ね合わせの理により重畳され、各電界効果トランジスタ１０３のゲートに供給される。各電界効果トランジスタ１０３のドレインの増幅信号は、それぞれ第２のインダクタ１０４の伝送路で合成されながら、第３のノードＮ３及び第４のノードＮ４に出力される。第２のバラン回路１０５は、第３のノードＮ３の信号及び第４のノードＮ４の信号を合成する。

図２は、図１（Ａ）の増幅回路の利得の周波数特性のシミュレーション結果を示す図である。ＳパラメータＳ２１は、増幅回路の入力信号に対する出力信号の利得を示す。ＳパラメータＳ１１は、増幅回路の入力信号の反射波の大きさを示す。ＳパラメータＳ２２は、増幅回路の出力信号の反射波の大きさを示す。２５０ＧＨｚの高周波数において、ＳパラメータＳ２１の利得が８ｄＢであり、高利得の特性が得られる。本実施形態では、複数の電界効果トランジスタ１０３を設け、出力電力を大きくした場合でも、高周波数において高い利得を得ることができる。なお、本実施形態では、２５０ＧＨｚ付近で高利得が得られるようにパラメータ設定した例を示しているが、高利得が得られる周波数帯は変更可能である。

図３（Ａ）は、差動増幅回路の構成例を示す図である。入力整合回路３０１は、入力端子ＩＮ及び第１のバラン回路３０２間に接続される。第１のバラン回路３０２は、単相信号を差動信号に変換し、その差動信号を２個のｎチャネル電界効果トランジスタ３０３のゲートに出力する。各電界効果トランジスタ３０３は、ソースが基準電位ノードに接続され、ドレインから増幅信号を出力する。第２のバラン回路３０４は、２個の電界効果トランジスタ３０３のドレインの信号を合成し、出力整合回路３０５を介して、出力端子ＯＵＴに出力する。この差動増幅回路は、２個の電界効果トランジスタ３０３を有するので、１個の電界効果トランジスタ３０３の場合に比べて、２倍の出力電力を得ることができる。

図３（Ｂ）は、図３（Ａ）の差動増幅回路の利得の周波数特性のシミュレーション結果を示す図である。ＳパラメータＳ２１は、増幅回路の入力信号に対する出力信号の利得を示す。ＳパラメータＳ１１は、増幅回路の入力信号の反射波の大きさを示す。ＳパラメータＳ２２は、増幅回路の出力信号の反射波の大きさを示す。２５０ＧＨｚの高周波数において、ＳパラメータＳ２１の利得は５ｄＢであり、図２に比べて低い。

以上のように、図１（Ａ）の増幅回路は、図３（Ａ）の差動増幅回路に比べて、電界効果トランジスタ１０３の数を増やすことができるので出力電力を大きくすることができ、かつ２５０Ｇｈｚの高周波数において利得を高くすることができる。

次に、電界効果トランジスタ１０３の数について説明する。上記のように、ノードＮ１及びＮ２の差動信号は、第１のインダクタ１０２の左右を通り、重ね合わせの理により重畳される。電界効果トランジスタ１０３の数が奇数の場合、真ん中の電界効果トランジスタ１０３のゲートには逆位相の信号が同時に入力されることになるため、真ん中の電界効果トランジスタ１０３は増幅することができない。これにより、電界効果トランジスタ１０３の数が奇数のｎ個の場合、電界効果トランジスタ１０３が１個の場合に比べ、ｎ−１倍の出力電力しか得られない。これに対し、電界効果トランジスタ１０３の数が偶数のｎ個の場合、電界効果トランジスタ１０３が１個の場合に比べ、ｎ倍の出力電力を得ることができる。したがって、電界効果トランジスタ１０３の数は、偶数であることが好ましい。

（第２の実施形態）
図４は、第２の実施形態による増幅回路の構成例を示す図である。図４の増幅回路は、図１（Ａ）の増幅回路に対して、第２のバラン回路１０５の代わりにダイポールアンテナ４０１を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。ダイポールアンテナ４０１は、平衡型のアンテナであり、第３のノードＮ３及び第４のノードＮ４の信号を無線の電波として空間で合成し、無線の信号を出力する合成部である。ダイポールアンテナ４０１により、第３のノードＮ３及び第４のノードＮ４の信号を合成した信号を無線送信することができる。図４の増幅回路を無線送信装置に用いる場合には、ダイポールアンテナ４０１により、信号を合成することができるので、図１（Ａ）の第２のバラン回路１０５が不要になる利点がある。

以上のように、第１及び第２の実施形態によれば、高周波数の信号に対して、大きな出力電力及び高い利得で増幅することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０１第１のバラン回路
１０２第１のインダクタ
１０３電界効果トランジスタ
１０４第２のインダクタ
１０５第２のバラン回路
１１１一次側インダクタ
１１２二次側インダクタ
４０１ダイポールアンテナ

Claims

差動信号を入力する第１及び第２のノードと、
第３及び第４のノードと、
前記第１及び第２のノード間に直列に接続される複数の第１のインダクタと、
前記第３及び第４のノード間に直列に接続される複数の第２のインダクタと、
各々のゲートがそれぞれ前記複数の第１のインダクタ間に接続され、各々のソースが基準電位ノードに接続され、各々のドレインがそれぞれ前記複数の第２のインダクタ間に接続される複数の電界効果トランジスタと、
前記第３及び第４のノードの信号を合成する合成部と
を有することを特徴とする増幅回路。
さらに、単相信号を差動信号に変換し、前記差動信号を前記第１及び第２のノードに出力する第１のバラン回路を有することを特徴とする請求項１記載の増幅回路。
前記合成部は、前記第３及び第４のノードの信号を合成し、有線の信号を出力する第２のバラン回路を有することを特徴とする請求項１又は２記載の増幅回路。
前記合成部は、前記第３及び第４のノードの信号を空間で合成し、無線の信号を出力するダイポールアンテナを有することを特徴とする請求項１又は２記載の増幅回路。
前記複数の電界効果トランジスタの数は偶数であることを特徴とする請求項１〜４のいずれか１項に記載の増幅回路。