JP7009711B2 - ドハティアンプ - Google Patents

Description

本発明はピークアンプを複数備えるドハティアンプに関する。

大概の通信システムでは、高効率と高線形性の両立がパワーアンプに要求されているが、効率と線形性はトレードオフの関係にある。さらに、移動通信の第2世代方式に属するＧＳＭ（Global System for Mobile Communications：携帯通信のための全地球システム）／及びその拡張型で第3世代の方式に属するＥＤＧＥ（Enhanced data GSM Environment：高度データＧＳＭ環境）、あるいは、第3世代に属するＷＤＣＭＡ（Wideband Code Division Multiple Access：広帯域コード分割多チャンネルアクセス）／第4世代に属するＬＴＥ（Long Term Evolution：長期的進化）の各規格では、パワーアンプに広ダイナミックレンジ出力を要請する。最大出力で最高効率を発揮するパワーアンプを基地局向けに設計すると、低出力時にはその効率が低下してしまう。故に、基地局パワーアンプに対して、最大出力時のみならず、－６ｄＢ以下といった低出力時にも効率と線形性の両立をデジタル制御かつ低コストで実現するのは容易ではない。

欧州特許第２，４０３，１３５Ｂ号 米国特許公開公報第２０１３／０２６５１０７号 米国特許公開公報第２００８／０２８４５０９号

ピークアンプを複数備えるドハティアンプでは、ピークアンプの出力を合成する出力合成器の構成が複雑となる。特に、低出力領域でオフされたピークアンプの出力をそのまま合成する回路では、アンプに付随する寄生容量、寄生インダクタンス、等の影響を受け、ピークアンプの出力を厳密にはオープンと見なせないことがある。その場合、オープンを前提とする出力結合ユニットでは所定の動作が期待できず、また、ドハティアンプ全体としての効率低下を招いてしまう。

本発明に係るドハティアンプは、１つのキャリアアンプと第１～第３のピークアンプを備え、入力分配器と、アンプユニットと、オフセットユニットと、出力結合器を含む。入力分配器は、入力信号をキャリアアンプと第１～第３のピークアンプに等しく分配する。アンプユニットは、これらキャリアアンプと第１～第３のピークアンプを含む。オフセットユニットは、キャリアアンプの出力に接続されたキャリアオフセット伝送線路と第１～第３のピークアンプそれぞれの出力に接続された第１～第３のオフセット伝送線路を有する。出力結合器はこれらキャリアオフセット伝送線路および第１～第３のオフセット伝送線路の出力を結合する複数の結合伝送線路を含む。本発明に係るドハティアンプでは、キャリアオフセット伝送線路および第１～第３のオフセット伝送線路がそれぞれキャリアアンプ及び第１～第３のピークアンプがオフされている時の出力インピーダンスをショート状態に変換する伝送線路である。また、出力結合器は結合ノードを含み、キャリアオフセット伝送線路の出力は直接に、第１のピークアンプの出力に接続した第１のオフセット伝送線路の出力は第１の結合伝送線路を介して、第２のピークアンプの出力に接続した第２のオフセット伝送線路の出力は、第２の結合伝送線路及び第１の結合伝送線路を介して、第３のピークアンプの出力に接続した第３のオフセット伝送線路の出力は第３の結合伝送線路を介して、それぞれ結合ノードに接続する。

それぞれのアンプの出力がオープン状態の各アンプの出力インピーダンスを一旦ショートに変換するため、出力結合器における結合機能の安定化を図ることができる。

図１は従来のドハティアンプの構成を示すブロック図である。 図２は３段、４段のドハティンアンプの出力強度と効率の関係を模式的に示す図である。 図３は３段のドハティアンプの構成を示すブロック図である。 図４は４段のドハティアンプの構成を示すブロック図である。 図５Ａはキャリアアンプ、ピークアンプの出力側の構成を模式的に示す図である。 図５Ｂは、図５Ａに示す回路をスミスチャート上で示したものである。 図６は、図４に示すドハティアンプの出力特性である。

本願発明に係るドハティアンプの具体例を、以下に添付の図面を参照しながら詳細に説明する。なお、本発明は、これら例示に限定されるものではなく、特許請求の範囲によって示され、また、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図されている。

特許文献１は多段のドハティ増幅に構成を開示している。特許文献１に開示されたドハティアンプ１００は、図１の機能ブロックが示す様に、それ以前に知られていた構成を有する。キャリアアンプ１０_０とピークアンプ１０_１～１０_３を有する一般的なドハティアンプの出力を、複数のλ／４伝送線路ＴＬ_Ｃ～ＴＬ_２を介して順次接続する構成を備える。ここで、アンプ１０_０はキャリアアンプであり、アンプ１０ｎ（ｎ＝１～３）はピークアンプである。飽和出力時には全てのアンプ１０_０～１０_３がオン状態にあり、飽和出力より１２ｄＢ以上小さい時にキャリアアンプ１０_０のみがオン、ピークアンプ１０_１～１０_３の出力全てがオープン状態となるため、伝送線路ＴＬ_１によりノードＮ_１がショートとみなされ、ノードＮ_０から見込んだピークアンプ１０_１～１０_３は全てオープンとみなせる。出力端子ＲＦ_ＯＵＴに５０Ωの負荷が接続された場合に、キャリアアンプ１０_０の負荷インピーダンスは５０２／（２５２／５０）＝２００Ωで与えられる。飽和出力に対し－１２ｄＢ～－６ｄＢの出力では、キャリアアンプ１０_０とピークアンプ１０_１がオンとなり、その時のキャリアアンプ１０_０から負荷を見込んだインピーダンスと、ピークアンプ１０_１から負荷を見込んだインピーダンスはともに１００Ωとなり、ノードＮ_０から負荷を見込んだインピーダンスは１２．５Ωとなって出力端子ＲＦ_ＯＵＴから負荷を見込んだインピーダンスが５０Ωに整合する。次いで出力を増加させるとさらに第２のピークアンプ１０_２も導通する。その時第１のピークアンプ１０_１から負荷を見込んだインピーダンスと、第２のピークアンプ１０_２から負荷を見込んだインピーダンスはともに５０Ωとなり、結合ノードＮ_０から負荷を見込んだインピーダンスが１２．５Ωとなって、インピーダンス整合が実現される。さらに出力を増すと第３のピークアンプ１０_３がオンすることにより、広出力領域で高い効率を維持する増幅動作が可能となる。なお、ここで云う「見込んだ」という記載の技術的な意味は以下のようなものである。あるノード（例えば、Ｎ_０）から負荷ＲＦ_ＯＵＴ側をみた時には、ＲＦ_ＯＵＴに接続される終端抵抗と伝送線ＴＬ_ＴのＺ_Ｔが直列に接続されたインピーダンスを設定することができる。一方、Ｎ_０からアンプ１０_０～１０_３側を見ると、各アンプの出力インピーダンス、オフセットラインのインピーダンス、伝送線ＴＬ_Ｃ～ＴＬ_２のインピーダンスが直並列の複雑な接続関係をもって設定される。この様に、インピーダンスは厳密には、あるノードから何処を見込んだものであるか、という規定が必要となる。

しかしながら、図１の構成では、ピークアンプ１０_１～１０_３の出力がオフとなることを前提とするドハティアンプの構成である。アンプの寄生素子、例えば、増幅素子として用いている電界効果トランジスタのドレイン－ソース間の寄生容量、ドレイン、ソースに接続するボンディングワイヤの有する寄生インダクタンス、等を考慮すると、低出力域においてピークアンプの出力がオフされることを前提とするよりも、ピークアンプの出力がショートと見なせる状況を前提とする方が、ドハティアンプの設計が容易となる。また、安定に増幅動作も行うことができる。

図３は３段のドハティアンプの機能ブロック図であって、キャリアアンプ１０_０、二つのピークアンプ、１０_１、１０_２それぞれの出力に伝送線路ＴＬ_００～ＴＬ_０２を挿入することにより、伝送線路の出力からそれぞれのアンプを見込んだインピーダンスをショートとする構成である。端子ＲＦ_ＩＮに与えられる高周波信号は１：３の入力分配器２０に入力し、同相で強度の同じ三つの出力に分岐される。入力分配器２０については、たとえば、ウィルキンソン型の１：３分配器が挙げられる。そして、キャリアアンプ１０_０に入力する信号のみ、λ／２長の伝送線路を介することで、この信号の位相を１８０°遅らせる。各アンプ１０_０～１０_２の出力は同様の構成を有する（インピーダンスＺ０、線路長Ｌ_０の伝送線路ＴＬ_００～ＴＬ_０２）オフセットユニット（位相器）３０を介して出力結合器４０に入力する。ここでインピーダンスＺ_０、線路長Ｌ_０は、ピークアンプ１０_１、１０_２がオフの時に、オフセットユニット（位相器）３０の各出力からピークアンプ１０_１、１０_２を見込んだインピーダンスをショートとするインピーダンスＺ_０であり、線路長Ｌ_０である。伝送線路ＴＬ_００～ＴＬ_０２の作用、効果の詳細については後述する。キャリアアンプ１０_０、ピークアンプ１０_１、１０_２とも同じ構成のアンプであるので、オフとなった時には同様の出力インピーダンス（そのドレイン端子からアンプ内部を見込んだインピーダンス）を有する。伝送線路ＴＬ_００～ＴＬ_０２もキャリアアンプ１０_０、ピークアンプ１０_１、１０_２に対して同様の構成とする。この３段の対称ドハティアンプは図２に示す様に三つの効率極値を示し、その最大バックオフは９ｄＢｃで与えられる。

二つのピークアンプ１０_１、１０_２がオフとされる低出力域では、ノードＮ_１からピークアンプ１０_１、１０_２を見込んだインピーダンスはオフセットユニット（位相器）３０の出力がショートとみなせ、かつ、この疑似ショート端子にλ／４の線路長を有する伝送線路ＴＬ_１、ＴＬ_２が接続されているので、オープンとみなすことができる。従って、三つのアンプ１０_０～１０_２の出力に対する結合ノードＮ_０からこのノードＮ_１を見込んだインピーダンスは、それぞれがλ／４の線路長を有する二つの伝送線路ＴＬ_Ａ、ＴＬ_Ｂを介して接続されているので、これもオープンとみなすことができる。従って、ピークアンプ１０_１、１０_２がオフとなる低出力域では、ノードＮ_０に対して伝送線路ＴＬ_Ｂ以下の構成は何らの寄与もしない。

ＲＦ_ＯＵＴ端子が５０Ωで終端されている時は（ＲＦ_ＯＵＴ端子に５０Ωの特性インピーダンスを有する伝送線路が接続されている時）、ノードＮ_０からこの終端を見込んだインピーダンスは、Ｚ_Ｔ２／５０で与えられ、キャリアアンプ１０_０に対するオフセットユニット（位相器）３０の出力からノードＮ_０側を見込んだインピーダンスは（Ｚ_２／Ｚ_Ｔ）２＊５０で与えられる。伝送線路ＴＬ_００の線路長Ｌ_０、そのインピーダンスＺ_０、及びインピーダンス比（Ｚ_２／Ｚ_Ｔ）を設定することにより、従来の２段のドハティアンプで一般的な、キャリアアンプのみが動作する低出力域で、キャリアアンプの負荷を数百Ωとすることは容易である。

入力信号強度が増加し、第１のピークアンプ１０_１も動作する最初のバックオフ領域になると、ノードＮ_１から第２のピークアンプ１０_２を見込むインピーダンスは依然としてオープン状態にあるが、第１のピークアンプ１０_１を見込むインピーダンスが有意な値となる。この場合、結合ノードＮ_０においてキャリアアンプの出力は伝送線路ＴＬ_００、ＴＬ_Ｃを介して、一方第１のピークアンプ１０_１の出力は伝送線路ＴＬ_０１、ＴＬ_１、ＴＬ_Ａ、ＴＬ_Ｂを介して結合する。キャリアアンプ１０_０とピークアンプ１０_１は同一構成であるので、両アンプの生ずる信号の位相遅れは同様であり、また、二つの伝送線路ＴＬ_００、ＴＬ_０１で生ずる位相遅れも同様である。故に、キャリアアンプ１０_０の出力に対して第１のピークアンプ１０_１の出力は、λ／４の伝送線路の数の差、すなわちλ／４×２＝λ／２の位相差が生ずる（第１のピークアンプ１０_１の出力が遅れる）。キャリアアンプ１０_０の入力信号がピークアンプ１０_１、１０_２の入力信号に対して、伝送線路２５を挿入することにより既にλ／２遅れているので、第１のピークアンプの出力は伝送線路ＴＬ_１、ＴＬ_Ａ、ＴＬ_Ｂを介して結合ノードＮ_０にキャリアアンプ１０_０からの出力と同相で到達し、安定的に結合する。この時、第２のピークアンプ１０_２は依然としてオフ状態にあるので、第２のピークアンプ１０_２に対するオフセットユニット（位相器）３０の出力、すなわち、伝送線路ＴＬ_０２の出力はショートとみなせ、ノードＮ_１から見込んだ伝送線路ＴＬ_２はオープン状態になり、第１のピークアンプ１０_１の出力に影響をしない。

出力がさらに増加し、第２のピークアンプ１０_２も動作するバックオフ領域になると、第２のピークアンプ１０_２の出力と第１のピークアンプ１０_１の出力は、ノードＮ_１にて同相で結合し、これは、キャリアアンプ１０_０の出力に関するノードＮ_０の位相とπ異なる。そして、ノードＮ_１にて結合された二つのピークアンプ１０_１、１０_２の出力は、それぞれがλ／４の長さ（π／２）を有する二つの伝送線路ＴＬ_Ａ、ＴＬ_Ｂを介して、すなわち、πだけ位相を遅らせてノードＮ_０にてキャリアアンプ１０_０の出力と同相で結合する。

図４は４段の反転型ドハティアンプの構成を模式的に示す。端子ＲＦ_ＩＮに入力したＲＦ信号は、２段の３ｄＢの入力カプラ２０ａ～２０ｃで４分岐される。入力カプラ２０ａ～２０ｃの一方の出力（入力と接続した出力）は、他方の出力（入力と結合した出力）に対して位相が９０°遅れる。従って、４分岐されたうちの一の入力を受けるキャリアアンプ１０_０に入力するＲＦ信号の位相は、入力端ＲＦ_ＩＮに対して１８０°遅れ、その強度が１／４である。ピークアンプ１０_１に入力するＲＦ信号は９０°、ピークアンプ１０_２に入力するＲＦ信号は０°、ピークアンプ１０_３に入力するＲＦ信号は９０°、それぞれ入力端ＲＦ_ＩＮに対して位相遅れが生ずる。

キャリアアンプ１０_０、及び各ピークアンプ１０_ｎ（ｎ＝１～３）の出力はそれぞれ、オフセットユニット（位相器）３０内の伝送線路ＴＬ_００～ＴＬ_０３を介して出力結合器４０に入力する。伝送線路ＴＬ_００～ＴＬ_０３のインピーダンスＺ_０、線路長Ｌ_０を有する。

出力結合器４０では、キャリアアンプ１０_０の直接の出力に対して、各ピークアンプ１０_１～１０_３の出力を、それぞれ伝送線路ＴＬ_０１～ＴＬ_０３を介して結合する。すなわち、ピークアンプ１０_１の出力は伝送線路ＴＬ_０１を介して、第２のピークアンプ１０_２の出力は伝送線路ＴＬ_０２、ＴＬ_０１を介して、そして、第３のピークアンプ１０_３の出力は伝送線路ＴＬ_０３を介して、キャリアアンプ１０_０の出力とノードＮ_０にて合成される。ここで、キャリアアンプ１０_０の入力は入力端ＲＦ_ＩＮに対して１８０°遅れた位相を有していた。従って、結合ノードＮ_０には１８０°位相遅れに加えてキャリアアンプ１０_０での遅れ、及び伝送線路ＴＬ_００による遅れを加えた位相で現れる。

第１のピークアンプ１０_１については、このピークアンプ１０_１に入力するＲＦ信号が既に端子ＲＦ_ＩＮにおける位相に対して９０°遅れたものになっている。換言すると、第１のピークアンプ１０_１の入力は、キャリアアンプ１０_０の入力に対して９０°その位相が進んでいる。そして第１のピークアンプ１０_１の出力は、第１の伝送線路ＴＬ_１を介して結合ノードＮ_０で、キャリアアンプ１０_０出力と合成される。伝送線路ＴＬ_１はλ／４長を有しているので、この伝送線路ＴＬ_１で位相が９０°遅れることになる。従って、第１のピークアンプ１０_１の出力は、入力端ＲＦ_ＩＮでの位相に対して、入力段のカプラ２０ｃで９０°、伝送線路ＴＬ_１で９０°、そして、第１のピークアンプ１０_１内および伝送線路ＴＬ_０での遅れを生じて結合ノードＮ_０に至る。すなわち、キャリアアンプ１０_０の出力の位相と同位相をもって結合ノードＮ_０にて合成さえる。

第２のピークアンプ１０_２に対しては、その入力ＲＦ信号は入力カプラ２０ａ、２０ｃでの位相遅れを伴わずに入力する。すなわち、キャリアアンプ１０_０の入力に対して１８０°進んだ位相で第２のピークアンプ１０_２に入力する。が、第２のピークアンプ１０_２の出力は、二つの伝送線路ＴＬ_２、ＴＬ_１を介して結合ノードＮ_０に至る。二つの伝送線路ＴＬ_２、ＴＬ_１はそれぞれλ／４の長さを有しているので、この二つの伝送線路ＴＬ_２、ＴＬ_１で合計１８０°の位相遅れが生ずる。入力端ＲＦ_ＩＮに対しては、この１８０°の遅れに加えて、第２のピークアンプ１０_２での遅れ、及び伝送線路ＴＬ_００での遅れを加味した遅れとなる。アンプ構成、伝送線路ＴＬ_００～ＴＬ_０３の構成は同様であるので、これらアンプと伝送線路ではキャリアアンプ１０_０と第２のピークアンプ１０_２の出力に位相差は実質生じない。故に、第２のピークアンプ１０_２の出力はノードＮ_０にて、キャリアアンプ１０_０、第１のピークアンプ１０_１の出力と同相で合成される。

第３のピークアンプ１０_３に対しては、入力カプラ２０ａで９０°遅れた信号が入力し、第３のピークアンプ１０_３の出力は、伝送線路ＴＬ_３を介して結合ノードＮ_０に至る。伝送線路ＴＬ_３はλ／４の長さを有しているので、９０°の位相遅れが生ずる。その結果、第３のピークアンプ１０_３の出力は、キャリアアンプ１０_０の出力に対して同位相でノードＮ_０にて各アンプ１０_０～１０_２の出力と適切に結合される。

合成回路におけるインピーダンスの変化について説明する。キャリアアンプ１０_０のみが動作する低出力領域では、ピークアンプ１０_１～１０_３はオフ状態にある。しかし、その出力インピーダンスが無限（∞）にあるわけではなく、たとえば、ピークアンプ１０_１～１０_３が単体の電界効果トランジスタ（ＦＥＴ）で構成されている場合には、ドレイン－ソース間の接合容量、ドレイン電極に対するボンディングワイヤの有する寄生インダクタンス、等により、その出力がオープンと見なせない場合がほとんどである。図５Ａはキャリアアンプ１０_０、ピークアンプ１０_１～１０_３のドレイン側を模式的に示した回路図であり、図５Ｂはその時のスミスチャートを示す。

各アンプが含むＦＥＴのドレイン負荷にはドレイン－ソース間の接合容量が、ドレイン電極を引き出すためのボンディングワイヤに起因する寄生インダクタンスが必然的に存在する。この時、ＦＥＴの電極からＦＥＴ内部を見込んだインピーダンスをＺ_{ＯＵＴ＿ＯＦＦ}とすると、これはスミスチャート上では、たとえば、図５Ｂの点Ａに相当する。ＦＥＴのドレイン出力には、キャパシタＣ、インダクタＬで構成される整合回路が挿入されている。図４における容量ＣはＦＥＴのドレインとグランドとの間に接続された容量で寄生成分ではない。また、インダクタＬは、この整合回路の容量Ｃとオフセット伝送線路を接続するボンディングワイヤに由来するインダクタンス成分を示す。このマッチング回路により、スミスチャート上の点Ｚ_{ＯＵＴ＿ＯＦＦ}はチャートの外縁に沿って右回りに点Ｚ_{ＬＣ＿ＯＦＦ}まで移動する。

オフセットユニット（位相器）３０に含まれる伝送線路ＴＬ_００～ＴＬ_０３はこの点Ｚ_{ＬＣ＿ＯＦＦ}を左端のショート（０Ω）にまで移動させる長さを有する。点Ｚ_{ＬＣ＿ＯＦＦ}がチャット上の縁に存在しているので、オフセット伝送線路ＴＬ_００～ＴＬ_０３のインピーダンスはＺ_０、その伝送路長Ｌ_０が点Ｚ_{ＬＣ＿ＯＦＦ}から左端（Ｚ＝０）までに相当する。なぜならば、スミスチャート上で右端の点から右回りに左端の点までの距離がλ／４に相当するので、図６の例では、伝送線路ＴＬ_００～ＴＬ_０３はほぼλ／１６の長さを有するものである。

この様にインピーダンスをＬＣマッチング回路及びオフセット伝送線路により変換することで、伝送線路ＴＬ_００～ＴＬ_０３の出力端では、そのインピーダンスがショート（Ｚ＝０）と見なせることになる。したがって、伝送線路ＴＬ_００～ＴＬ_０３の各出力端に、あらためて線路長λ／４の伝送線路ＴＬ_１～ＴＬ_３を接続すると、その負荷側の出力端では各アンプがオフの時に理想的にオープンと見なすことが可能となる。

全てのアンプ１０_０～１０_３がその飽和動作を行う最大出力時について考える。また、出力端子ＲＦ_ＯＵＴにはその負荷として５０Ωのインピーダンスが接続されているとする。最大出力時には、全てのアンプ１０_０～１０_３の出力インピーダンスは５０Ωに整合されるので、結合ノードＮ_０における合成インピーダンスは１２．５Ωとなる。出力伝送線路ＴＬ_Ｔによりこの合成インピーダンス１２．５Ωが５０Ωに変換されるので、出力伝送線路のインピーダンスは２５Ωとなる。

キャリアアンプ１０_０のみが動作する低出力領域では、キャリアアンプ１０_０の出力インピーダンスは１２．５Ωとなる様に、ＬＣマッチング回路の定数が設定される。すなわち、その出力端インピーダンス１２．５Ωと、キャリアアンプ１０_０の出力インピーダンスＺ_{ＯＵＴ＿ＯＮ}との間のインピーダンス変換をＬＣマッチング回路により行う。同様に、キャリアアンプ１０_０と第１のピークアンプ１０_１が飽和出力動作をし、他の二つのピークアンプ１０_２、１０_３がオフされている時には、キャリアアンプ１０_０についてのオフセット伝送線路ＴＬ_００の出力端、および第１のピークアンプ１０_１についてオフセット伝送線路ＴＬ_０１の出力端のインピーダンスがともに２５Ωに設定される様に、ＬＣマッチング回路の定数が設定される。キャリアアンプ１０_０と二つのピークアンプ１０_１、１０_２が飽和動作する時も同様に考えることができる。

図６は、図４に示す４段の反転ドハティアンプのＲＦ_ＯＵＴ端子における強度とその時観測された効率を示したものである。－１２ｄＢｃのバックオフは出力電流５０ｄＢｍで得られ、その時の効率は６０％を超えている。出力が５０ｄＢｍまではキャリアアンプ１０_０のみが動作し、５０ｄＢｍ～６２ｄＢｍの間でピークアンプ１０_１～１０_３が順次動作を開始する。また、その時の実質的な効率の低下は観測されていない。

１０_０：キャリアアンプ、１０_１～１０_３：ピークアンプ、２０：入力分配器、２０ａ～２０ｃ：入力カプラ、Ｚ_Ｔ：終端抵抗、３０：オフセットユニット（位相器）、ＴＬ_００～ＴＬ_０３；オフセット伝送線路、ＴＬ_Ａ～ＴＬ_Ｃ、ＴＬ_１～ＴＬ_３：合成伝送線路、ＴＬ_Ｔ：出力伝送線路、４０：出力結合器。

Claims (4)

1. １つのキャリアアンプと第１～第３のピークアンプを備えるドハティアンプであって、
   入力信号を前記キャリアアンプと前記第１～第３のピークアンプに等しく分配する入力分配器と、
   前記キャリアアンプと前記第１～第３のピークアンプを含むアンプユニットと、
   前記キャリアアンプの出力に接続されたキャリアオフセット伝送線路と、前記第１～第３のピークアンプそれぞれの出力に接続された第１～第３のオフセット伝送線路を有するオフセットユニットと、
   前記キャリアオフセット伝送線路および前記第１～第３のオフセット伝送線路の出力を複数の結合伝送線路を介して結合する出力結合器と、を備え、
   前記キャリアオフセット伝送線路および前記第１～第３のオフセット伝送線路は、前記キャリアアンプ及び前記第１～第３のピークアンプがオフされている時の出力インピーダンスをショート状態に変換する伝送線路であり、
   前記出力結合器は結合ノードを含み、前記キャリアオフセット伝送線路の出力は直接に、前記第１のピークアンプの出力に接続した前記第１のオフセット伝送線路の出力は第１の結合伝送線路を介して、前記第２のピークアンプの出力に接続した前記第２のオフセット伝送線路の出力は、第２の結合伝送線路及び前記第１の結合伝送線路を介して、前記第３のピークアンプの出力に接続した前記第３のオフセット伝送線路の出力は第３の結合伝送線路を介して、それぞれ前記結合ノードに接続する、
   ドハティアンプ。
2. 前記ドハティアンプの出力は、前記結合ノードに接続した出力伝送線路を介して取り出される、請求項１に記載のドハティアンプ。
3. 前記キャリアオフセット伝送線路、前記第１～第３のオフセット伝送線路、及び前記第２、第３の結合伝送線路はλ／４の線路長を有し、かつ、インピーダンスが負荷インピーダンスに等しく、
   前記第１の結合伝送線路は、λ／４の線路長を有し、かつ、負荷インピーダンスの１／２のインピーダンスを有する、請求項１に記載のドハティアンプ。
4. 前記出力伝送線路はλ／４の線路長を有し、負荷インピーダンスの１／２のインピーダンスを有する、請求項２に記載のドハティアンプ。

Images