JP6273741B2 - 電力増幅器、及び電力増幅器による制御方法 - Google Patents
電力増幅器、及び電力増幅器による制御方法 Download PDFInfo
- Publication number
- JP6273741B2 JP6273741B2 JP2013198015A JP2013198015A JP6273741B2 JP 6273741 B2 JP6273741 B2 JP 6273741B2 JP 2013198015 A JP2013198015 A JP 2013198015A JP 2013198015 A JP2013198015 A JP 2013198015A JP 6273741 B2 JP6273741 B2 JP 6273741B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- output
- circuit
- impedance
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
本発明は、電力増幅器、及び電力増幅器による制御方法に関する。
無線基地局の装置では、高い電力効率を持ちかつ小型な電力増幅器が要求されている。
特許文献１には、高い電力効率を持つ電力増幅器の１つであるドハティ増幅器に関する技術が記載されている。
特許文献１には、高い電力効率を持つ電力増幅器の１つであるドハティ増幅器に関する技術が記載されている。
特許文献１に記載されているドハティ増幅器に関する技術は、信号の使用周波数の（１／４）波長に相当する伝送線路を使用している。そのため、ドハティ増幅器において伝送線路の長さは使用周波数に依存し、使用周波数が低くなるにつれ伝送線路の長さが（１／４）波長で大きくなる。ところで、このドハティ増幅器のような電力増幅器では、更なる小型化が求められている。
そこでこの発明は、上記の課題を解決することのできる電力増幅器、及び電力増幅器による制御方法を提供することを目的としている。
上記目的を達成するために、本発明は、第一の伝送線路と、当該第一の伝送線路の両端に１つずつ接続された２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の入力分岐回路である伝送線路と等価なπ型分布定数回路を備え、入力信号をメイン増幅器と補助増幅器とへ分配する入力分岐回路と、第二の伝送線路と、当該第二の伝送線路の両端に１つずつ接続された２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の出力合成回路である伝送線路と等価なπ型分布定数回路を備え、前記メイン増幅器の出力信号と前記補助増幅器の出力信号とを合成する出力合成回路と、第三の伝送線路と、当該第三の伝送線路の両端に１つずつ接続された２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の出力整合回路である伝送線路と等価なπ型分布定数回路を備え、前記出力合成回路と出力負荷との間で整合をとる出力整合回路と、を備え、前記第一の伝送線路の特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、前記第一の伝送線路の長さは、３×（自身の伝送線路上の波長）÷８であり、前記第一の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、前記第一の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの長さは、（前記第一の伝送線路における波長）÷８であり、前記第二の伝送線路の特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、前記第二の伝送線路の長さは、３×（自身の伝送線路上の波長）÷８であり、前記第二の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、前記第二の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの長さは、（前記第二の伝送線路における波長）÷８であり、前記第三の伝送線路の特性インピーダンスは、（前記出力負荷のインピーダンス）であり、前記第三の伝送線路の長さは、３×（自身の伝送線路上の波長）÷８であり、前記第三の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの特性インピーダンスは、（前記出力負荷のインピーダンス）であり、前記第三の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの長さは、（前記第三の伝送線路における波長）÷８である、ことを特徴とする電力増幅器である。
また本発明は、特性インピーダンスが√２×（出力負荷のインピーダンス）であり、長さが３×（自身の伝送線路上の波長）÷８である第一の伝送線路と、当該第一の伝送線路の両端に１つずつ接続され、それぞれの特性インピーダンスが√２×（前記出力負荷のインピーダンス）であり、それぞれの長さが（前記第一の伝送線路における波長）÷８である２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の入力分岐回路である伝送線路と等価なπ型分布定数回路を備える入力分岐回路と、特性インピーダンスが√２×（前記出力負荷のインピーダンス）であり、長さが３×（自身の伝送線路上の波長）÷８である第二の伝送線路と、当該第二の伝送線路の両端に１つずつ接続され、それぞれの特性インピーダンスが√２×（前記出力負荷のインピーダンス）であり、それぞれの長さが（前記第二の伝送線路における波長）÷８である２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の出力合成回路である伝送線路と等価なπ型分布定数回路を備える出力合成回路と、特性インピーダンスが（前記出力負荷のインピーダンス）であり、長さが３×（自身の伝送線路上の波長）÷８である第三の伝送線路と、当該第三の伝送線路の両端に１つずつ接続され、それぞれの特性インピーダンスが（前記出力負荷のインピーダンス）であり、それぞれの長さが（前記第三の伝送線路における波長）÷８である２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の出力整合回路である伝送線路と等価なπ型分布定数回路を備える出力整合回路と、を備える電力増幅器による制御方法であって、入力分岐回路が入力信号をメイン増幅器と補助増幅器とへ分配することと、出力合成回路が前記メイン増幅器の出力信号と前記補助増幅器の出力信号とを合成することと、出力整合回路が前記出力合成回路と出力負荷との間で整合をとることと、を含む電力増幅器による制御方法である。
本発明によれば、ドハティ増幅器と同等の高い電力効率を持ちかつドハティ増幅器よりも小型で、さらにスプリアスを抑制することができる。
図１は、本発明の電力増幅器１の最小構成を示す図である。
本発明の電力増幅器１は、図１で示すように、少なくとも、入力分岐回路１０と、出力合成回路２０と、出力整合回路３０とを備える。
ここで、入力分岐回路１０は、π型分布定数回路を備え、入力信号をメイン増幅器と補助増幅器とへ分配する機能部である。
出力合成回路２０は、π型分布定数回路を備え、メイン増幅器の出力信号と補助増幅器の出力信号とを合成する機能部である。
出力整合回路３０は、π型分布定数回路を備え、出力合成回路２０と出力負荷との間で整合をとる機能部である。
本発明の電力増幅器１は、図１で示すように、少なくとも、入力分岐回路１０と、出力合成回路２０と、出力整合回路３０とを備える。
ここで、入力分岐回路１０は、π型分布定数回路を備え、入力信号をメイン増幅器と補助増幅器とへ分配する機能部である。
出力合成回路２０は、π型分布定数回路を備え、メイン増幅器の出力信号と補助増幅器の出力信号とを合成する機能部である。
出力整合回路３０は、π型分布定数回路を備え、出力合成回路２０と出力負荷との間で整合をとる機能部である。
＜第一の実施形態＞
図２は、本発明の第一の実施形態による電力増幅器１の構成を示す図である。
図２で示すように、第一の実施形態による電力増幅器１は、図１で示した電力増幅器１の最小構成を示す機能に加え、さらにメイン増幅器４０と、補助増幅器５０と、入力端子ＩＮと、出力端子ＯＵＴとを備える。また、第一の実施形態による電力増幅器１の出力端子ＯＵＴにはインピーダンスがＺ０である出力負荷６０が接続されている。
図２は、本発明の第一の実施形態による電力増幅器１の構成を示す図である。
図２で示すように、第一の実施形態による電力増幅器１は、図１で示した電力増幅器１の最小構成を示す機能に加え、さらにメイン増幅器４０と、補助増幅器５０と、入力端子ＩＮと、出力端子ＯＵＴとを備える。また、第一の実施形態による電力増幅器１の出力端子ＯＵＴにはインピーダンスがＺ０である出力負荷６０が接続されている。
入力分岐回路１０が備えるπ型分布定数回路は、図２で示すように、第一の伝送線路１０１と、２つのオープンスタブ１０２ａ、１０２ｂとを備えている。
第一の伝送線路１０１は、特性インピーダンスが√２×（出力負荷６０のインピーダンスＺ０）であり、長さが（自身の伝送線路上の波長）÷８である。なお、（√２）はルート２である。
オープンスタブ１０２ａと１０２ｂのそれぞれは、特性インピーダンスが√２×（出力負荷６０のインピーダンスＺ０）であり、長さが（第一の伝送線路１０１上の波長）÷８である。また、オープンスタブ１０２ａと１０２ｂのそれぞれは、第一の伝送線路１０１の両端に1つずつ接続されている。
入力分岐回路１０が備えるπ型分布定数回路は、第一の伝送線路１０１と、２つのオープンスタブ１０２ａ、１０２ｂとから成っている。
第一の伝送線路１０１は、特性インピーダンスが√２×（出力負荷６０のインピーダンスＺ０）であり、長さが（自身の伝送線路上の波長）÷８である。なお、（√２）はルート２である。
オープンスタブ１０２ａと１０２ｂのそれぞれは、特性インピーダンスが√２×（出力負荷６０のインピーダンスＺ０）であり、長さが（第一の伝送線路１０１上の波長）÷８である。また、オープンスタブ１０２ａと１０２ｂのそれぞれは、第一の伝送線路１０１の両端に1つずつ接続されている。
入力分岐回路１０が備えるπ型分布定数回路は、第一の伝送線路１０１と、２つのオープンスタブ１０２ａ、１０２ｂとから成っている。
出力合成回路２０が備えるπ型分布定数回路は、図２で示すように、第二の伝送線路２０１と、２つのオープンスタブ２０２ａ、２０２ｂとを備えている。
第二の伝送線路２０１は、特性インピーダンスが√２×（出力負荷６０のインピーダンスＺ０）であり、長さが（自身の伝送線路上の波長）÷８である。
オープンスタブ２０２ａと２０２ｂのそれぞれは、特性インピーダンスが√２×（出力負荷６０のインピーダンスＺ０）であり、長さが（第二の伝送線路２０１上の波長）÷８である。また、オープンスタブ２０２ａと２０２ｂのそれぞれは、第二の伝送線路２０１の両端に1つずつ接続されている。
出力合成回路２０の備えるπ型分布定数回路は、第二の伝送線路２０１と、２つのオープンスタブ２０２ａ、２０２ｂとから成っている。
第二の伝送線路２０１は、特性インピーダンスが√２×（出力負荷６０のインピーダンスＺ０）であり、長さが（自身の伝送線路上の波長）÷８である。
オープンスタブ２０２ａと２０２ｂのそれぞれは、特性インピーダンスが√２×（出力負荷６０のインピーダンスＺ０）であり、長さが（第二の伝送線路２０１上の波長）÷８である。また、オープンスタブ２０２ａと２０２ｂのそれぞれは、第二の伝送線路２０１の両端に1つずつ接続されている。
出力合成回路２０の備えるπ型分布定数回路は、第二の伝送線路２０１と、２つのオープンスタブ２０２ａ、２０２ｂとから成っている。
出力整合回路３０が備えるπ型分布定数回路は、図２で示すように、第三の伝送線路３０１と、２つのオープンスタブ３０２ａ、３０２ｂとを備えている。
第三の伝送線路３０１は、特性インピーダンスが（出力負荷６０のインピーダンスＺ０）であり、長さが（自身の伝送線路上の波長）÷８である。
オープンスタブ３０２ａと３０２ｂのそれぞれは、特性インピーダンスが（出力負荷６０のインピーダンスＺ０）であり、長さが（第三の伝送線路３０１上の波長）÷８である。また、オープンスタブ３０２ａと３０２ｂのそれぞれは、第三の伝送線路３０１の両端に1つずつ接続されている。
出力整合回路３０の備えるπ型分布定数回路は、第三の伝送線路３０１と、２つのオープンスタブ３０２ａ、３０２ｂとから成っている。
第三の伝送線路３０１は、特性インピーダンスが（出力負荷６０のインピーダンスＺ０）であり、長さが（自身の伝送線路上の波長）÷８である。
オープンスタブ３０２ａと３０２ｂのそれぞれは、特性インピーダンスが（出力負荷６０のインピーダンスＺ０）であり、長さが（第三の伝送線路３０１上の波長）÷８である。また、オープンスタブ３０２ａと３０２ｂのそれぞれは、第三の伝送線路３０１の両端に1つずつ接続されている。
出力整合回路３０の備えるπ型分布定数回路は、第三の伝送線路３０１と、２つのオープンスタブ３０２ａ、３０２ｂとから成っている。
メイン増幅器４０は、常に信号の増幅動作を行う機能部である。メイン増幅器４０は、多くの場合においてＡＢ級やＢ級にバイアスされている。ただし、メイン増幅器４０は、ＡＢ級やＢ級の増幅器に限定するものではない。
補助増幅器５０は、大電力出力時にのみ増幅動作を行う機能部である。補助増幅器５０は、多くの場合においてＣ級にバイアスされている。ただし、補助増幅器５０は、Ｃ級の増幅器に限定するものではない。
出力負荷６０は、出力整合回路３０が駆動する負荷である。
補助増幅器５０は、大電力出力時にのみ増幅動作を行う機能部である。補助増幅器５０は、多くの場合においてＣ級にバイアスされている。ただし、補助増幅器５０は、Ｃ級の増幅器に限定するものではない。
出力負荷６０は、出力整合回路３０が駆動する負荷である。
図３は、本発明の第一の実施形態による電力増幅器１が備えるπ型分布定数回路の例を示す図である。
次に、第一の実施形態による電力増幅器１が備えるπ型分布定数回路が、設計周波数ｆ０において関連するドハティ増幅器の備える（１／４）波長伝送線路と等価となるパラメータが存在することを説明する。
なお、図３には、関連するドハティ増幅器の備える（１／４）波長伝送線路が参考として同時に示されている。
次に、第一の実施形態による電力増幅器１が備えるπ型分布定数回路が、設計周波数ｆ０において関連するドハティ増幅器の備える（１／４）波長伝送線路と等価となるパラメータが存在することを説明する。
なお、図３には、関連するドハティ増幅器の備える（１／４）波長伝送線路が参考として同時に示されている。
第一の実施形態による電力増幅器１が備えるそれぞれのπ型分布定数回路は、図３で示すように、伝送線路１６と、２つのオープンスタブ１７ａ、１７ｂとで一般化した形式で改めて表している。そして、二端子対回路のＦパラメータ（ＡＢＣＤパラメータ）を考える。
なお、この図において、Ｚはインピーダンスである。また、ｌ（エル）は電気長である。また、添え字のＴは伝送線路、添え字のｏｓはオープンスタブを示している。さらに、添え字の後に記載されている数字とアルファベットは、素子番号を示している。
なお、この図において、Ｚはインピーダンスである。また、ｌ（エル）は電気長である。また、添え字のＴは伝送線路、添え字のｏｓはオープンスタブを示している。さらに、添え字の後に記載されている数字とアルファベットは、素子番号を示している。
伝送線路を二端子対回路で表した場合のＦパラメータは、次の式（１）で表すことができる。また、二端子対回路にオープンスタブを並列に接続した場合のＦパラメータは、式（２）で表すことができる。さらに、オープンスタブの入力インピーダンスＺｏｓ＿ｉｎは、式（３）で表すことができる。
なお、これらの式において、Ｙはアドミタンス（インピーダンスＺの逆数）である。また、βは位相定数（＝２π÷λｇ、λｇ：伝送線路上の波長）である。また、添え字のｉｎは入力を示している。さらに、ｊは虚数を示している。
したがって、図３で示したオープンスタブ１７ａ、伝送線路１６、オープンスタブ１７ｂのそれぞれのＦパラメータは、式（１）〜（３）より、式（４）〜（６）で表すことができる。
ここで、オープンスタブ１７ａと、伝送線路１６と、オープンスタブ１７ｂは、縦続接続である。
したがって、図３で示したπ型分布定数回路のＦパラメータは、オープンスタブ１７ａ、伝送線路１６、オープンスタブ１７ｂのそれぞれのＦパラメータを表す式（４）〜（６）を用いて、式（７）で表すことができる。
したがって、図３で示したπ型分布定数回路のＦパラメータは、オープンスタブ１７ａ、伝送線路１６、オープンスタブ１７ｂのそれぞれのＦパラメータを表す式（４）〜（６）を用いて、式（７）で表すことができる。
そして、式（７）の行列を演算すると、π型分布定数回路のＦパラメータは、式（８）となる。
ところで、図３で示した（１／４）波長伝送線路である伝送線路１５のＦパラメータは、式（１）においてｌＴ＝λｇ÷４、ＺＴ＝Ｚ０を代入して、式（９）で表すことができる。
したがって、第一の実施形態による電力増幅器１が備えるπ型分布定数回路が、設計周波数ｆ０において関連するドハティ増幅器の備える（１／４）波長伝送線路と等価となるパラメータが存在するのは、式（８）と式（９）のＦパラメータの各要素が等しい場合である。
次に、式（８）と式（９）のＦパラメータの各要素が等しくなる条件を決定する。
式（８）と式（９）のＦパラメータの各要素を等しいと置くと、式（１０）〜（１３）が成り立つ。
式（８）と式（９）のＦパラメータの各要素を等しいと置くと、式（１０）〜（１３）が成り立つ。
ここで、例えば、設計周波数ｆ０に対してｌＴ１６＝ｌｏｓ１７ａ＝ｌｏｓ１７ｂ＝λｇ÷８、ＺＴ１６＝Ｚｏｓ１７ａ＝Ｚｏｓ１７ｂ＝√２×Ｚ０となるようにπ型分布定数回路を設計したとする。
この場合、式（１０）の左辺は、式（１４）となり、式（１０）を満足する。
この場合、式（１０）の左辺は、式（１４）となり、式（１０）を満足する。
同様に、式（１１）の左辺は、式（１５）となり、式（１１）を満足する。
また、式（１２）の左辺と式（１３）の左辺は、それぞれ式（１６）と式（１７）となり、それぞれ式（１２）と式（１３）を満足する。
したがって、本発明の第一の実施形態による電力増幅器１が備えるπ型分布定数回路は、設計周波数ｆ０に対してｌＴ１６＝ｌｏｓ１７ａ＝ｌｏｓ１７ｂ＝λｇ÷８、ＺＴ１６＝Ｚｏｓ１７ａ＝Ｚｏｓ１７ｂ＝√２×Ｚ０となるように設計した場合、式（９）〜（１３）を満足し、（１／４）波長伝送線路と等価な働きを示すことがわかる。
次に、本発明の第一の実施形態による電力増幅器１が備えるπ型分布定数回路の設計周波数ｆ０の２倍の周波数の信号に対する動作について説明する。
なお、本発明の第一の実施形態による電力増幅器１が備えるπ型分布定数回路は、設計周波数ｆ０に対してｌＴ１６＝ｌｏｓ１７ａ＝ｌｏｓ１７ｂ＝λｇ÷８、ＺＴ１６＝Ｚｏｓ１７ａ＝Ｚｏｓ１７ｂ＝√２×Ｚ０となるように設計されているものとする。
なお、本発明の第一の実施形態による電力増幅器１が備えるπ型分布定数回路は、設計周波数ｆ０に対してｌＴ１６＝ｌｏｓ１７ａ＝ｌｏｓ１７ｂ＝λｇ÷８、ＺＴ１６＝Ｚｏｓ１７ａ＝Ｚｏｓ１７ｂ＝√２×Ｚ０となるように設計されているものとする。
周波数２ｆ０の信号の波長は、周波数ｆ０の信号の波長の２分の１である。そのため、第一の実施形態による電力増幅器１が備えるπ型分布定数回路が設計周波数ｆ０に対してｌＴ１６＝ｌｏｓ１７ａ＝ｌｏｓ１７ｂ＝λｇ÷８、ＺＴ１６＝Ｚｏｓ１７ａ＝Ｚｏｓ１７ｂ＝√２×Ｚ０となるように設計されている場合、ｌＴ１６＝ｌｏｓ１７ａ＝ｌｏｓ１７ｂは、周波数２ｆ０の信号に対してλｇ÷４の電気長となる。
例えば、式（４）で示した周波数２ｆ０の信号に対するオープンスタブ１７ａのＦパラメータは、式（１８）で表すことができる。
例えば、式（４）で示した周波数２ｆ０の信号に対するオープンスタブ１７ａのＦパラメータは、式（１８）で表すことができる。
なお、式（１８）において、添え字２ｆ０は、周波数２ｆ０の信号に対するパラメータであることを示している。
この式（１８）のＣｏｓ１７ａ＿２ｆ０は、出力端開放伝達アドミタンスである。式（１８）のＣｏｓ１７ａ＿２ｆ０は、オープンスタブ１７ａが周波数２ｆ０の信号に対して無限大のアドミタンスであることを示している。そして、周波数２ｆ０の信号は、オープンスタブ１７ａの出力端において全反射することを意味している。
この式（１８）のＣｏｓ１７ａ＿２ｆ０は、出力端開放伝達アドミタンスである。式（１８）のＣｏｓ１７ａ＿２ｆ０は、オープンスタブ１７ａが周波数２ｆ０の信号に対して無限大のアドミタンスであることを示している。そして、周波数２ｆ０の信号は、オープンスタブ１７ａの出力端において全反射することを意味している。
ここで示したオープンスタブ１７ａに対するＦパラメータは、電力増幅器１が備えるπ型分布定数回路に対しても成り立つ。そのため、図２で示した入力分岐回路１０が備える第一の伝送線路１０１、オープンスタブ１０２ａ、１０２ｂ、出力合成回路２０が備える第二の伝送線路２０１、オープンスタブ２０２ａ、２０２ｂ、出力整合回路３０が備える第三の伝送線路３０１、オープンスタブ３０２ａ、３０２ｂのそれぞれが、設計周波数ｆ０に対してλｇ÷８となるように設計されている場合、周波数２ｆ０の信号は、オープンスタブ１０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、３０２ｂのそれぞれの出力端において全反射する。
したがって、メイン増幅器４０や補助増幅器５０で用いられているトランジスタから発生する設計周波数の二次高調波成分は、オープンスタブ１０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、３０２ｂによって抑制される。その結果、電力増幅器１において二次高調波に起因する損失が低減し、電力増幅器１は消費電力や他の周波数帯へのスプリアスを低減することができる。
したがって、メイン増幅器４０や補助増幅器５０で用いられているトランジスタから発生する設計周波数の二次高調波成分は、オープンスタブ１０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、３０２ｂによって抑制される。その結果、電力増幅器１において二次高調波に起因する損失が低減し、電力増幅器１は消費電力や他の周波数帯へのスプリアスを低減することができる。
図４は、本発明の第一の実施形態による電力増幅器１と、ドハティ増幅器との比較の例を示す図である。
この図では、第一の実施形態による電力増幅器１の入力分岐回路１０、出力合成回路２０、出力整合回路３０と、ドハティ増幅器の入力分岐回路、出力合成回路、出力整合回路との比較が示されている。
この図では、第一の実施形態による電力増幅器１の入力分岐回路１０、出力合成回路２０、出力整合回路３０と、ドハティ増幅器の入力分岐回路、出力合成回路、出力整合回路との比較が示されている。
図４において、入力分岐回路、出力合成回路、出力整合回路の各回路における信号は、矢印で示す方向に伝搬する。
第一の実施形態による電力増幅器１の入力分岐回路、出力合成回路、出力整合回路それぞれの入出力間の長さはλｇ÷８であり、ドハティ増幅器の入力分岐回路、出力合成回路、出力整合回路それぞれの入出力間の長さであるλｇ÷４の半分である。この入出力間の長さは、信号の波長に依存するため設計周波数が低くなるにつれ絶対値として大きく影響する。
なお、ドハティ増幅器の入力分岐回路、出力合成回路、出力整合回路で使用される（１／４）波長伝送線路の形状は、直線に限らず、折り曲げや曲線でもよく、実効的な面積は小さくできる。また、同様に、本発明の電力増幅器１の入力分岐回路、出力合成回路、出力合成回路で使用されるπ型分布定数回路の形状も折り曲げや曲線などでもよく、実効的な面積を低減する工夫は無数に考えられる。
第一の実施形態による電力増幅器１の入力分岐回路、出力合成回路、出力整合回路それぞれの入出力間の長さはλｇ÷８であり、ドハティ増幅器の入力分岐回路、出力合成回路、出力整合回路それぞれの入出力間の長さであるλｇ÷４の半分である。この入出力間の長さは、信号の波長に依存するため設計周波数が低くなるにつれ絶対値として大きく影響する。
なお、ドハティ増幅器の入力分岐回路、出力合成回路、出力整合回路で使用される（１／４）波長伝送線路の形状は、直線に限らず、折り曲げや曲線でもよく、実効的な面積は小さくできる。また、同様に、本発明の電力増幅器１の入力分岐回路、出力合成回路、出力合成回路で使用されるπ型分布定数回路の形状も折り曲げや曲線などでもよく、実効的な面積を低減する工夫は無数に考えられる。
図５は、本発明の第一の実施形態による電力増幅器１とドハティ増幅器のシミュレーション結果の例を示す図である。
図６は、本発明の第一の実施形態による電力増幅器１とドハティ増幅器の別のシミュレーション結果の例を示す図である。
また、図７は、シミュレーションを行ったドハティ増幅器２を示す図である。
なお、シミュレーションを行った本発明の第一の実施形態による電力増幅器１は、図７で示すドハティ増幅器２の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備える図２で示した回路である。
図６は、本発明の第一の実施形態による電力増幅器１とドハティ増幅器の別のシミュレーション結果の例を示す図である。
また、図７は、シミュレーションを行ったドハティ増幅器２を示す図である。
なお、シミュレーションを行った本発明の第一の実施形態による電力増幅器１は、図７で示すドハティ増幅器２の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備える図２で示した回路である。
図５では、周波数ｆ０＝１．８ギガヘルツにおける第一の実施形態による電力増幅器１の出力バックオフ対ＰＡＥ（Ｐｏｗｅｒ Ａｄｄｅｄ Ｅｆｆｉｃｉｅｎｃｙ）特性とドハティ増幅器の出力バックオフ対ＰＡＥ特性との比較が示されている。
なお、ＰＡＥは、電力付加効率とも呼ばれ、電力増幅器の性能を表す指標として一般に使用される。
この図５からわかるように、第一の実施形態による電力増幅器１の出力バックオフ対ＰＡＥ特性と図７で示したドハティ増幅器２の出力バックオフ対ＰＡＥ特性は、ほぼ一致している。このことから、本発明の電力増幅器１とドハティ増幅器２が同等に動作していることが確認できる。
なお、ＰＡＥは、電力付加効率とも呼ばれ、電力増幅器の性能を表す指標として一般に使用される。
この図５からわかるように、第一の実施形態による電力増幅器１の出力バックオフ対ＰＡＥ特性と図７で示したドハティ増幅器２の出力バックオフ対ＰＡＥ特性は、ほぼ一致している。このことから、本発明の電力増幅器１とドハティ増幅器２が同等に動作していることが確認できる。
図６では、第一の実施形態による電力増幅器１の利得の周波数特性とドハティ増幅器２の利得の周波数特性との比較が示されている。
この図６からわかるように、ｆ０＝１．８ギガヘルツ以下の周波数で、第一の実施形態による電力増幅器１の利得の周波数特性と図７で示したドハティ増幅器２の利得の周波数特性はほぼ一致している。また、２ｆ０＝３．６ギガヘルツの周波数では、第一の実施形態による電力増幅器１の利得は、図７で示したドハティ増幅器２の利得に対して約７０ｄＢ減衰しており、二次高調波成分を抑制することが確認できる。
この図６からわかるように、ｆ０＝１．８ギガヘルツ以下の周波数で、第一の実施形態による電力増幅器１の利得の周波数特性と図７で示したドハティ増幅器２の利得の周波数特性はほぼ一致している。また、２ｆ０＝３．６ギガヘルツの周波数では、第一の実施形態による電力増幅器１の利得は、図７で示したドハティ増幅器２の利得に対して約７０ｄＢ減衰しており、二次高調波成分を抑制することが確認できる。
以上、本発明の第一の実施形態による電力増幅器１について説明した。第一の実施形態による電力増幅器１は、入力分岐回路１０と、出力合成回路２０と、出力整合回路３０とを備える。入力分岐回路１０は、ドハティ増幅器２の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、入力信号をメイン増幅器４０と補助増幅器５０とへ分配する。出力合成回路２０は、ドハティ増幅器２の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、メイン増幅器４０の出力信号と補助増幅器５０の出力信号とを合成する。出力整合回路３０は、ドハティ増幅器２の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、出力合成回路２０と出力負荷との間で整合をとる。こうすることで、電力増幅器１は、ドハティ増幅器と同等の高い電力効率を持ちかつドハティ増幅器よりも小型で、さらにスプリアスを抑制することができる。
＜第二の実施形態＞
本発明の第二の実施形態による電力増幅器１について説明する。
第二の実施形態による電力増幅器１は、図３で示した第一の実施形態による電力増幅器１が備えるπ型分布定数回路のオープンスタブをコンデンサに置き換えた構成である。
コンデンサのインピーダンスＺｃは、式（１９）で表すことができる。
本発明の第二の実施形態による電力増幅器１について説明する。
第二の実施形態による電力増幅器１は、図３で示した第一の実施形態による電力増幅器１が備えるπ型分布定数回路のオープンスタブをコンデンサに置き換えた構成である。
コンデンサのインピーダンスＺｃは、式（１９）で表すことができる。
なお、Ｃはコンデンサのキャパシタンス、ω０は設計周波数ｆ０における角周波数である。また、インピーダンスＺの添え字のｃはコンデンサを示している。
ところで、オープンスタブの入力インピーダンスＺｏｓ＿ｉｎは、式（３）で表される。したがって、オープンスタブと等価なコンデンサのキャパシタンスＣは、コンデンサのインピーダンスＺｃがオープンスタブの入力インピーダンスＺｏｓ＿ｉｎに等しくなるときのキャパシタンスに設定すればよい。
式（３）と式（１９）から、Ｚｃ＝Ｚｏｓ＿ｉｎとすることで、コンデンサのキャパシタンスＣは、式（２０）となる。
式（３）と式（１９）から、Ｚｃ＝Ｚｏｓ＿ｉｎとすることで、コンデンサのキャパシタンスＣは、式（２０）となる。
したがって、第二の実施形態による電力増幅器１は、第一の実施形態による電力増幅器１が備えるπ型分布定数回路のオープンスタブをそのオープンスタブと等価なコンデンサに置き換えることで、設計周波数ｆ０においてドハティ増幅器と同等の働きをさせることができる。
以上、本発明の第二の実施形態による電力増幅器１について説明した。第二の実施形態による電力増幅器１は、入力分岐回路１０と、出力合成回路２０と、出力整合回路３０とを備える。入力分岐回路１０は、ドハティ増幅器の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、入力信号をメイン増幅器４０と補助増幅器５０とへ分配する。出力合成回路２０は、ドハティ増幅器の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、メイン増幅器４０の出力信号と補助増幅器５０の出力信号とを合成する。出力整合回路３０は、ドハティ増幅器の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、出力合成回路２０と出力負荷との間で整合をとる。そして、電力増幅器１が備えるπ型分布定数回路のオープンスタブをそのオープンスタブと等価なコンデンサに置き換える。こうすることで、電力増幅器１は、ドハティ増幅器と同等の高い電力効率を持ちかつドハティ増幅器よりも小型で、さらにスプリアスを抑制することができる。
＜第三の実施形態＞
図８は、本発明の第三の実施形態による電力増幅器１の例を示す図である。
本発明の第三の実施形態による電力増幅器１について説明する。
なお、第三の実施形態による電力増幅器１は、図２で示した第一の実施形態による電力増幅器１が備えるπ型分布定数回路の２つのオープンスタブ２０２ｂと３０２ａを等価な１つのオープンスタブ１８に置き換えた構成である。
図８は、本発明の第三の実施形態による電力増幅器１の例を示す図である。
本発明の第三の実施形態による電力増幅器１について説明する。
なお、第三の実施形態による電力増幅器１は、図２で示した第一の実施形態による電力増幅器１が備えるπ型分布定数回路の２つのオープンスタブ２０２ｂと３０２ａを等価な１つのオープンスタブ１８に置き換えた構成である。
図２で示した第一の実施形態による電力増幅器１が備えるオープンスタブ２０２ｂの設計値は、ｌｏｓ２０２ｂ＝λｇ÷８、Ｚｏｓ２０２ｂ＝√２×Ｚ０である。この設計値を用いると、式（２）は、式（２１）となる。
また、図２で示した第一の実施形態による電力増幅器１が備えるオープンスタブ３０２ａの設計値は、ｌｏｓ３０２ａ＝λｇ÷８、Ｚｏｓ３０２ａ＝Ｚ０である。この設計値を用いると、式（２）は、式（２２）となる。
図８で示す第三の実施形態による電力増幅器１が備えるオープンスタブ１８は、図２で示した第一の実施形態による電力増幅器１が備えるオープンスタブ２０２ｂと３０２ａとを縦続接続したものである。
したがって、オープンスタブ１８のＦパラメータは、式（２３）となる。
したがって、オープンスタブ１８のＦパラメータは、式（２３）となる。
したがって、第三の実施形態による電力増幅器１は、第一の実施形態による電力増幅器１が備える２つのオープンスタブ２０２ｂと３０２ａと等価な１つのオープンスタブ１８に置き換えることで、設計周波数ｆ０においてドハティ増幅器と同等の働きをさせることができる。
以上、本発明の第三の実施形態による電力増幅器１について説明した。第三の実施形態による電力増幅器１は、入力分岐回路１０と、出力合成回路２０と、出力整合回路３０とを備える。入力分岐回路１０は、ドハティ増幅器の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、入力信号をメイン増幅器４０と補助増幅器５０とへ分配する。出力合成回路２０は、ドハティ増幅器の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、メイン増幅器４０の出力信号と補助増幅器５０の出力信号とを合成する。出力整合回路３０は、ドハティ増幅器の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、出力合成回路２０と出力負荷との間で整合をとる。そして、電力増幅器１が備える２つのオープンスタブ２０２ｂと３０２ａと等価な１つのオープンスタブ１８に置き換える。こうすることで、電力増幅器１は、ドハティ増幅器と同等の高い電力効率を持ちかつドハティ増幅器よりも小型で、さらにスプリアスを抑制することができる。
＜第四の実施形態＞
図９は、本発明の第四の実施形態による電力増幅器１の構成を示す図である。
また、図１０は、本発明の第四の実施形態による電力増幅器１が備えるπ型分布定数回路の例を示す図である。
本発明の第四の実施形態による電力増幅器１について説明する。
なお、図９で示す第四の実施形態による電力増幅器１は、図２で示した第一の実施形態による電力増幅器１が備えるπ型分布定数回路のオープンスタブを等価ショートスタブに置き換えた構成である。
図９は、本発明の第四の実施形態による電力増幅器１の構成を示す図である。
また、図１０は、本発明の第四の実施形態による電力増幅器１が備えるπ型分布定数回路の例を示す図である。
本発明の第四の実施形態による電力増幅器１について説明する。
なお、図９で示す第四の実施形態による電力増幅器１は、図２で示した第一の実施形態による電力増幅器１が備えるπ型分布定数回路のオープンスタブを等価ショートスタブに置き換えた構成である。
まず、第四の実施形態による電力増幅器１が備えるπ型分布定数回路が、設計周波数ｆ０において関連するドハティ増幅器の備える（１／４）波長伝送線路と等価となるパラメータが存在することを説明する。
第四の実施形態による電力増幅器１が備えるそれぞれのπ型分布定数回路は、図１０で示すように、伝送線路１９と、２つのショートスタブ２１ａ、２１ｂとで一般化した形式で改めて表している。そして、二端子対回路のＦパラメータ（ＡＢＣＤパラメータ）を考える。
なお、添え字のｓｓはショートスタブを示している。
なお、添え字のｓｓはショートスタブを示している。
二端子対回路にショートスタブを並列に接続した場合のＦパラメータは、式（２４）で表すことができる。また、ショートスタブの入力インピーダンスＺｓｓ＿ｉｎは、式（２５）で表すことができる。
したがって、図１０で示したショートスタブ２１ａ、伝送線路１９、ショートスタブ２１ｂのそれぞれのＦパラメータは、式（１）、（２４）、（２５）より、式（２６）〜（２８）で表すことができる。
ここで、ショートスタブ２１ａと、伝送線路１９と、ショートスタブ２１ｂは、縦続接続である。
したがって、図１０で示したπ型分布定数回路のＦパラメータは、ショートスタブ２１ａ、伝送線路１９、ショートスタブ２１ｂのそれぞれのＦパラメータを表す式（２６）〜（２８）を用いて、式（２９）で表すことができる。
したがって、図１０で示したπ型分布定数回路のＦパラメータは、ショートスタブ２１ａ、伝送線路１９、ショートスタブ２１ｂのそれぞれのＦパラメータを表す式（２６）〜（２８）を用いて、式（２９）で表すことができる。
そして、式（２９）の行列を演算すると、π型分布定数回路のＦパラメータは、式（３０）となる。
ところで、図３で示した（１／４）波長伝送線路である伝送線路１５のＦパラメータは、式（９）で表すことができる。
したがって、第四の実施形態による電力増幅器１が備えるπ型分布定数回路が、設計周波数ｆ０において関連するドハティ増幅器の備える（１／４）波長伝送線路と等価となるパラメータが存在するのは、式（３０）と式（９）のＦパラメータの各要素が等しい場合である。
したがって、第四の実施形態による電力増幅器１が備えるπ型分布定数回路が、設計周波数ｆ０において関連するドハティ増幅器の備える（１／４）波長伝送線路と等価となるパラメータが存在するのは、式（３０）と式（９）のＦパラメータの各要素が等しい場合である。
次に、式（３０）と式（９）のＦパラメータの各要素が等しくなる条件を決定する。
式（３０）と式（９）のＦパラメータの各要素を等しいと置くと、式（３１）〜（３４）が成り立つ。
式（３０）と式（９）のＦパラメータの各要素を等しいと置くと、式（３１）〜（３４）が成り立つ。
ここで、例えば、設計周波数ｆ０に対してｌＴ１９＝３λｇ÷８、ｌｓｓ２１ａ＝ｌｓｓ２１ｂ＝λｇ÷８、ＺＴ１９＝Ｚｓｓ２１ａ＝Ｚｓｓ２１ｂ＝√２×Ｚ０となるようにπ型分布定数回路を設計したとする。
この場合、式（３１）の左辺は、式（３５）となり、式（３１）を満足する。
この場合、式（３１）の左辺は、式（３５）となり、式（３１）を満足する。
同様に、式（３２）の左辺は、式（３６）となり、式（３２）を満足する。
また、式（３３）の左辺と式（３４）の左辺は、それぞれ式（３７）と式（３８）となり、それぞれ式（３３）と式（３４）を満足する。
したがって、本発明の第四の実施形態による電力増幅器１が備えるπ型分布定数回路は、設計周波数ｆ０に対してｌＴ１９＝３λｇ÷８、ｌｓｓ２１ａ＝ｌｓｓ２１ｂ＝λｇ÷８、ＺＴ１９＝Ｚｓｓ２１ａ＝Ｚｓｓ２１ｂ＝√２×Ｚ０となるように設計した場合、式（３５）〜（３８）を満足し、（１／４）波長伝送線路と等価な働きを示すことがわかる。
次に、本発明の第四の実施形態による電力増幅器１が備えるπ型分布定数回路の設計周波数ｆ０の２倍の周波数の信号に対する動作について説明する。
なお、本発明の第四の実施形態による電力増幅器１が備えるπ型分布定数回路は、設計周波数ｆ０に対してｌＴ１９＝３λｇ÷８、ｌｓｓ２１ａ＝ｌｓｓ２１ｂ＝λｇ÷８、ＺＴ１９＝Ｚｓｓ２１ａ＝Ｚｓｓ２１ｂ＝√２×Ｚ０となるように設計されているものとする。
なお、本発明の第四の実施形態による電力増幅器１が備えるπ型分布定数回路は、設計周波数ｆ０に対してｌＴ１９＝３λｇ÷８、ｌｓｓ２１ａ＝ｌｓｓ２１ｂ＝λｇ÷８、ＺＴ１９＝Ｚｓｓ２１ａ＝Ｚｓｓ２１ｂ＝√２×Ｚ０となるように設計されているものとする。
周波数２ｆ０の信号の波長は、周波数ｆ０の信号の波長の２分の１である。そのため、第四の実施形態による電力増幅器１が備えるπ型分布定数回路が設計周波数ｆ０に対してｌＴ１９＝３λｇ÷８、ｌｓｓ２１ａ＝ｌｓｓ２１ｂ＝λｇ÷８、ＺＴ１９＝Ｚｓｓ２１ａ＝Ｚｓｓ２１ｂ＝√２×Ｚ０となるように設計されている場合、ｌＴ１９は周波数２ｆ０の信号に対して３λｇ÷４の電気長となり、ｌｓｓ２１ａ＝ｌｓｓ２１ｂは周波数２ｆ０の信号に対してλｇ÷４の電気長となる。
例えば、式（２６）で示した周波数２ｆ０の信号に対するショートスタブ２１ａのＦパラメータは、式（３９）で表すことができる。
例えば、式（２６）で示した周波数２ｆ０の信号に対するショートスタブ２１ａのＦパラメータは、式（３９）で表すことができる。
この式（３９）のＣｓｓ２１ａ＿２ｆ０は、出力端開放伝達アドミタンスである。式（３９）のＣｓｓ２１ａ＿２ｆ０は、ショートスタブ２１ａが周波数２ｆ０の信号に対して無限大のアドミタンスであることを示している。そして、周波数２ｆ０の信号は、ショートスタブ２１ａの出力端において全反射することを意味している。
ここで示したショートスタブ２１ａに対するＦパラメータは、電力増幅器１が備えるπ型分布定数回路に対しても成り立つ。そのため、図９で示した入力分岐回路１０が備える第一の伝送線路１０１、出力合成回路２０が備える第二の伝送線路２０１、出力合成回路２０が備える第二の伝送線路２０１、出力整合回路３０が備える第三の伝送線路３０１のそれぞれが設計周波数ｆ０に対して３λｇ÷８となり、入力分岐回路１０が備えるショートスタブ１０３ａ、１０３ｂ、出力合成回路２０が備えるショートスタブ２０３ａ、２０３ｂ、出力整合回路３０が備えるショートスタブ３０３ａ、３０３ｂのそれぞれが設計周波数ｆ０に対してλｇ÷８となるように設計されている場合、周波数２ｆ０の信号は、ショートスタブ１０３ａ、１０３ｂ、２０３ａ、２０３ｂ、３０３ａ、３０３ｂのそれぞれの出力端において全反射する。
したがって、メイン増幅器４０や補助増幅器５０で用いられているトランジスタから発生する設計周波数の二次高調波成分は、オープンスタブ１０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、３０２ｂによって抑制される。その結果、電力増幅器１において二次高調波に起因する損失が低減し、電力増幅器１は消費電力や他の周波数帯へのスプリアスを低減することができる。
したがって、メイン増幅器４０や補助増幅器５０で用いられているトランジスタから発生する設計周波数の二次高調波成分は、オープンスタブ１０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、３０２ｂによって抑制される。その結果、電力増幅器１において二次高調波に起因する損失が低減し、電力増幅器１は消費電力や他の周波数帯へのスプリアスを低減することができる。
ところで、無線基地局装置の送信機は、落雷時等にアンテナから流入するサージ電流を逃がす目的で、送信増幅器とアンテナ端子との間の信号経路にサージアブソーバの役割を果たす（１／４）波長のショートスタブやコイルを備えている。
図９で示す第四の実施形態による電力増幅器１の場合、出力負荷６０から見ると、メイン増幅器４０および補助増幅器５０の出力は、出力合成回路２０のショートスタブ２０３ａ、２０３ｂ、出力整合回路３０のショートスタブ３０３ａ、３０３ｂを介して接地されている。
このことから、第四の実施形態による電力増幅器１は、アンテナ端子（図９では出力端子ＯＵＴ）から流入するサージ電流を逃がすサージアブソーバの機能を備えていることがわかる。
したがって、無線基地局装置に第四の実施形態による電力増幅器１を用いた場合、無線基地局装置にサージアブソーバを備える必要は無く、第四の実施形態による電力増幅器１は、無線基地局装置の小型化および低コスト化に寄与することができる。
また、無線基地局装置に第四の実施形態による電力増幅器１を用いた場合、アンテナ端子からのサージ電流に対する耐電力の更なる向上を図ることができる。その結果、第四の実施形態による電力増幅器１は、無線基地局装置の信頼性の向上に寄与する。また、第四の実施形態による電力増幅器１は、サージアブソーバに対する要求耐電力を軽減することができるため、無線基地局装置の低コスト化や無線基地局装置の内部回路の簡素化に寄与することができる。
図９で示す第四の実施形態による電力増幅器１の場合、出力負荷６０から見ると、メイン増幅器４０および補助増幅器５０の出力は、出力合成回路２０のショートスタブ２０３ａ、２０３ｂ、出力整合回路３０のショートスタブ３０３ａ、３０３ｂを介して接地されている。
このことから、第四の実施形態による電力増幅器１は、アンテナ端子（図９では出力端子ＯＵＴ）から流入するサージ電流を逃がすサージアブソーバの機能を備えていることがわかる。
したがって、無線基地局装置に第四の実施形態による電力増幅器１を用いた場合、無線基地局装置にサージアブソーバを備える必要は無く、第四の実施形態による電力増幅器１は、無線基地局装置の小型化および低コスト化に寄与することができる。
また、無線基地局装置に第四の実施形態による電力増幅器１を用いた場合、アンテナ端子からのサージ電流に対する耐電力の更なる向上を図ることができる。その結果、第四の実施形態による電力増幅器１は、無線基地局装置の信頼性の向上に寄与する。また、第四の実施形態による電力増幅器１は、サージアブソーバに対する要求耐電力を軽減することができるため、無線基地局装置の低コスト化や無線基地局装置の内部回路の簡素化に寄与することができる。
以上、本発明の第四の実施形態による電力増幅器１について説明した。第四の実施形態による電力増幅器１は、入力分岐回路１０と、出力合成回路２０と、出力整合回路３０とを備える。入力分岐回路１０は、ドハティ増幅器２の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、入力信号をメイン増幅器４０と補助増幅器５０とへ分配する。出力合成回路２０は、ドハティ増幅器２の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、メイン増幅器４０の出力信号と補助増幅器５０の出力信号とを合成する。出力整合回路３０は、ドハティ増幅器２の（１／４）波長伝送線路と等価な働きを示すπ型分布定数回路を備え、出力合成回路２０と出力負荷との間で整合をとる。こうすることで、電力増幅器１は、ドハティ増幅器と同等の高い電力効率を持ちかつドハティ増幅器よりも小型で、さらにスプリアスを抑制することができる。
また、第四の実施形態による電力増幅器１の備えるπ型分布定数回路にショートスタブを用いることで、サージアブソーバの機能を有することができる。
また、第四の実施形態による電力増幅器１の備えるπ型分布定数回路にショートスタブを用いることで、サージアブソーバの機能を有することができる。
ＩＮ・・・入力端子
ＯＵＴ・・・出力端子
Ｚ０・・・出力負荷のインピーダンス
１・・・電力増幅器
２・・・ドハティ増幅器
１０・・・入力分岐回路
１５、１６、１９・・・伝送線路
１７ａ、１７ｂ、１８、１０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、３０２ｂ・・・オープンスタブ
２０・・・出力合成回路
２１ａ、２１ｂ、１０３ａ、１０３ｂ、２０３ａ、２０３ｂ、３０３ａ、３０３ｂ・・・ショートスタブ
３０・・・出力整合回路
４０・・・メイン増幅器
５０・・・補助増幅器
６０・・・出力負荷
１０１・・・第一の伝送線路
２０１・・・第二の伝送線路
３０１・・・第三の伝送線路
ＯＵＴ・・・出力端子
Ｚ０・・・出力負荷のインピーダンス
１・・・電力増幅器
２・・・ドハティ増幅器
１０・・・入力分岐回路
１５、１６、１９・・・伝送線路
１７ａ、１７ｂ、１８、１０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、３０２ｂ・・・オープンスタブ
２０・・・出力合成回路
２１ａ、２１ｂ、１０３ａ、１０３ｂ、２０３ａ、２０３ｂ、３０３ａ、３０３ｂ・・・ショートスタブ
３０・・・出力整合回路
４０・・・メイン増幅器
５０・・・補助増幅器
６０・・・出力負荷
１０１・・・第一の伝送線路
２０１・・・第二の伝送線路
３０１・・・第三の伝送線路
Claims (5)
- 第一の伝送線路と、当該第一の伝送線路の両端に１つずつ接続された２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の入力分岐回路である伝送線路と等価なπ型分布定数回路を備え、入力信号をメイン増幅器と補助増幅器とへ分配する入力分岐回路と、
第二の伝送線路と、当該第二の伝送線路の両端に１つずつ接続された２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の出力合成回路である伝送線路と等価なπ型分布定数回路を備え、前記メイン増幅器の出力信号と前記補助増幅器の出力信号とを合成する出力合成回路と、
第三の伝送線路と、当該第三の伝送線路の両端に１つずつ接続された２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の出力整合回路である伝送線路と等価なπ型分布定数回路を備え、前記出力合成回路と出力負荷との間で整合をとる出力整合回路と、
を備え、
前記第一の伝送線路の特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、
前記第一の伝送線路の長さは、３×（自身の伝送線路上の波長）÷８であり、
前記第一の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、
前記第一の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの長さは、（前記第一の伝送線路における波長）÷８であり、
前記第二の伝送線路の特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、
前記第二の伝送線路の長さは、３×（自身の伝送線路上の波長）÷８であり、
前記第二の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、
前記第二の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの長さは、（前記第二の伝送線路における波長）÷８であり、
前記第三の伝送線路の特性インピーダンスは、（前記出力負荷のインピーダンス）であり、
前記第三の伝送線路の長さは、３×（自身の伝送線路上の波長）÷８であり、
前記第三の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの特性インピーダンスは、（前記出力負荷のインピーダンス）であり、
前記第三の伝送線路の両端に１つずつ接続された２つのショートスタブのそれぞれの長さは、（前記第三の伝送線路における波長）÷８である、
ことを特徴とする電力増幅器。 - 前記入力分岐回路が備える前記π型分布定数回路は、
第一の伝送線路と、当該第一の伝送線路の両端に１つずつ接続された２つのオープンスタブと、
を備え、
前記出力合成回路が備える前記π型分布定数回路は、
第二の伝送線路と、当該第二の伝送線路の両端に１つずつ接続された２つのオープンスタブと、
を備え、
前記出力整合回路が備える前記π型分布定数回路は、
第三の伝送線路と、当該第三の伝送線路の両端に１つずつ接続された２つのオープンスタブと、
を備えることを特徴とする請求項１に記載の電力増幅器。 - 前記第一の伝送線路の特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、
前記第一の伝送線路の長さは、（自身の伝送線路上の波長）÷８であり、
前記第一の伝送線路の両端に１つずつ接続された２つのオープンスタブのそれぞれの特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、
前記第一の伝送線路の両端に１つずつ接続された２つのオープンスタブのそれぞれの長さは、（前記第一の伝送線路における波長）÷８であり、
前記第二の伝送線路の特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、
前記第二の伝送線路の長さは、（自身の伝送線路上の波長）÷８であり、
前記第二の伝送線路の両端に１つずつ接続された２つのオープンスタブのそれぞれの特性インピーダンスは、√２×（前記出力負荷のインピーダンス）であり、
前記第二の伝送線路の両端に１つずつ接続された２つのオープンスタブのそれぞれの長さは、（前記第二の伝送線路における波長）÷８であり、
前記第三の伝送線路の特性インピーダンスは、（前記出力負荷のインピーダンス）であり、
前記第三の伝送線路の長さは、（自身の伝送線路上の波長）÷８であり、
前記第三の伝送線路の両端に１つずつ接続された２つのオープンスタブのそれぞれの特性インピーダンスは、（前記出力負荷のインピーダンス）であり、
前記第三の伝送線路の両端に１つずつ接続された２つのオープンスタブのそれぞれの長さは、（前記第三の伝送線路における波長）÷８である
ことを特徴とする請求項２に記載の電力増幅器。 - 前記第一の伝送線路の両端に１つずつ接続された２つのオープンスタブと、前記第二の伝送線路の両端に１つずつ接続された２つのオープンスタブと、前記第三の伝送線路の両端に１つずつ接続された２つのオープンスタブのそれぞれは、等価なインピーダンスを示すコンデンサから成る
ことを特徴とする請求項２または請求項３に記載の電力増幅器。 - 特性インピーダンスが√２×（出力負荷のインピーダンス）であり、長さが３×（自身の伝送線路上の波長）÷８である第一の伝送線路と、当該第一の伝送線路の両端に１つずつ接続され、それぞれの特性インピーダンスが√２×（前記出力負荷のインピーダンス）であり、それぞれの長さが（前記第一の伝送線路における波長）÷８である２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の入力分岐回路である伝送線路と等価なπ型分布定数回路を備える入力分岐回路と、
特性インピーダンスが√２×（前記出力負荷のインピーダンス）であり、長さが３×（自身の伝送線路上の波長）÷８である第二の伝送線路と、当該第二の伝送線路の両端に１つずつ接続され、それぞれの特性インピーダンスが√２×（前記出力負荷のインピーダンス）であり、それぞれの長さが（前記第二の伝送線路における波長）÷８である２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の出力合成回路である伝送線路と等価なπ型分布定数回路を備える出力合成回路と、
特性インピーダンスが（前記出力負荷のインピーダンス）であり、長さが３×（自身の伝送線路上の波長）÷８である第三の伝送線路と、当該第三の伝送線路の両端に１つずつ接続され、それぞれの特性インピーダンスが（前記出力負荷のインピーダンス）であり、それぞれの長さが（前記第三の伝送線路における波長）÷８である２つのショートスタブと、を備えるπ型分布定数回路であって、ドハティ増幅器の出力整合回路である伝送線路と等価なπ型分布定数回路を備える出力整合回路と、を備える電力増幅器による制御方法であって、
入力分岐回路が入力信号をメイン増幅器と補助増幅器とへ分配することと、
出力合成回路が前記メイン増幅器の出力信号と前記補助増幅器の出力信号とを合成することと、
出力整合回路が前記出力合成回路と出力負荷との間で整合をとることと、
を含む電力増幅器による制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013198015A JP6273741B2 (ja) | 2013-09-25 | 2013-09-25 | 電力増幅器、及び電力増幅器による制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013198015A JP6273741B2 (ja) | 2013-09-25 | 2013-09-25 | 電力増幅器、及び電力増幅器による制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015065559A JP2015065559A (ja) | 2015-04-09 |
| JP6273741B2 true JP6273741B2 (ja) | 2018-02-07 |
Family
ID=52833090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013198015A Active JP6273741B2 (ja) | 2013-09-25 | 2013-09-25 | 電力増幅器、及び電力増幅器による制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6273741B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6635358B2 (ja) * | 2017-02-17 | 2020-01-22 | パナソニックＩｐマネジメント株式会社 | 高周波増幅器 |
| EP4123902A4 (en) | 2020-04-27 | 2023-05-03 | Mitsubishi Electric Corporation | DOHERTY AMPLIFIER |
| CN113746434A (zh) * | 2021-07-26 | 2021-12-03 | 杭州电子科技大学 | 一种基于负载调制网络的宽带Doherty功率放大器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264402A (ja) * | 1997-09-04 | 2003-09-19 | Sanyo Electric Co Ltd | 分布定数回路 |
| KR20050031663A (ko) * | 2003-09-30 | 2005-04-06 | 광운대학교 산학협력단 | 도허티 전력 증폭 장치 |
| US8508295B2 (en) * | 2008-04-24 | 2013-08-13 | Nec Corporation | Amplifier |
| JP2012029239A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Device Innovations Inc | ドハティ増幅器 |
| CN102801387A (zh) * | 2012-09-13 | 2012-11-28 | 电子科技大学 | 一种双模双带高效率Doherty功率放大器 |
-
2013
- 2013-09-25 JP JP2013198015A patent/JP6273741B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015065559A (ja) | 2015-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105874706B (zh) | 陶赫蒂Doherty功率放大器、通信设备及系统 | |
| JP2007282231A5 (ja) | ||
| WO2017008512A1 (zh) | Doherty功放电路 | |
| Kim et al. | A concurrent $ Ku/K/Ka $ tri-band distributed power amplifier with negative-resistance active notch using SiGe BiCMOS process | |
| CN102355222B (zh) | 阻抗匹配系统和阻抗匹配装置 | |
| JP6273741B2 (ja) | 電力増幅器、及び電力増幅器による制御方法 | |
| JP7009711B2 (ja) | ドハティアンプ | |
| US20160064791A1 (en) | Impedance converter | |
| US9935581B2 (en) | High-frequency semiconductor amplifier | |
| Ledezma | Doherty power amplifier with lumped non-foster impedance inverter | |
| US9929693B2 (en) | High-frequency semiconductor amplifier | |
| Velidi et al. | Harmonics and size reduced microstrip branch‐line baluns using shunt open‐stubs | |
| JP4643666B2 (ja) | ２次高調波抑圧フィルタ | |
| KR20140058742A (ko) | 마이크로파 집적회로를 위한 광대역 합 ＆ 차 회로 | |
| KR101589587B1 (ko) | T형 이중 대역 정합 회로 및 그 설계 방법 | |
| US9985584B2 (en) | High-frequency semiconductor amplifier | |
| JP5797154B2 (ja) | 分布形増幅器 | |
| JP6523108B2 (ja) | 高周波半導体増幅器 | |
| JP5481357B2 (ja) | 高周波処理回路 | |
| CN112771778A (zh) | 功率放大器电路 | |
| JP6135316B2 (ja) | 高調波抑圧回路 | |
| KR101537870B1 (ko) | 고주파대역의 광대역 전력증폭모듈 정합회로 | |
| JP5921823B2 (ja) | 高調波抑圧回路 | |
| KR102321575B1 (ko) | 전력 증폭기 | |
| JP2007201596A (ja) | 電力分配回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6273741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |