KR20140058742A - 마이크로파 집적회로를 위한 광대역 합 ＆ 차 회로 - Google Patents
마이크로파 집적회로를 위한 광대역 합 ＆ 차 회로 Download PDFInfo
- Publication number
- KR20140058742A KR20140058742A KR1020120124280A KR20120124280A KR20140058742A KR 20140058742 A KR20140058742 A KR 20140058742A KR 1020120124280 A KR1020120124280 A KR 1020120124280A KR 20120124280 A KR20120124280 A KR 20120124280A KR 20140058742 A KR20140058742 A KR 20140058742A
- Authority
- KR
- South Korea
- Prior art keywords
- port
- input
- signal
- circuit
- line
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type
- H01P5/22—Hybrid ring junctions
- H01P5/222—180° rat race hybrid rings
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
- H01P5/185—Edge coupled lines
- H01P5/186—Lange couplers
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Amplifiers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
본 발명에 의한 마이크로파 집적회로를 위한 광대역 합 & 차 회로가 개시된다.
본 발명에 따른 마이크로파 집적회로를 위한 광대역 합 & 차 회로는 일측에 신호를 입력받는 다수의 제1 포트가 연결되고 타측에 신호를 출력하는 다수의 제2 포트가 연결되는 랑게 커플러; 상기 랑게 커플러의 하나의 출력단자와 하나의 제2 포트 사이에 직렬로 연결되는 하나의 λ/4 라인; 및 상기 랑게 커플러의 다른 하나의 출력단자와 다른 하나의 제2 포트 사이에 병렬로 연결되는 하나의 쇼트 스터브 λ/4 라인을 포함한다.
본 발명에 따른 마이크로파 집적회로를 위한 광대역 합 & 차 회로는 일측에 신호를 입력받는 다수의 제1 포트가 연결되고 타측에 신호를 출력하는 다수의 제2 포트가 연결되는 랑게 커플러; 상기 랑게 커플러의 하나의 출력단자와 하나의 제2 포트 사이에 직렬로 연결되는 하나의 λ/4 라인; 및 상기 랑게 커플러의 다른 하나의 출력단자와 다른 하나의 제2 포트 사이에 병렬로 연결되는 하나의 쇼트 스터브 λ/4 라인을 포함한다.
Description
본 발명은 랫 레이스 커플러와 같이 동작하는 합 & 차 회로에 관한 것으로, 특히, 하나의 랑게 커플러와 하나의 λ/4 라인을 포함하여 구현하되, 필요에 따라 쇼트 스터브 라인 또는 공진 회로를 더 구비하도록 하는 마이크로파 집적회로를 위한 광대역 합 & 차 회로에 관한 것이다.
마이크로파 및 밀리미터파 대역은 낮은 주파수 대역의 포화와 수 내지 수십 GHz에 이르는 광대한 주파수 대역의 제공이 가능하기 때문에 현재 많은 응용분야가 생겨나는 매력적인 주파수 대역이다. 또한 MMIC(Monolithic Microwave Integrated Circuit)에 사용되는 공정에서 소자들의 동작속도가 급격히 증가하면서 저가의 마이크로파 및 밀리미터파 시스템 구현에 대한 기대가 높아지고 있다.
그러나 현재까지 개발되는 시스템에서 수동회로를 포함하여 하나의 칩으로 시스템을 제작하기에는 수동회로의 크기가 너무 커서 IC 회로에 공간이 많이 낭비되거나 부족해지는 문제가 있다. 공간을 많이 낭비하는 고주파 수동 회로의 대표적인 예로, 링 하이브리드(Ring-Hybrid), 윌킨슨 전력 분배기(Wilkinson Power divider), 그리고, 랫-레이스 커플러(Rat-race coupler)를 들 수 있다.
도 1은 마이크로 스트립 라인으로 구현한 일반적인 랫-레이스 커플러를 나타낸다.
도 1에 도시한 바와 같이, 포트 P1-P2, P2-P3, P3-P4간의 간격은 λ/4 떨어져 있으며, 포트 P1-P4 간의 간격만 3λ/4 떨어져 있다. 이러한 배치에 의해 각 포트간의 입출력관계가 정의된다.
P3에 신호를 입력했을 경우, P2에는 P3로부터 시계방형으로 5λ/4 정도 링을 진행한 파동과 P3로부터 반 시계 방향으로 λ/4 진행된 파동이 도달하게 된다. 이렇게 도달한 두 개의파동은 같은 위상이기 때문에 합쳐진 채 P2에 출력된다. P4도 P2처럼, 시계방향과 반 시계 방향의 파동이 합쳐져서 출력된다. P1에는 P3으로부터 시계방향으로 λ 진행된 파동과 P3부터 반 시계 방향으로 λ/2 진행된 파동이 도달한다. 이 두 파동은 서로 위상이 정 반대이기 때문에 상쇄되어, P1은 아무런 출력이 검출되지 않는 격리포트(isolation)가 된다. 따라서 P1은 전혀 관계없는 포트가 되어, P3에서 보면 P2와 P4 2개의 포트가 대칭되어 배치된 회로처럼 된다. 즉 P3에 입력된 전력은 P2와 P4에 반반씩 동위상으로 균등 분배된다. 도 2는 P3에 신호를 입력했을 때 각 포트에서의 출력 파형이다. 도 3은 P3에 신호를 입력했을 때 P2 와 P4의 출력의 위상차이 파형이다.
P1에 신호를 입력했을 경우, 우선 P2에는, P1로부터 시계방향으로 5λ/4 정도 링을 진행한 파동과 P1로부터 반 시계 방향으로 λ/4 진행된 파동이 도달하게 된다. 이렇게 도달한 두 개의 파동은 같은 위상이기 때문에 합쳐진 채 P2에 출력된다. P4의 위치는 P1에서 바라볼 때 시계방향과 반 시계방향 모두 3λ/4의 위치에 있으므로, 동위상의 파동이 합쳐져서 출력된다. P3에는 P1으로부터 시계방향으로 λ/2 진행된 파동과 P3로부터 반 시계 방향으로 λ 진행된 파동이 도달한다. 이 두 파동은 서로 위상이 정 반대이기 때문에 상쇄되어, P3는 P1으로부터 격리(isolation)된 형태가 된다. 따라서 P3는 전혀 관계없는 포트가 되어, P1에서 보면 P2와 P4 2개의 포트가 대칭되어 배치된 회로처럼 된다. 단, 여기서는 P1의 입력전력이 P2와 P4에 균등하게 분배되긴 하지만, P2와 P4는 역위상(180도)이 된다. 도 4는 P3에 신호를 입력했을 때 각 포트에서의 출력 파형이다. 도 5는 P3에 신호를 입력했을 때 P2 와 P4의 출력의 위상차이 파형이다.
도 6은 일반적인 랫-레이스 커플러를 집적회로에 구현한 한 일 예를 나타낸다.
도 6에 도시한 바와 같이, 도 1과 같은 일반적인 랫-레이스 커플러를 집적회로(monolithic circuit)에 구현하기 위해서는 3개의 λ/4 라인과 1개의 3λ/4 라인이 필요하여 20 GHz에서도 MMIC에 구현하기에는 칩 내의 회로 크기가 너무 크다. 이러한 크기를 줄이기 위해서 λ/4 라인(610)을 미앤더 방식(meander)을 적용하여 회로 크기를 줄이는 방법이 있으나 대부분의 MMIC 공정의 기판(substrate)의 유전율과 높이를 고려했을 때 미앤더 방식을 적용하여도 회로 크기는 쉽게 줄어들지 않는다.
도 7은 일반적인 랫-레이스 커플러에서 광대역에서 동작하도록 하기 위하여 쇼트 스터브 라인으로 구현한 일반적인 랫-레이스 커플러를 나타낸다. 도 8은 일반적인 랫-레이스 커플러를 광대역에서 동작하도록 구현한 일 예를 나타낸다.
도 7에 도시한 바와 같이, 일반적인 랫-레이스 커플러를 광대역 동작으로 구현하기 위해서 두 개의 쇼트 스터브(short stub) λ/4 라인을 이용하고 있다. 도 8에서 알 수 있듯이 광대역 동작으로 구현하기 위해서는 칩 내 공간이 많이 필요하다.
따라서 이러한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 하나의 랑게 커플러와 하나의 λ/4 라인을 포함하여 랫-레이스 커플러와 동일한 특성을 갖는 합 & 차 회로를 구현하되, 필요에 따라 쇼트 스터브 라인 또는 공진 회로를 더 구비하도록 하는 마이크로파 집적회로를 위한 광대역 합 & 차 회로를 제공하는데 있다.
그러나 본 발명의 목적은 상기에 언급된 사항으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 한 관점에 따른 마이크로파 집적회로를 위한 광대역 합 & 차 회로는 일측에 신호를 입력받는 다수의 제1 포트가 연결되고 타측에 신호를 출력하는 다수의 제2 포트가 연결되는 랑게 커플러; 상기 랑게 커플러의 하나의 출력단자와 하나의 제2 포트 사이에 직렬로 연결되는 하나의 λ/4 라인; 및 상기 랑게 커플러의 다른 하나의 출력단자와 다른 하나의 제2 포트 사이에 병렬로 연결되는 하나의 쇼트 스터브 λ/4 라인을 포함할 수 있다.
바람직하게, 상기 제1 포트는 상기 신호를 입력받는 입력 포트; 및 상기 입력 포트에 신호가 입력되는 경우 출력되는 신호가 검출되지 않는 격리 포트를 포함하는 것을 특징으로 한다.
바람직하게, 상기 제2 포트는 상기 입력 포트에 신호가 입력되는 경우 입력된 상기 신호의 일정 비율을 출력하는 통과 포트; 및 상기 입력 포트에 신호가 입력되는 경우 입력된 상기 상기 신호의 일정 비율을 출력하는 결합 포트를 포함하는 것을 특징으로 한다.
바람직하게, 상기 쇼트 스터브 λ/4 라인은 상기 랑게 커플러의 다른 하나의 출력단자와 다른 하나의 제2 포트 사이에 병렬로 연결되는 두 개의 쇼트 스터브 λ/8 라인으로 대체되는 것을 특징으로 한다.
바람직하게, 상기 쇼트 스터브 λ/4 라인은 상기 랑게 커플러의 다른 하나의 출력단자와 다른 하나의 제2 포트 사이에 병렬로 연결되는 공진회로로 대체되는 것을 특징으로 한다.
바람직하게, 상기 공진회로는 LC 병렬 공진 회로인 것을 특징으로 한다.
바람직하게, 상기 다수의 제1 포트의 어느 하나의 포트에 입력되는 전력은 상기 다수의 제2 포트의 두개의 포트 각각에 반반씩 균등 분배되고 동위상(0도)이거나 역위상(180도)인 것을 특징으로 한다.
이를 통해, 본 발명은 하나의 랑게 커플러와 하나의 λ/4 라인을 포함하여 구현하되, 필요에 따라 쇼트 스터브 라인 또는 공진 회로를 더 구비하도록 함으로써, IC 칩 내부에 공간이 많이 낭비되거나 부족해지는 문제를 해결할 수 있는 효과가 있다.
또한, 본 발명은 하나의 랑게 커플러와 하나의 λ/4 라인을 포함하여 구현하되, 필요에 따라 쇼트 스터브 라인 또는 공진 회로를 더 구비하도록 함으로써, 소형화된 광대역 합 & 차 회로의 제조가 가능할 수 있는 효과가 있다.
또한, 본 발명은 하나의 랑게 커플러와 하나의 λ/4 라인을 포함하여 구현하되, 필요에 따라 쇼트 스터브 라인 또는 공진 회로를 더 구비하도록 함으로써, IC 칩 내부에 집적화가 가능하여 다른 RF(Radio Frequency) 회로들과 함께 제작할 경우 외부 기판에서의 제작과 칩 내부와의 결합 등의 제작 과정을 줄일 수 있는 효과가 있다.
도 1은 마이크로 스트립 라인으로 구현한 일반적인 랫-레이스 커플러를 나타낸다.
도 2는 P3에 신호를 입력했을 때 각 포트에서의 출력 파형을 나타낸다.
도 3은 P3에 신호를 입력했을 때 P2 와 P4의 출력의 위상차이 파형을 나타낸다.
도 4는 P3에 신호를 입력했을 때 각 포트에서의 출력 파형을 나타낸다.
도 5는 P3에 신호를 입력했을 때 P2 와 P4의 출력의 위상차이 파형을 나타낸다.
도 6은 일반적인 랫-레이스 커플러를 집적회로에 구현한 한 일 예를 보여준다.
도 7은 쇼트 스터브 라인으로 구현한 일반적인 랫-레이스 커플러를 나타낸다.
도 8은 일반적인 랫-레이스 커플러를 광대역에서 동작하도록 구현한 일 예를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 협대역 합 & 차 회로를 나타내는 도면이다.
도 10은 P3에 신호를 입력했을 때 각 포트에서의 출력 파형을 보여주는 도면이다.
도 11은 P3에 신호를 입력했을 때 P2와 P4 의 출력의 위상 차이 파형을 보여주는 제1 도면이다.
도 12는 P1에 신호를 입력했을 때 각 포트에서의 출력 파형을 보여주는 도면이다.
도 13은 P1에 신호를 입력했을 때 P2와 P4의 출력의 위상 차이 파형을 보여주는 제1 도면이다.
도 14는 도 9에 도시된 광대역 합 & 차 회로를 구현한 일 예를 보여주는 도면이다.
도 15는 본 발명의 일 실시예에 따른 광대역 합 & 차 회로를 나타내는 제1 도면이다.
도 16은 본 발명의 일 실시예에 따른 광대역 합 & 차 회로를 나타내는 제2 도면이다.
도 17은 본 발명의 일 실시예에 따른 광대역 합 & 차 회로를 나타내는 제3 도면이다.
도 18은 P3에 신호를 입력했을 때 P2와 P4 의 출력의 위상 차이 파형을 보여주는 제2 도면이다.
도 19는 P1에 신호를 입력했을 때 P2와 P4의 출력의 위상 차이 파형을 보여주는 제2 도면이다.
도 20은 본 발명의 일 실시에에 따른 쇼트 스터브 λ/4 라인의 S 파라미터를 나타내는 도면이다.
도 2는 P3에 신호를 입력했을 때 각 포트에서의 출력 파형을 나타낸다.
도 3은 P3에 신호를 입력했을 때 P2 와 P4의 출력의 위상차이 파형을 나타낸다.
도 4는 P3에 신호를 입력했을 때 각 포트에서의 출력 파형을 나타낸다.
도 5는 P3에 신호를 입력했을 때 P2 와 P4의 출력의 위상차이 파형을 나타낸다.
도 6은 일반적인 랫-레이스 커플러를 집적회로에 구현한 한 일 예를 보여준다.
도 7은 쇼트 스터브 라인으로 구현한 일반적인 랫-레이스 커플러를 나타낸다.
도 8은 일반적인 랫-레이스 커플러를 광대역에서 동작하도록 구현한 일 예를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 협대역 합 & 차 회로를 나타내는 도면이다.
도 10은 P3에 신호를 입력했을 때 각 포트에서의 출력 파형을 보여주는 도면이다.
도 11은 P3에 신호를 입력했을 때 P2와 P4 의 출력의 위상 차이 파형을 보여주는 제1 도면이다.
도 12는 P1에 신호를 입력했을 때 각 포트에서의 출력 파형을 보여주는 도면이다.
도 13은 P1에 신호를 입력했을 때 P2와 P4의 출력의 위상 차이 파형을 보여주는 제1 도면이다.
도 14는 도 9에 도시된 광대역 합 & 차 회로를 구현한 일 예를 보여주는 도면이다.
도 15는 본 발명의 일 실시예에 따른 광대역 합 & 차 회로를 나타내는 제1 도면이다.
도 16은 본 발명의 일 실시예에 따른 광대역 합 & 차 회로를 나타내는 제2 도면이다.
도 17은 본 발명의 일 실시예에 따른 광대역 합 & 차 회로를 나타내는 제3 도면이다.
도 18은 P3에 신호를 입력했을 때 P2와 P4 의 출력의 위상 차이 파형을 보여주는 제2 도면이다.
도 19는 P1에 신호를 입력했을 때 P2와 P4의 출력의 위상 차이 파형을 보여주는 제2 도면이다.
도 20은 본 발명의 일 실시에에 따른 쇼트 스터브 λ/4 라인의 S 파라미터를 나타내는 도면이다.
이하에서는, 본 발명의 실시예에 따른 마이크로파 집적회로를 위한 광대역 합 & 차 회로를 첨부한 도 9 내지 도 20을 참조하여 설명한다. 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분을 중심으로 상세히 설명한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 동일한 명칭의 구성 요소에 대하여 도면에 따라 다른 참조부호를 부여할 수도 있으며, 서로 다른 도면임에도 불구하고 동일한 참조부호를 부여할 수도 있다. 그러나, 이와 같은 경우라 하더라도 해당 구성 요소가 실시예에 따라 서로 다른 기능을 갖는다는 것을 의미하거나, 서로 다른 실시예에서 동일한 기능을 갖는다는 것을 의미하는 것은 아니며, 각각의 구성 요소의 기능은 해당 실시예에서의 각각의 구성요소에 대한 설명에 기초하여 판단하여야 할 것이다.
특히, 본 발명에서는 하나의 랑게 커플러와 하나의 λ/4 라인을 포함하여 구현하되, 필요에 따라 쇼트 스터브 라인 또는 공진 회로를 더 구비하도록 하여 광대역에서 동작이 가능하도록 하는 새로운 광대역 합 & 차 회로의 구조를 제안한다.
도 9는 본 발명의 일 실시예에 따른 협대역 합 & 차 회로를 나타내는 도면이다.
도 9에 도시한 바와 같이, 본 발명에 따른 협대역 합 & 차 회로는 하나의 랑게 커플러(Lange coupler)(910), 및 하나의 λ/4 라인(920) 등을 포함하여 구현될 수 있다.
랑게 커플러(910)는 일측에 신호를 입력받는 다수의 제1 포트가 연결되고 타측에 신호를 출력하는 다수의 제2 포트가 연결될 수 있다. 여기서, 제1 포트는 신호를 입력받는 입력 포트(input port) 및 입력 포트에 신호가 입력되는 경우 출력되는 신호가 검출되지 않는 격리 포트(isolated port)를 포함한다. 그리고 제2 포트는 입력 포트에 신호가 입력되는 경우 입력된 신호의 일정 비율을 출력하는 통과 포트(through port) 및 결합 포트(coupled port)를 포함한다.
λ/4 라인(920)은 랑게 커플러(910)의 하나의 출력단자와 하나의 제2 포트 사이에 직렬로 연결될 수 있다. 여기서, λ/4 라인(920)은 λ/4의 길이를 가지는 마이크로 스트립 라인을 나타낸다.
이렇게 구성된 협대역 합 & 차 회로의 동작 원리를 설명하면 다음과 같다.
1)제1 포트 P3에 신호를 입력했을 경우, 제2 포트 P2에는 랑게 커플러(910)의 출력단자에 위상 진행이 없는 파동이 도달하며 λ/4 라인(920)에 의해 λ/4 진행된 파동이 도달하게 된다. 따라서 P1에서 P2까지는 총 λ/4 진행된 파동이 도달하게 된다. 그리고 제2 포트 P4에는 랑게 커플러(910)에 의해서 λ/4 진행된 파동이 P4에 도달하게 된다. 제1 포트 P3은 아무런 출력이 검출되지 않는 격리포트(isolation)가 된다.
이때, P3에 입력된 전력은 P2와 P4에 반반씩 균등 분배되나 동위상(0도)이 된다.
도 10은 P3에 신호를 입력했을 때 각 포트에서의 출력 파형을 보여주고 있고, 도 11은 P3에 신호를 입력했을 때 P2와 P4 의 출력의 위상 차이 파형을 보여주고 있다.
2)제1 포트 P1에 신호를 입력했을 경우, P2에는 랑게 커플러(910)의 출력단자에 λ/4 진행된 파동이 도달하며, λ/4 라인(920)에 의해서 한번 더 λ/4 진행된 파동이 P2에 도달하게 된다. 따라서 P1에서 P2까지는 총 λ/2 진행된 파동이 도달하게 된다. 그리고 P4에는 랑게 커플러(910)에 의해 P4에 위상 진행이 없는 파동이 도달하게 된다. P3은 아무런 출력이 검출되지 않는 격리포트(isolation)가 된다.
이때, 제1 포트 P1에 입력된 전력은 P2와 P4에 반반씩 균등 분배되고 역위상(180도)이 된다.
도 12는 P1에 신호를 입력했을 때 각 포트에서의 출력 파형을 보여주고 있고, 도 13은 P1에 신호를 입력했을 때 P2와 P4의 출력의 위상 차이 파형을 보여주고 있다.
도 14는 도 9에 도시된 합 & 차 회로를 구현한 일 예를 보여주는 도면이다.
도 14에 도시한 바와 같이, 본 발명에 따른 합 & 차 회로는 하나의 랑게 커플러와 하나의 λ/4 라인으로 구현이 가능하기 때문에 종래의 구조에 비해서 동일한 성능을 유지하면서 회로 크기를 획기적으로 줄일 수 있음을 알 수 있다.
도 15는 본 발명의 일 실시예에 따른 광대역 합 & 차 회로를 나타내는 제1 도면이다.
도 15에 도시한 바와 같이, 본 발명에 따른 광대역 합 & 차 회로는 하나의 랑게 커플러(Lange coupler)(1510), 하나의 λ/4 라인(1520), 및 하나의 쇼트 스터브 λ/4 라인(1530) 등을 포함하여 구현될 수 있다.
랑게 커플러(1510)는 일측에 신호를 입력받는 다수의 제1 포트 즉, 입력 포트, 격리 포트가 연결되고 타측에 신호를 출력하는 다수의 제2 포트 즉, 결합 포트, 통과 포트가 연결될 수 있다.
λ/4 라인(1520)은 랑게 커플러(1510)의 하나의 출력단자(1501)와 하나의 제2 포트 P2 사이에 직렬로 연결될 수 있다.
그리고 쇼트 스터브 λ/4 라인(1530)는 랑게 커플러(1510)의 다른 하나의 출력단자(1502)와 다른 하나의 제2 포트 P4 사이에 병렬로 연결되도록 구성될 수 있다.
이렇게 구성된 광대역 합 & 차 회로의 동작 원리를 설명하면 다음과 같다.
1)제1 포트 P3에 신호를 입력했을 경우, 제2 포트 P2에는 랑게 커플러(1510)의 출력단자에 위상 진행이 없는 파동이 도달하며 λ/4 라인(1520)에 의해 λ/4 진행된 파동이 도달하게 된다. 따라서 P1에서 P2까지는 총 λ/4 진행된 파동이 도달하게 된다. 그리고 제2 포트 P4에는 랑게 커플러(1510)에 의해서 λ/4 진행된 파동이 P4에 도달하게 된다. 제1 포트 P3은 아무런 출력이 검출되지 않는 격리포트가 된다.
이때, P3에 입력된 전력은 P2와 P4에 반반씩 균등 분배되나 동위상(0도)이 된다.
2)제1 포트 P1에 신호를 입력했을 경우, P2에는 랑게 커플러(1510)의 출력단자에 λ/4 진행된 파동이 도달하며, λ/4 라인(1520)에 의해서 한번 더 λ/4 진행된 파동이 P2에 도달하게 된다. 따라서 P1에서 P2까지는 총 λ/2 진행된 파동이 도달하게 된다. 그리고 P4에는 랑게 커플러(1510)에 의해 P4에 위상 진행이 없는 파동이 도달하게 된다. P3은 아무런 출력이 검출되지 않는 격리포트(isolation)가 된다.
이때, 제1 포트 P1에 입력된 전력은 P2와 P4에 반반씩 균등 분배되고 역위상(180도)이 된다.
이렇게 구성된 합 & 차 회로가 광대역에서 동작하는 원리를 설명한다. 도 20은 본 발명의 일 실시에에 따른 쇼트 스터브 λ/4 라인의 S(scattering) 파라미터를 나타내는 도면이다.
도 20에 도시한 바와 같이, 먼저 (a)와 같이 λ/4 단락 스터브(short sturb)에서의 어드미턴스(admittance)를 계산하면 다음의 [수학식 1]과 같이 나타낼 수 있다.
[수학식 1]
여기서, Y1은 λ/4 단락 스터브의 특성 어드미턴스를 나타내고, f0는 회로가 동작하는 중심 주파수를 나타내며, f는 실제 주파수를 나타낸다.
상기 [수학식 1]을 이용하여 (b)와 같이 λ/4 단락 스터브가 병렬로 연결된 2포트 네트워크의 통과계수 S21을 계산하면 다음의 [수학식 2]와 같이 나타낼 수 있다.
[수학식 2]
여기서, Y0는 λ/4 단락 스터브가 병렬로 연결되는 앞, 뒷단에서의 특성 임피던스를 나타낸다.
이러한 S파라미터를 이용하여 λ/4 단락 스터브가 병렬로 연결되었을 때 주파수에 따른 위상의 변화율을 계산하면 다음의 [수학식 3]과 같이 나타낼 수 있다.
[수학식 3]
여기서, Z0=1/Y0, Z1=1/Y1이다.
한편, 직렬로 연결된 θx의 위상길이를 갖는 전송선로에서의 주파수에 따른 위상변화율을 계산하면 다음의 [수학식 4]와 같이 나타낼 수 있다.
[수학식 4]
여기서, S21 . line, θx는 각각 직렬로 연결된 전송선로에서의 전달산란계수 S21와 그 전송선로의 전기적인 길이를 나타내며, f0는 회로가 동작하는 중심주파수를 나타낸다.
따라서, 스터브를 병렬로 연결했을 때의 위상변화율과 θx의 위상길이를 갖는 전송선로에서의 위상변화율이 같다고 가정하면, [수학식 3]과 [수학식 4]에서 다음의 [수학식 5]를 유도할 수 있다.
[수학식 5]
도 16은 본 발명의 일 실시예에 따른 광대역 합 & 차 회로를 나타내는 제2 도면이다.
도 16에 도시한 바와 같이, 본 발명에 따른 광대역 합 & 차 회로는 하나의 랑게 커플러(Lange coupler)(1610), 하나의 λ/4 라인(1620), 및 한 개의 쇼트 스터브 λ/8 라인과 한 개의 오픈 스터브 λ/8 라인(1630, 1640) 등을 포함하여 구현될 수 있다.
랑게 커플러(1610)는 일측에 신호를 입력받는 다수의 제1 포트 즉, 입력 포트, 격리 포트가 연결되고 타측에 신호를 출력하는 다수의 제2 포트 즉, 결합 포트, 통과 포트가 연결될 수 있다.
λ/4 라인(1620)은 랑게 커플러(1610)의 하나의 출력단자와 하나의 제2 포트 P2 사이에 직렬로 연결될 수 있다.
그리고 쇼트 스터브 λ/8 라인과 오픈 스터브 λ/8 라인(1630, 1640)은 랑게 커플러(1610)의 다른 하나의 출력단자(1602)와 다른 하나의 제2 포트 P4 사이에 병렬로 연결되도록 구성될 수 있다.
이렇게 구성된 광대역 합 & 차 회로의 동작 원리를 설명하면 다음과 같다.
1)제1 포트 P3에 신호를 입력했을 경우, 제2 포트 P2에는 랑게 커플러(1610)의 출력단자에 위상 진행이 없는 파동이 도달하며 λ/4 라인(1620)에 의해 λ/4 진행된 파동이 도달하게 된다. 따라서 P1에서 P2까지는 총 λ/4 진행된 파동이 도달하게 된다. 그리고 제2 포트 P4에는 랑게 커플러(1610)에 의해서 λ/4 진행된 파동이 P4에 도달하게 된다. 제1 포트 P3은 아무런 출력이 검출되지 않는 격리포트가 된다.
이때, P3에 입력된 전력은 P2와 P4에 반반씩 균등 분배되나 동위상(0도)이 된다.
2)제1 포트 P1에 신호를 입력했을 경우, P2에는 랑게 커플러(1610)의 출력단자에 λ/4 진행된 파동이 도달하며, λ/4 라인(1620)에 의해서 한번 더 λ/4 진행된 파동이 P2에 도달하게 된다. 따라서 P1에서 P2까지는 총 λ/2 진행된 파동이 도달하게 된다. 그리고 P4에는 랑게 커플러(1610)에 의해 P4에 위상 진행이 없는 파동이 도달하게 된다. P3은 아무런 출력이 검출되지 않는 격리포트(isolation)가 된다.
이때, 제1 포트 P1에 입력된 전력은 P2와 P4에 반반씩 균등 분배되고 역위상(180도)이 된다.
도 17은 본 발명의 일 실시예에 따른 광대역 합 & 차 회로를 나타내는 제3 도면이다.
도 17에 도시한 바와 같이, 본 발명에 따른 광대역 합 & 차 회로는 하나의 랑게 커플러(Lange coupler)(1710), 하나의 λ/4 라인(1720), 및 하나의 공진 회로(1730, 1740) 등을 포함하여 구현될 수 있다.
랑게 커플러(1710)는 일측에 신호를 입력받는 다수의 제1 포트 즉, 입력 포트, 격리 포트가 연결되고 타측에 신호를 출력하는 다수의 제2 포트 즉, 결합 포트, 통과 포트가 연결될 수 있다.
λ/4 라인(1720)은 랑게 커플러(1710)의 하나의 출력단자(1701)와 하나의 제2 포트 P2 사이에 직렬로 연결될 수 있다.
그리고 공진 회로(1730, 1740)는 랑게 커플러(1710)의 다른 하나의 출력단자(1702)와 다른 하나의 제2 포트 P4 사이에 병렬로 연결되도록 구성될 수 있다.
이때, 공진회로는 LC 병렬 공진 회로로 구현되는데, 랑게 커플러(1710)의 출력단자(1702)와 제2 포트 P4 사이에 커패시터(1730)와 인덕터(1740)가 병렬로 연결될 수 있다.
이렇게 구성된 광대역 합 & 차 회로의 동작 원리를 설명하면 다음과 같다.
1)제1 포트 P3에 신호를 입력했을 경우, 제2 포트 P2에는 랑게 커플러(1710)의 출력단자에 위상 진행이 없는 파동이 도달하며 λ/4 라인(1720)에 의해 λ/4 진행된 파동이 도달하게 된다. 따라서 P1에서 P2까지는 총 λ/4 진행된 파동이 도달하게 된다. 그리고 제2 포트 P4에는 랑게 커플러(1710)에 의해서 λ/4 진행된 파동이 P4에 도달하게 된다. 제1 포트 P3은 아무런 출력이 검출되지 않는 격리포트가 된다.
이때, P3에 입력된 전력은 P2와 P4에 반반씩 균등 분배되나 동위상(0도)이 된다.
2)제1 포트 P1에 신호를 입력했을 경우, P2에는 랑게 커플러(1710)의 출력단자에 λ/4 진행된 파동이 도달하며, λ/4 라인(1720)에 의해서 한번 더 λ/4 진행된 파동이 P2에 도달하게 된다. 따라서 P1에서 P2까지는 총 λ/2 진행된 파동이 도달하게 된다. 그리고 P4에는 랑게 커플러(1710)에 의해 P4에 위상 진행이 없는 파동이 도달하게 된다. P3은 아무런 출력이 검출되지 않는 격리포트(isolation)가 된다.
이때, 제1 포트 P1에 입력된 전력은 P2와 P4에 반반씩 균등 분배되고 역위상(180도)이 된다.
도 18은 P3에 신호를 입력했을 때 P2와 P4 의 출력의 위상 차이 파형을 보여주고, 도 19는 P1에 신호를 입력했을 때 P2와 P4의 출력의 위상 차이 파형을 보여주고 있다.
즉, 본 발명에 따른 구조를 적용한 광대역 합 & 차 회로는 도 11과 도 13에 비하여 전 대역에서 위상 오차 2도 이내로 옥타브 대역까지 동작함을 확인할 수 있다.
한편, 이상에서 설명한 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 기재되어 있다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 또한, 이와 같은 컴퓨터 프로그램은 USB 메모리, CD 디스크, 플래쉬 메모리 등과 같은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체, 캐리어 웨이브 매체 등이 포함될 수 있다.
이상에서 설명한 실시예들은 그 일 예로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
710, 1510, 1610, 1710: 랑게 커플러
720, 1520, 1510, 1710: λ/4 라인
1530: 쇼트 스터브 λ/4 라인
1630: 쇼트 스터브 λ/8 라인
1640: 오픈 스터브 λ/8 라인
1730: 커패시터
1740: 인덕터
720, 1520, 1510, 1710: λ/4 라인
1530: 쇼트 스터브 λ/4 라인
1630: 쇼트 스터브 λ/8 라인
1640: 오픈 스터브 λ/8 라인
1730: 커패시터
1740: 인덕터
Claims (7)
- 일측에 신호를 입력받는 다수의 제1 포트가 연결되고 타측에 신호를 출력하는 다수의 제2 포트가 연결되는 랑게 커플러;
상기 랑게 커플러의 하나의 출력단자와 하나의 제2 포트 사이에 직렬로 연결되는 하나의 λ/4 라인; 및
상기 랑게 커플러의 다른 하나의 출력단자와 다른 하나의 제2 포트 사이에 병렬로 연결되는 하나의 쇼트 스터브 λ/4 라인;
을 포함하는 것을 특징으로 하는 마이크로파 집적회로를 위한 광대역 합 & 차 회로. - 제1 항에 있어서,
상기 제1 포트는,
상기 신호를 입력받는 입력 포트; 및
상기 입력 포트에 신호가 입력되는 경우 출력되는 신호가 검출되지 않는 격리 포트;
를 포함하는 것을 특징으로 하는 마이크로파 집적회로를 위한 광대역 합 & 차 회로. - 제1 항에 있어서,
상기 제2 포트는,
상기 입력 포트에 신호가 입력되는 경우 입력된 상기 신호의 일정 비율을 출력하는 통과 포트; 및
상기 입력 포트에 신호가 입력되는 경우 입력된 상기 신호의 일정 비율을 출력하는 결합 포트;
를 포함하는 것을 특징으로 하는 마이크로파 집적회로를 위한 광대역 합 & 차 회로. - 제1 항에 있어서,
상기 쇼트 스터브 λ/4 라인은,
상기 랑게 커플러의 다른 하나의 출력단자와 다른 하나의 제2 포트 사이에 병렬로 연결되는 한 개의 쇼트 스터브 λ/8 라인과 한 개의 오픈 스터브 λ/8 라인로 대체되는 것을 특징으로 하는 마이크로파 집적회로를 위한 광대역 합 & 차 회로. - 제1 항에 있어서,
상기 쇼트 스터브 λ/4 라인은,
상기 랑게 커플러의 다른 하나의 출력단자와 다른 하나의 제2 포트 사이에 병렬로 연결되는 공진회로로 대체되는 것을 특징으로 하는 마이크로파 집적회로를 위한 광대역 합 & 차 회로. - 제5 항에 있어서,
상기 공진회로는,
LC 병렬 공진 회로인 것을 특징으로 하는 마이크로파 집적회로를 위한 광대역 합 & 차 회로. - 제1 항에 있어서,
상기 다수의 제1 포트의 어느 하나의 포트에 입력되는 전력은 상기 다수의 제2 포트의 두개의 포트 각각에 반반씩 균등 분배되고 동위상(0도)이거나 역위상(180도)인 것을 특징으로 하는 마이크로파 집적회로를 위한 광대역 합 & 차 회로.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120124280A KR20140058742A (ko) | 2012-11-05 | 2012-11-05 | 마이크로파 집적회로를 위한 광대역 합 ＆ 차 회로 |
| US13/744,309 US20140125427A1 (en) | 2012-11-05 | 2013-01-17 | Wide band sum & difference circuit for monolithic microwave integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120124280A KR20140058742A (ko) | 2012-11-05 | 2012-11-05 | 마이크로파 집적회로를 위한 광대역 합 ＆ 차 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140058742A true KR20140058742A (ko) | 2014-05-15 |
Family
ID=50621809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120124280A KR20140058742A (ko) | 2012-11-05 | 2012-11-05 | 마이크로파 집적회로를 위한 광대역 합 ＆ 차 회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140125427A1 (ko) |
| KR (1) | KR20140058742A (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9246595B2 (en) | 2013-12-09 | 2016-01-26 | Neophotonics Corporation | Small packaged tunable laser transmitter |
| US11056759B2 (en) * | 2018-11-29 | 2021-07-06 | Viettel Group | Hybrid coupler with sum and difference ports located on the same side |
| CN112768851B (zh) | 2019-11-04 | 2022-02-22 | 京东方科技集团股份有限公司 | 馈电结构、微波射频器件及天线 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208563A (en) * | 1991-12-19 | 1993-05-04 | Raytheon Company | Radio frequency circuit |
| US5349312A (en) * | 1993-05-28 | 1994-09-20 | Raytheon Company | Voltage variable attenuator |
| JP4150314B2 (ja) * | 2003-09-09 | 2008-09-17 | 株式会社エヌ・ティ・ティ・ドコモ | ９０°ハイブリッド回路 |
| JP5018288B2 (ja) * | 2007-07-09 | 2012-09-05 | 三菱電機株式会社 | ミキサ回路とレーダー用送受信装置 |
| WO2012000129A1 (en) * | 2010-06-29 | 2012-01-05 | Telefonaktiebolaget L M Ericsson (Publ) | Multi-band power amplifier |
-
2012
- 2012-11-05 KR KR1020120124280A patent/KR20140058742A/ko not_active Application Discontinuation
-
2013
- 2013-01-17 US US13/744,309 patent/US20140125427A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20140125427A1 (en) | 2014-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zheng et al. | Dual-band hybrid coupler with arbitrary power division ratios over the two bands | |
| US9413054B2 (en) | Miniature wideband quadrature hybrid | |
| CN103038937A (zh) | 定向耦合器 | |
| JP2010114718A (ja) | 移相器 | |
| CN102355222B (zh) | 阻抗匹配系统和阻抗匹配装置 | |
| US9666929B2 (en) | Balun for converting between multiple differential signal pairs and a single ended signal | |
| Mohammed et al. | Four-way waveguide power dividers with integrated filtering function | |
| KR20140058742A (ko) | 마이크로파 집적회로를 위한 광대역 합 ＆ 차 회로 | |
| JP5636957B2 (ja) | 無線通信装置 | |
| JP2008245251A (ja) | マイクロ波フィルタバンク及びトランシーバ | |
| JP6273741B2 (ja) | 電力増幅器、及び電力増幅器による制御方法 | |
| JP5578440B2 (ja) | 差動伝送線路 | |
| JP7253722B2 (ja) | ４相電力分配器及び電子機器 | |
| Fang et al. | Two-octave digital all-pass phase shifters for phased array applications | |
| US9559643B2 (en) | Amplifier circuit | |
| JP6109849B2 (ja) | ミリメートル波電力増幅器 | |
| Horn et al. | Ultra broadband ferrite transmission line transformer | |
| JP2008054174A (ja) | ９０度ハイブリッド回路 | |
| US7746193B2 (en) | Miniature 180 degree hybrid coupler | |
| CN111384908A (zh) | 功分器电路、功分器及功分器电路的设计方法 | |
| JP5835156B2 (ja) | ハイブリッド回路 | |
| US11621700B2 (en) | Non-reciprocal RF-bandpass filters | |
| Abdelnaby et al. | Lumped Element Model of a Transdirectional Coupled Line Coupler | |
| JP2017158174A (ja) | マーチャントバラン | |
| JP2009135918A (ja) | 方向性結合器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |