JP4150314B2 - 90°ハイブリッド回路 - Google Patents
90°ハイブリッド回路 Download PDFInfo
- Publication number
- JP4150314B2 JP4150314B2 JP2003317132A JP2003317132A JP4150314B2 JP 4150314 B2 JP4150314 B2 JP 4150314B2 JP 2003317132 A JP2003317132 A JP 2003317132A JP 2003317132 A JP2003317132 A JP 2003317132A JP 4150314 B2 JP4150314 B2 JP 4150314B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output terminal
- circuit
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type
- H01P5/22—Hybrid ring junctions
- H01P5/227—90° branch line couplers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type
- H01P5/22—Hybrid ring junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/04—Coupling devices of the waveguide type with variable factor of coupling
Landscapes
- Amplifiers (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Description
C=20×log(Y1/Y2)・・・・・・・・・・・式(a)
となる。ここで、入出力端子を整合させるには
(Y0)2=(Y1)2−(Y2)2 ・・・・・・・・・・式(b)
とすることが必要となり、即ち、
Y1=√((Y0×Y0)+(Y2×Y2))・・・・・・式(b)’
とする必要がある。よって、第2の入出力端子2、第3の入出力端子3、第4の入出力端子4に整合した負荷を接続した場合、整合条件下で第1の入出力端子1から入力した高周波信号の電力は第3の入出力端子3にC[dB]だけ低い電力で出力され、残りの電力は第2の入出力端子2に出力される。一方、結合度を3dBとする場合は、Y1=√2×Y0、Y2=Y0となり、特性インピ−ダンスで表現すれば、Z1=(1/Y1)=(Z0/√2)、Z2=1/Y2=Z0となり、この結合度3dBの90°ハイブリッド回路の各分布定数線路の特性インピ−ダンスの条件が導かれる。
また、1/4波長分布定数線路を同様に分布定数線路と集中定数素子の組み合わせで構成したπ型回路で置き換えた半集中定数化ブランチライン型ハイブリッド回路も用いられている[非特許文献3 参照]。
J.Reed and G.J.Wheeler,"A method of analysis of symmetrical four-port networks,"IRE Trans. Microwave Theory Tech.,vol. MTT-4, PP.246-253, 1956. I.D.Robertson ed.,"MMIC DESIGN,"p.84-85,IEE,London,1955. T.Hirota,et al.,"Reduced-size Branch-Line and Rat-Race Hybrids for Uniplanar MMIC's" IEEE Trans. Microwave Theory and Tech., vol. MTT-38, PP.270-275,1990.
この様に構成し、第1および第2のSPSTスイッチ7、8を制御して対称軸5上で短絡或いは開放とすることによって、第1の入出力端子1より入力された高周波信号は第2の入出力端子2のみに出力され、第3および第4の入出力端子3、4には出力されない。また、このとき、第4の入出力端子4より入力された高周波信号は第3の入出力端子3にのみ出力され、第1の入出力端子1および第2の入出力端子2には出力されないという電力分配機能或いは電力合成機能の動作、非動作を切り替えることができる簡易な構成の90°ハイブリッド回路を提供することができる。
また、図13を参照するに、この発明によれば、その電力分配機能或いは電力合成機能の動作、非動作を切り替える機能に加え、その非動作時に上述した利点を有する通過位相の可変機能を有するハイブリッド回路を構成することもできるので、この両機能を必要とする無線回路も簡易に構成することができる。
図1はこの発明を結合度3dBのブランチライン型90°ハイブリッド回路に適用した実施例である。図1の第1の実施例において、図25の従来例における部材と共通する部材には共通する参照部材を付与している。
この発明の特徴である、90°ハイブリッド回路の第1の入出力端子1と第4の入出力端子4とを互いに分ける90°ハイブリッドにおける対称面5をまたぐ電磁気的接続或いは結合を、当該対称面5上で、外部からの制御に応じて短絡できる様に、第3の分布定数線路の一方21aおよび第3の分布定数線路の他方21bの相互接続点と接地との間に第1のSPSTスイッチ7を接続配置すると共に、第4の分布定数線路の一方22aおよび第4の分布定数線路の他方22bの相互接続点と接地との間に第2のSPSTスイッチ8を接続配置する。よって、第1のSPSTスイッチ7は、これを短絡状態としたとき、対称面5において90°ハイブリッドにおける対称面をまたぐ、電磁気的接続或いは結合を当該対称面5上で短絡することができる。このとき、第3の分布定数線路21は、第1のSPSTスイッチ7との間の接続点において、互いに等価な、特性インピ−ダンスがほぼZ0でかつ電気長がほぼ1/8波長の第3の分布定数線路の一方21aおよび第3の分布定数線路の他方21bに分割されたと考えることができる。第4の分布定数線路22も、同様に、第2のSPSTスイッチ8との間の接続点において、互いに等価な、特性インピ−ダンスがほぼZ0でかつ電気長がほぼ1/8波長の第4の分布定数線路の一方22aおよび第4の分布定数線路の他方22bに分割される。
Z0:信号源および負荷のインピ−ダンス、
Y0=1/Z0、
ai:入出力端子iの入力信号(i=1、2、3、4)、
bi:入出力端子iの出力信号(i=1、2、3、4)、
Sij:入出力端子jから入出力端子iへの散乱パラメ−タ(i、j=1、2、3、4)
と定義する。なお、散乱パラメ−タの定義から
b1=S11×a1+S21×a2+S31×a3+S41×a4・・・・式(1)
である。
第1のSPSTスイッチ7、第2のSPSTスイッチ8が共に開放状態である場合、この発明の90°ハイブリッド回路は、結合度3dBの90°ハイブリッド回路の図25の従来例と等価であるので、
S11=0、S21=(−j/√2)、S31=−(1/√2)、S41=0
となる。
先ず、条件(A)として、第1の入出力端子1、第2の入出力端子2、第3の入出力端子3、第4の入出力端子4がすべて振幅1の同相信号で励振されたとして、
a1=a2=a3=a4=1
とおけば、対称面6に磁気壁が形成されるので、図2aに示される等価回路が得られ、b1(A)はこの回路の反射係数Γaに等しい。また、式(1)より、
Γa=b1(A)=S11+S21+S31+S41・・・・・・式(2)
である。第1の一方の分布定数線路11aは特性インピ−ダンス(Z0/√2)の1/8波長線路の先端開放線路と等価となるので、その入力アドミタンスはj(√2Y0)である。一方、第3の一方の分布定数線路21aは特性インピ−ダンスZ0の1/8波長線路の先端短絡線路であるので、その入力アドミタンスは−j(Y0)である。よって、反射係数Γaは
Γa=(Y0−j(√2Y0−Y0))/(Y0+j(√2Y0−Y0))
=(1−j(√2−1))/(1+j(√2−1))
=(1−j)/√2・・・・・・式(3)
次に、条件(B)として、第1の入出力端子1、第2の入出力端子2が振幅1で同相、第3の入出力端子3、第4の入出力端子4が振幅1で第1の入出力端子1の信号と反位相である信号で励振されたとして、
a1=a2=−a3=−a4=1
とおけば、この場合も対称面6には磁気壁が形成されるので、等価回路は条件(A)と等しく、b1(B)もΓaに等しい。また、式(1)より、
Γa=b1(B)=S11+S21−S31−S41・・・・・・式(4)
である。
a1=−a2=a3=−a4=1
とおけば、この場合に対称面6に電気壁が形成されるので、図2bに示される等価回路となり、b1(C)はこの回路の反射係数Γbに等しい。また、式(1)より、
Γb=b1(C)=S11−S21+S31−S41・・・・・・式(5)
である。第1の一方の分布定数線路11aは特性インピ−ダンス(Z0/√2)の1/8波長線路の先端短絡線路と等価となるので、その入力アドミタンスは−j(√2Y0)である。一方、第3の一方の分布定数線路21aは特性インピ−ダンスZ0の1/8波長線路の先端短絡線路であるので、その入力アドミタンスは−j(Y0)である。よって、反射係数Γbは
Γb=(Y0−j(−√2Y0−Y0))/(Y0+j(−√2Y0−Y0))
=(1+j(√2+1))/(1−j(√2+1))
=−(1−j)/√2・・・・・・・・・・・・・・・・・・式(6)
a1=−a2=−a3=a4=1
とおけば、このときにも対称面6には電気壁が形成されるので、等価回路は条件(C)と等しく、b1(D)もΓbに等しい。式(1)より、
Γb=b1(D)=S11−S21−S31+S41・・・・・・式(7)
である。
(2)〜(7)式および、Sパラメ−タの定義より
|S11|2+|S21|2+|S31|2+|S41|2=1・・・式(8)
より、
S11=0、S21=(1−j)/√2、S31=0、S41=0
が得られ、即ち、第1の入出力端子1より入力された高周波信号は、第2の入出力端子2のみに電力はそのままで45°進相して出力され、他の端子には出力されない。また、第1の入出力端子1以外の他の端子より信号が入力した場合は、このハイブリッド回路の対称性より
S12=((1−j)/√2)、S22=0、S32=0、S42=0
S13=0、S23=0、S33=0、S43=((1−j)/√2)
S14=0、S24=0、S34=((1−j)/√2)、S44=0
となることがわかる。
そして、図20は第1のSPSTスイッチ7および第2のSPSTスイッチ8が何れも短絡状態の場合のシミュレ−ション結果を示す。5GHzの高周波信号においてS21はほぼ0dBであり、第1の入出力端子1から入力した信号はほぼ損失なしに第2の入出力端子2へ出力されている。また、図20において、S31、S41は何れも−60dB以下であった。
この発明の特徴である、90°ハイブリッド回路の第1の入出力端子1と第4の入出力端子4とを互いに分ける90°ハイブリッドにおける対称面5をまたぐ電磁気的接続或いは結合を、当該対称面5上で、外部からの制御に応じて開放とできる様に、第3の分布定数線路21を、互いに等価な、特性インピ−ダンスがほぼZ0でかつ電気長がほぼ1/8波長の第3の分布定数線路の一方21aおよび第3の分布定数線路の他方21bに分割し、21aと21bをSPSTスイッチ9を介して直列に接続し、かつ第4の分布定数線路22も、同様に、互いに等価な、特性インピ−ダンスがほぼZ0でかつ電気長がほぼ1/8波長の第4の分布定数線路の一方22aおよび第4の分布定数線路の他方22bに分割し、22aと22bをSPSTスイッチ10を介して直列に接続する。よって、第1のSPSTスイッチ9および第2のSPSTスイッチ10を開放状態としたときに、対称面5において90°ハイブリッドにおける対称面5をまたぐ電磁気的接続或いは結合は当該対称面5上で開放とできる。
S11=0、S21=−j/√2、S31=j/√2、S41=0
となる。
次に、第1のSPSTスイッチ9、第2のSPSTスイッチ10が共に開放状態であるときについて説明する。第1のSPSTスイッチ9、第2のSPSTスイッチ10が共に開放状態であるので、対称面5においては常に磁気壁が形成される。この発明の回路は、この場合においても対称面を2面持つ各端子について対称な回路であるので、その対称性を利用する。
a1=a2=a3=a4=1
とおけば、このとき対称面6には磁気壁が形成されるので、図4aに示される等価回路となり、b1(A)はこの回路の反射係数Γcに等しい。そして、式(1)より、
Γc=b1(A)=S11+S21+S31+S41・・・・・・式(9)
である。11aは特性インピ−ダンス(Z0/√2)の1/8波長線路の先端開放線路と等価となるので、その入力アドミタンスはj(√2Y0)である。一方、21aは特性インピ−ダンスZ0の1/8波長線路の先端開放線路であるので、その入力アドミタンスはj(Y0)である。よって、反射係数Γcは
Γc=(Y0−j(√2Y0+Y0))/(Y0+j(√2Y0+Y0))
=(1−j(√2+1))/(1+j(√2+1))
=−(1+j)/√2・・・・・・・・・・・式(10)
とおけば、このときにも対称面6には磁気壁が形成されるので、等価回路は条件(A)と等しく、b1(B)もΓcに等しい。また、式(1)より、
Γc=b1(B)=S11+S21−S31−S41・・・・・・式(11)
である。
更に、条件(C)として、第1の入出力端子1、第3の入出力端子3が振幅1で同相、第2の入出力端子2、第4の入出力端子4が振幅1で第1の入出力端子1の信号と反位相である信号で励振されたとして、a1=−a2=a3=−a4=1
とおけば、このとき対称面6には電気壁が形成されるので、図4bに示される等価回路となり、b1(C)はこの回路の反射係数Γdに等しい。また、式(1)より、
Γd=b1(C)=S11−S21+S31−S41・・・・・・式(12)
である。11aは特性インピ−ダンス(Z0/√2)の1/8波長線路の先端短絡線路であるので、その入力アドミタンスは−j(√2Y0)であり、一方、21aは特性インピ−ダンスZ0の1/8波長線路の先端開放線路であるので、その入力アドミタンスはj(Y0)である。よって、反射係数Γdは
Γd=(Y0−j(−√2Y0+Y0))/(Y0+j(−√2Y0+Y0))
=(1+j(√2−1))/(1−j(√2−1))
=(1+j)/√2・・・・・・・・・・・・・・式(13)
とおけば、このときにも対称面6には電気壁が形成されるので、等価回路は条件(C)と等しく、b1(D)もΓdに等しい。式(1)より、
Γd=b1(D)=S11−S21−S31+S41・・・・・・・式(14)
である。
式(8)式および式(9)〜式(14)より、
S11=0、S21=−((1+j)/√2)、S31=0、S41=0
が得られる。即ち、第1の入出力端子1より入力された高周波信号は第2の入出力端子2のみに電力はそのままで135°進相されて出力され、他の端子には出力されない。そして、他端子より入力された場合は、この実施例の対称性より、
S12=−((1十j)/√2)、S22=0、S32=0、S42=0
S13=0、S23=0、S33=0、S43=−((1+j)/√2)
S14=0、S24=0、S34=−((1+j)/√2)、S44=0
となることがわかる。
図26の従来例と比較するに、この発明の特徴である対称面5上で90°ハイブリッドにおける対称面5をまたぐ電磁気的接続或いは結合を、当該対称面5上で短絡する第1のSPSTスイッチ7および第2のSPSTスイッチ8を具備する。即ち、第3のインダクタ107を等価な第3のインダクタの一方107aと第3のインダクタの他方107bに2分割してその相互接続点と接地との間に第1のSPSTスイッチ7を挿入接続する。同様に、第4のインダクタ110を等価な第4のインダクタの一方110aと第4のインダクタの他方110bに2分割してその相互接続点と接地との間に第2のSPSTスイッチ8を挿入接続する。図5において、31により示した第1のπ型回路および32により示した第2のπ型回路は、2個の第1の2端子対回路を構成する一方、33により示した第3の2端子回路および34により示した第4の2端子回路は、2個の第2の2端子対回路を構成している。
第1のインダクタ101および第4のインダクタ104のそれぞれのインダクタンスは(Z0/(√2×2πf0))となり、
第1のキャパシタの一方102、第1のキャパシタの他方103、第2のキャパシタの一方105、第2のキャパシタの他方106のそれぞれのキャパシタンスは(√2/(2πf0×Z0))となり、
第3のインダクタの一方107a、第3のインダクタの他方107b、第4のインダクタの一方110a、第4のインダクタの他方110bのそれぞれのインダクタンスは(Z0/4πf0)となり、
第3のキャパシタの一方108、第3のキャパシタの他方109、第4のキャパシタの一方111、第4のキャパシタの他方112のそれぞれのキャパシタンスは(1/(2πf0×Z0))、となる。
第1のインダクタ101および第4のインダクタ104のそれぞれのインダクタンスは(Z0/(√2×2πf0))となり、
第1の一方のキャパシタ102、第1の他方のキャパシタ103、第2の一方のキャパシタ105、第2の他方のキャパシタ106のそれぞれのキャパシタンスは(√2/(2πf0×Z0))となり、
第3のインダクタの一方107a、第3のインダクタの他方107b、第4のインダクタの一方110a、第4のインダクタの他方110bのそれぞれのインダクタンスは(Z0/4πf0)となり、
第3のキャパシタの一方107、第3のキャパシタの他方108、第4のキャパシタの一方111、第4のキャパシタの他方112のそれぞれのキャパシタンスは(1/(2πf0×Z0))となる。
90°ハイブリッドにおける対称面5をまたぐ電磁気的接続或いは結合を、当該対称面5上で短絡する第1のSPSTスイッチ7および第2のSPSTスイッチ8を具備する。即ち、互いに等価である第3のキャパシタの一方117aと第3のキャパシタの他方117bの相互接続点と接地との間に第1のSPSTスイッチ7を挿入接続する。同様に、互いに等価である第4のキャパシタの一方118aと第4のキャパシタの他方118bの相互接続点と接地との間に第2のSPSTスイッチ8を挿入接続する。
第1のインダクタ101および第2のインダクタ104のそれぞれのインダクタンスは(Z0/(√2×2πf0))となり、
第1のキャパシタの一方113、第1のキャパシタの他方114、第2のキャパシタの一方115、第2のキャパシタの他方116のそれぞれのキャパシタンスは(1/((1+√2)×2πf0×Z0))となり、
第3のキャパシタの一方117a、第3のキャパシタの他方117b、第4のキャパシタの一方118a、第4のキャパシタの他方118bのそれぞれのキャパシタンスは(2/(2πf0×Z0))となる。
5GHzで設計した実施例5の特性のシミュレ−ション結果を説明する。図22は第1のSPSTスイッチ7および第2のSPSTスイッチ8が何れも開放状態の場合であり、第1の入出力端子1から入力した高周波信号は第2の入出力端子2および第3の入出力端子3に等分配されており、第4の入出力端子4には出力されていないことがわかる。また、図23は第1のSPSTスイッチ7および第2のSPSTスイッチ8が何れも短絡状態の場合であり、5GHzにおいてS21はほぼ0dBであり、第1の入出力端子1から入力した高周波信号はほぼ損失なく第2の入出力端子2へ出力されている。また、図20において、S31、S41は何れも−60dB以下であった。
第1のインダクタ101および第2のインダクタ104のそれぞれのインダクタンスは(Z0/(√2×2πf0))となり、
第1のキャパシタの一方113、第1のキャパシタの他方114、第2のキャパシタの一方115、第2のキャパシタの他方116のそれぞれのキャパシタンスは(1/((1+√2)×2πf0×Z0))となり、
第3のキャパシタの一方117a、第3のキャパシタの他方117b、第4のキャパシタの一方118a、第4のキャパシタの他方118bのそれぞれのキャパシタンスは(2/(2πf0×Z0))
となる。この実施例6においては、周波数f0において第2の実施例(図3)と等価であり、第2の実施例と同様に動作する。即ち、第1のSPSTスイッチ9、第2のSPSTスイッチ10が短絡状態であるとき、90°ハイブリッド回路として動作する。一方、第1のSPSTスイッチ9、第2のSPSTスイッチ10を短絡状態としたとき、例えば、第1の入出力端子1に入力した高周波信号は第2の入出力端子2のみに出力される。
第1のSPSTスイッチ9、第2のSPSTスイッチ10が何れも短絡状態の場合は図22と同様の結果が得られ、第1の入出力端子1から入力した高周波信号は第2の入出力端子2および第3の入出力端子3に等分配されており、第4の入出力端子4には出力されない。また、図24は第1のSPSTスイッチ9、第2のSPSTスイッチ10が何れも開放状態の場合の結果であり、5GHzにおいてS21はほぼ0dBであり、第1の入出力端子1から入力した高周波信号はほぼ損失なく第2の入出力端子2へ出力されている。また、図24において、S31、S41はいずれも−60dB以下であった。
この実施例においては、周波数f0において第2の実施例(図3)と等価であり、第2の実施例と同様に動作する。即ち、第1のSPSTスイッチ9および第2のSPSTスイッチ10が短絡状態であるとき、90°ハイブリッド回路として動作する。一方、第1のSPSTスイッチ9および第2のSPSTスイッチ10を開放状態としたとき、例えば、第1の入出力端子1に入力した高周波信号は第2の入出力端子2のみに出力される。
第3の伝送線路の一方85a、第3の伝送線路の他方85b、第4の伝送線路の一方86aと第4の伝送線路の他方86bは、特性インピ−ダンスZが√2Z0でありかつ或る周波数f0において電気長θがほぼ1/16波長の分布定数線路となり、
第1のキャパシタの一方119、第1のキャパシタの他方120、第2のキャパシタの一方121、第2のキャパシタの他方122のキャパシタンスは、(√(0.5)+√(1.5))/(2πf0×Z0))となる。この実施例においては、周波数f0において第1の実施例(図1)と等価であり、第1の実施例と同様に動作する。即ち、第1のSPSTスイッチ7および第2のSPSTスイッチ8が開放状態であるとき、90°ハイブリッド回路として動作する。一方、第1のSPSTスイッチ7および第2のSPSTスイッチ8を短絡状態としたとき、例えば、第1の入出力端子1に入力した高周波信号は第2の入出力端子2のみに出力される。
第1の伝送線路83、第2の伝送線路84は、特性インピ−ダンスZが√2Z0でありかつ或る周波数f0において電気長θがほぼ1/12波長の分布定数線路となり、
第3の伝送線路の一方85a、第3の伝送線路の他方85b、第4の伝送線路の一方86a、第4の伝送線路の他方86bは、特性インピ−ダンスZが√2Z0でありかつ或る周波数f0において電気長θがほぼ1/16波長の分布定数線路となり、
第1のキャパシタの一方119、第1のキャパシタの他方120、第2のキャパシタの一方121、第2のキャパシタの他方122のキャパシタンスは、(√(0.5)+√(1.5))/(2πf0×Z0))となる。
以上において図示説明された実施例は、何れも、結合度3dBの90°ハイブリッド回路において、この90°ハイブリッド回路の第1の入出力端子1と第4の入出力端子4とを分ける90°ハイブリッドにおける対称面を横切る電磁気的接続或いは結合を、当該対称面上で、外部からの制御に応じて短絡或いは開放とするスイッチの如き回路素子を設けることにより、この発明の動作が得られる。ハイブリッド回路の構成要素は、分布定数回路であっても、インダクタおよびキャパシタという集中定数素子であっても、或いはその何れかの組み合わせであってもよい。
・スイッチ9、10を短絡、スイッチ7a、7b、8a、8bを開放=90°ハイブリッド
・スイッチ9、10を開放、スイッチ7a、8aを短絡=第1の入出力端子1−第2の入出力端子2間の通過位相−45°
・スイッチ9、10を開放、スイッチ7a、8aを開放=第1の入出力端子1−第2の入出力端子2間の通過位相−135°
・スイッチ9、10を開放、スイッチ7b、8bを短絡=第4の入出力端子4−第3の入出力端子3間の通過位相−45°
・スイッチ9、10を開放、スイッチ7b、8bを開放=第4の入出力端子4−第3の入出力端子3間の通過位相−135°
5GHzで設計したこの発明の結合度3dBの90°ハイブリッド回路のシミュレ−ション結果を図16に示す。図16におけるSW OPENとはSPSTスイッチ7a、SPSTスイッチ8aが開放状態にある場合を示し、SW SHORTはそれらが短絡状態にある場合を示す。なお、何れの場合においても、第1のSPSTスイッチ9、第2のSPSTスイッチ10は開放状態にある。これより、5GHzにおいて所望の動作がなされていることがわかる。また、このシミュレーションにおいては、11、21a、22aとして分布定数線路を用いたが、これらはそれぞれを、目的とする周波数f0において、等価な特性を示す回路で置き換えてもよい。
以上において、結合度3dBの90°ハイブリッド回路における実施例を示してきたが、この発明は結合度が3dB以外の90°ハイブリッド回路にも同様に適用することができることを以下の実施例を参照して説明する。
第12の実施例として、図13により図示される回路と同様の回路において、1/4波長の分布定数線路線路11、12の特性インピ−ダンスを44.7オームとし、1/8波長分布定数線路21a、21b、22a、22bの特性インピ−ダンスを100オームとして5GHzで設計した結合度7dBの90°ハイブリッド回路についてこの発明を適応した場合の特性を示す。なお、式(b)より各端子における入力インピ−ダンスは50オ−ムとなる。図17は、第12の実施例において、SPSTスイッチ9、10を短絡とし、SPSTスイッチ7a、8a、SPSTスイッチ7b、8bを開放とした場合の特性を示す図である。5GHzにおいて、S31は−7dBであり、そして、S21とS31の位相差は90°であるので、この実施例はこのとき90°ハイブリッド回路として動作していることがわかる。図18は、この実施例において、SPSTスイッチ9、10を開放とし、SPSTスイッチ7a、8a、SPSTスイッチ7b、8bを開放或いは短絡とした場合の特性を示す図である。図18において、SW OPENとはSPSTスイッチ7a、8aが開放状態にある場合を示し、SW SHORTとはそれらが短絡状態にある場合を示す。5GHzにおいて、何れの場合においても、S21はほぼ0dBであり、第1の入出力端子1より入力された高周波信号は第2の入出力端子2のみに電力はそのまま出力される。この場合において、SPSTスイッチ7a、8aが開放状態であるとき、S21は−116.6°であり、一方、SPSTスイッチ7a、8aが短絡状態であるとき、S21は−63.4°である。よって、SPSTスイッチ9、10を開放とした上で、SPSTスイッチ7a、8aを開放或いは短絡とすることにより、通過する信号に相対的に約53°の位相差を与えたり、与えなかったりすることができる。SPSTスイッチ7b、8bを同様に制御することにより、第3の入出力端子3−第4の入出力端子4間についても同様の結果が得られる。
第1の入出力端子1−第2の入出力端子2間の位相制御を必要としない場合、SPSTスイッチ7a、8aを省略してもよい。また、第4の入出力端子4−第3の入出力端子3間の位相制御を必要としない場合、SPSTスイッチ7b、8bを省略してもよい。ここで、11、12、21a、21b、22a、22bとして分布定数線路を用いたが、これらそれぞれを、目的とする周波数f0において、等価な特性を示す回路で置き換えてもよい。
電力増幅器41、42を通電状態とし、図14aに示した通りに、SPDTスイッチ92をこの発明の90°ハイブリッド回路90の第1の入出力端子1に接続し、90°ハイブリッド回路90、91の各々についてスイッチを制御してハイブリッド動作状態とすれば、信号入力端子63より入力された周波数f0の高周波信号は、90°ハイブリッド回路90により分配された後、電力増幅器41、42により増幅され、90°ハイブリッド回路91により合成されて、信号出力端子64より出力される。一方、電力増幅器42を通電状態とし、図14bに示した通りにSPDTスイッチ92の接続をハイブリッド回路90の第4の入出力端子4に接続し、ハイブリッド回路90、91の各々についてスイッチを制御して電力分配および電力合成を行わない状態とすれば、信号入力63より入力した周波数f0の高周波信号は、電力増幅器42のみに供給および増幅され、この発明の90°ハイブリッド回路91をそのまま通過して信号出力端子64より出力される。このとき、電力増幅器41への通電を遮断することで、本来、電力増幅器41において消費されるべき電力は低減する。図14a、図14bにおいては、この発明の90°ハイブリッド回路を第2の実施例のものとして示したが、他の実施例に示したハイブリッド回路を用いても、同様に動作する。
3 第3の入出力端子 4 第4の入出力端子
5 第1の対称面 6 第2の対称面
7、9 第1のSPSTスイッチ 8、10 第2のSPSTスイッチ
7a、8a SPSTスイッチ 7b、8b SPSTスイッチ
11 第1の分布定数線路 11a 第1の分布定数線路の一方
12 第2の分布定数線路 21 第3の分布定数線路
21a 第3の分布定数線路の一方 21b 第3の分布定数線路の他方
22 第4の分布定数線路路 22a 第4の分布定数線路の一方
22b 第4の分布定数線路の他方 31 第1の2端子対回路の一方
32 第1の2端子対回路の他方 33 第2の2端子対回路の一方
34 第2の2端子対回路の他方 41 第1の電力増幅器
42 第2の電力増幅器 43 第1の伝送線路
44 第2の伝送線路 45 第1の90°ハイブリッド回路
46 第2の90°ハイブリッド回路 47 第1のSPDTスイッチの一方
48 第1のSPDTスイッチの他方 49 第2のSPDTスイッチの一方
50 第2のSPDTスイッチの他方 51 第1の整合用抵抗
52 第2の整合用抵抗 61 第1の切り替え部
62 第2の切り替え部 63 信号入力端子
64 信号出力端子 81 第1の伝送線路
82 第2の伝送線路 83 第1の伝送線路
84 第2の伝送線路 85a 第3の伝送線路の一方
85b 第3の伝送線路の他方 86a 第4の伝送線路の一方
86b 第4の伝送線路の他方 90、91 ハイブリッド回路
92 SPDTスイッチ 101 第1のインダクタ
102 第1のキャパシタの一方 103 第1のキャパシタの他方
104 第2のインダクタ 105 第2のキャパシタの一方
106 第2のキャパシタの他方 107 第3のインダクタ
107a 第3のインダクタの一方 107b 第3のインダクタの他方
108 第3のキャパシタの一方 109 第3のキャパシタの他方
(107a、108)、(107b、109) 第3の2端子対回路の一方
(110a、112)、(110b、111) 第3の2端子対回路の他方
110 第4のインダクタ 110a 第4のインダクタの一方
110b 第4のインダクタの他方 111 第4のキャパシタの一方
112 第4のキャパシタの他方 113 第1のキャパシタの一方
114 第1のキャパシタの他方 115 第2のキャパシタの一方
116 第2のキャパシタの他方 117a 第3のキャパシタの一方
117b 第3のキャパシタの他方 118a 第4のキャパシタの一方
118b第4のキャパシタの他方 119 第1のキャパシタの一方
120 第1のキャパシタの他方 121 第2のキャパシタの一方
122 第2のキャパシタの他方
Claims (9)
- 第1の入出力端子、第2の入出力端子、第3の入出力端子および第4の入出力端子すべてが整合されている条件において、上記第1の入出力端子より入力された高周波信号が上記第2の入出力端子および上記第3の入出力端子に所定の結合度に応じて分配されかつ互に90°の位相差をもって出力され、上記第4の入出力端子には出力されない構成とされた90°ハイブリッド回路において、
上記第1の入出力端子および上記第2の入出力端子間に接続された第1の2端子対回路と、
上記第4の入出力端子および上記第3の入出力端子間に接続された第2の2端子対回路と、
上記第1の入出力端子および上記第4の入出力端子間に接続された第3の2端子対回路と、
上記第2の入出力端子および上記第3の入出力回路間に接続された第4の2端子対回路と、
上記第3の2端子対回路の対称中間点において、上記第3の2端子対回路を分割して直列挿入され、上記第1の入出力端子および上記第4の入出力端子間の電磁気的接続または結合を、外部制御に応じて短絡或いは開放により制御する第1の回路素子と、
上記第4の2端子対回路の対称中間点において、上記第4の2端子対回路を分割して直列挿入され、上記第2の入出力端子および上記第3の入出力端子間の電磁気的接続または結合を、外部制御に応じて短絡或いは開放により制御する第2の回路素子と、
上記第1の回路素子の一端と接地との間および上記第2の回路素子の一端と接地との間それぞれに挿入された、外部制御に応じて上記第1の回路素子および上記第2の回路素子とは独立に短絡或いは開放する第3の回路素子とが設けられた90°ハイブリッド回路。 - 上記第1の回路素子の他端と接地との間および上記第2の回路素子の他端と接地との間それぞれに挿入された、外部制御に応じて上記第1の回路素子および上記第2の回路素子とは独立に短絡或いは開放する第4の回路素子が設けられた
ことを特徴とする請求項1に記載の90°ハイブリッド回路。 - 上記第1の2端子対回路および上記第2の2端子対回路は、上記第1の入出力端子および上記第2の入出力端子間、および上記第4の入出力端子および上記第3の入出力端子間にそれぞれ挿入された互いに等価な分布定数線路Aおよび分布定数線路Bで構成されている
ことを特徴とする請求項1または請求項2に記載の90°ハイブリッド回路。 - 上記第3の2端子対回路および上記第4の2端子対回路は、上記第1の入出力端子および上記第4の入出力端子間、および上記第2の入出力端子および上記第3の入出力端子間にそれぞれ挿入された互いに等価な分布定数線路Cおよび分布定数線路Dで構成されている
ことを特徴とする請求項1または請求項2に記載の90°ハイブリッド回路。 - 上記第1の2端子対回路および上記第2の2端子対回路は、上記第1の入出力端子および上記第2の入出力端子間、および上記第4の入出力端子および上記第3の入出力端子間にそれぞれ挿入された互いに等価な集中定数回路Eおよび集中定数回路Fで構成されている
ことを特徴とする請求項1または請求項2に記載の90°ハイブリッド回路。 - 上記集中定数回路Eは、上記第1の入出力端子および上記第2の入出力端子間に挿入された第1インダクタと、上記第1インダクタの両端と接地との間にそれぞれ挿入された第1キャパシタおよび第2キャパシタで構成された第1のπ型回路であり、
上記集中定数回路Fは、上記第4の入出力端子および上記第3の入出力端子間に挿入された第2インダクタと、上記第2インダクタの両端と接地との間にそれぞれ挿入された第3キャパシタおよび第4キャパシタで構成された第2のπ型回路であり、
上記第1のπ型回路および第2のπ型回路は互いに等価である
ことを特徴とする請求項5に記載の90°ハイブリッド回路。 - 上記第3の2端子対回路および上記第4の2端子対回路は、上記第1の入出力端子および上記第4の入出力端子間、および上記第2の入出力端子および上記第3の入出力端子間にそれぞれ挿入された互いに等価な集中定数回路Gおよび集中定数回路Hで構成されている
ことを特徴とする請求項1または請求項2に記載の90°ハイブリッド回路。 - 上記集中定数回路Gは、上記第1の入出力端子および上記第4の入出力端子間に挿入された第1インダクタと、上記第1インダクタの両端と接地との間にそれぞれ挿入された第1キャパシタおよび第2キャパシタで構成された第1のπ型回路であり、
上記集中定数回路Hは、上記第2の入出力端子および上記第3の入出力端子間に挿入された第2インダクタと、上記第2インダクタの両端と接地との間にそれぞれ挿入された第3キャパシタおよび第4キャパシタで構成された第2のπ型回路であり、
上記第1のπ型回路および第2のπ型回路は互いに等価である
ことを特徴とする請求項7に記載の90°ハイブリッド回路。 - 上記第3の2端子対回路は、上記第1の入出力端子および上記第4の入出力端子間に直列に挿入された2つの等価な第1キャパシタを含み、
上記第4の2端子対回路は、上記第2の入出力端子および上記第3の入出力端子間に直列に挿入された2つの等価な第2キャパシタを含み、
上記第1キャパシタと上記第2キャパシタは互いに等価である
ことを特徴とする請求項7に記載の90°ハイブリッド回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003317132A JP4150314B2 (ja) | 2003-09-09 | 2003-09-09 | 90°ハイブリッド回路 |
EP04021392A EP1515390A1 (en) | 2003-09-09 | 2004-09-09 | Quadrature hybrid circuit |
US10/936,692 US7084717B2 (en) | 2003-09-09 | 2004-09-09 | Quadrature hybrid circuit |
CNB200410082252XA CN100359752C (zh) | 2003-09-09 | 2004-09-09 | 正交混合电路 |
KR1020040072263A KR100607902B1 (ko) | 2003-09-09 | 2004-09-09 | 90°하이브리드 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003317132A JP4150314B2 (ja) | 2003-09-09 | 2003-09-09 | 90°ハイブリッド回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005086533A JP2005086533A (ja) | 2005-03-31 |
JP4150314B2 true JP4150314B2 (ja) | 2008-09-17 |
Family
ID=34131970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003317132A Expired - Fee Related JP4150314B2 (ja) | 2003-09-09 | 2003-09-09 | 90°ハイブリッド回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7084717B2 (ja) |
EP (1) | EP1515390A1 (ja) |
JP (1) | JP4150314B2 (ja) |
KR (1) | KR100607902B1 (ja) |
CN (1) | CN100359752C (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006053506A1 (fr) * | 2004-11-19 | 2006-05-26 | Huawei Technologies Co., Ltd. | Systeme et procede d'amplificateur de radiofrequences fonctionnant en veilleuse 'a chaud' et commutateur a micro-ondes et procede de sauvegarde de securite |
EP1843368A4 (en) * | 2005-01-27 | 2009-06-03 | Mitsubishi Electric Corp | SWITCHING CIRCUIT |
JP4373954B2 (ja) * | 2005-04-11 | 2009-11-25 | 株式会社エヌ・ティ・ティ・ドコモ | 90度ハイブリッド回路 |
DE102005040007A1 (de) * | 2005-08-23 | 2007-03-01 | Fachhochschule Aachen, Körperschaft d. öffentl. Rechts | Breitbandige Schalter für symmetrische Schaltungen |
EP1898523B1 (en) * | 2006-09-05 | 2012-07-04 | Alcatel Lucent | Switchable power divider circuit and power amplifier module |
JP2009130621A (ja) * | 2007-11-22 | 2009-06-11 | Toshiba Corp | 増幅装置 |
JP4962298B2 (ja) | 2007-12-19 | 2012-06-27 | 富士通株式会社 | 送受信機 |
JP4893654B2 (ja) * | 2008-02-19 | 2012-03-07 | 日本電気株式会社 | 電力合成方法、電力分配方法、電力合成分配器及び無線通信装置 |
US8102330B1 (en) | 2009-05-14 | 2012-01-24 | Ball Aerospace & Technologies Corp. | Dual band circularly polarized feed |
KR101099816B1 (ko) | 2009-06-15 | 2011-12-27 | 엘지이노텍 주식회사 | 대역 통과 필터 및 대역 차단 필터 |
WO2011004419A1 (ja) * | 2009-07-06 | 2011-01-13 | 株式会社 東芝 | 方向性結合器 |
US8344823B2 (en) * | 2009-08-10 | 2013-01-01 | Rf Controls, Llc | Antenna switching arrangement |
GB2474710A (en) * | 2009-10-26 | 2011-04-27 | Applied Technology | A Radio Frequency Divider / Combiner with a low loss transmission mode by connection of short circuits to ports |
CN102714499B (zh) * | 2010-01-21 | 2016-10-19 | 美国莱迪思半导体公司 | 相位检测器电路和方法 |
JP5768375B2 (ja) * | 2011-01-14 | 2015-08-26 | 株式会社村田製作所 | 半導体装置 |
US8773218B2 (en) | 2011-02-07 | 2014-07-08 | Triquint Semiconductor, Inc. | Ladder quadrature hybrid |
US8811531B2 (en) | 2011-03-23 | 2014-08-19 | Triquint Semiconductor, Inc. | Quadrature lattice matching network |
US20130207741A1 (en) * | 2012-02-13 | 2013-08-15 | Qualcomm Incorporated | Programmable directional coupler |
US9165723B2 (en) | 2012-08-23 | 2015-10-20 | Harris Corporation | Switches for use in microelectromechanical and other systems, and processes for making same |
US9053874B2 (en) | 2012-09-20 | 2015-06-09 | Harris Corporation | MEMS switches and other miniaturized devices having encapsulating enclosures, and processes for fabricating same |
US9053873B2 (en) | 2012-09-20 | 2015-06-09 | Harris Corporation | Switches for use in microelectromechanical and other systems, and processes for making same |
US8907849B2 (en) | 2012-10-12 | 2014-12-09 | Harris Corporation | Wafer-level RF transmission and radiation devices |
US9203133B2 (en) | 2012-10-18 | 2015-12-01 | Harris Corporation | Directional couplers with variable frequency response |
KR20140058742A (ko) * | 2012-11-05 | 2014-05-15 | 한국전자통신연구원 | 마이크로파 집적회로를 위한 광대역 합 & 차 회로 |
US9013246B2 (en) | 2013-08-01 | 2015-04-21 | Freescale Semiconductor, Inc. | Coupler with distributed feeding and compensation |
KR101495290B1 (ko) * | 2014-01-24 | 2015-02-24 | 연세대학교 산학협력단 | 결합기 |
US9466868B2 (en) * | 2014-04-21 | 2016-10-11 | Globalfoundries Inc. | Reconfigurable branch line coupler |
WO2015186578A1 (ja) | 2014-06-06 | 2015-12-10 | 株式会社村田製作所 | 移相回路 |
JP6539119B2 (ja) * | 2014-06-13 | 2019-07-03 | 住友電気工業株式会社 | 電子装置 |
RU187315U1 (ru) * | 2017-08-21 | 2019-03-01 | Федеральное государственное автономное образовательное учреждение высшего образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" (УрФУ) | Компактный квадратурный направленный ответвитель |
US10742176B2 (en) * | 2017-11-14 | 2020-08-11 | Mediatek Singapore Pte. Ltd. | Programmable power combiner and splitter |
RU2691593C1 (ru) | 2018-09-20 | 2019-06-14 | Самсунг Электроникс Ко., Лтд. | Высокочастотные коммутаторы с уменьшенным числом коммутирующих элементов |
US20230187805A1 (en) * | 2021-12-15 | 2023-06-15 | Nxp B.V. | Beamformer integrated circuits with multiple-stage hybrid splitter/combiner circuits |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US30552A (en) * | 1860-10-30 | Gribtdijstg-mill | ||
US3659227A (en) * | 1970-09-08 | 1972-04-25 | Gen Electric | Switch-controlled directional coupler |
JPS5551048U (ja) * | 1978-09-25 | 1980-04-03 | ||
JPS6052101A (ja) * | 1983-08-31 | 1985-03-25 | Nippon Chiyoutanpa Kk | 高周波切替回路 |
US4697160A (en) * | 1985-12-19 | 1987-09-29 | Hughes Aircraft Company | Hybrid power combiner and amplitude controller |
JPS6343412A (ja) * | 1986-08-11 | 1988-02-24 | Fujitsu Ltd | 180度ハイブリツド回路 |
JPH04219001A (ja) | 1990-12-19 | 1992-08-10 | Fujitsu Ltd | マイクロ波帯増幅器 |
US5304961A (en) * | 1992-03-30 | 1994-04-19 | Motorola, Inc. | Impedance transforming directional coupler |
JPH10335901A (ja) * | 1997-06-04 | 1998-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体スイッチ |
KR100403972B1 (ko) * | 2000-07-25 | 2003-11-01 | 한국과학기술원 | 초고주파 쌍자극-쌍투 스위치와 초고주파 분배/전송스위치 및 이를 이용한 고효율 전력 증폭기 |
-
2003
- 2003-09-09 JP JP2003317132A patent/JP4150314B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-09 EP EP04021392A patent/EP1515390A1/en not_active Withdrawn
- 2004-09-09 CN CNB200410082252XA patent/CN100359752C/zh not_active Expired - Fee Related
- 2004-09-09 US US10/936,692 patent/US7084717B2/en not_active Expired - Fee Related
- 2004-09-09 KR KR1020040072263A patent/KR100607902B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050026682A (ko) | 2005-03-15 |
KR100607902B1 (ko) | 2006-08-03 |
EP1515390A1 (en) | 2005-03-16 |
JP2005086533A (ja) | 2005-03-31 |
US20050052259A1 (en) | 2005-03-10 |
US7084717B2 (en) | 2006-08-01 |
CN1661852A (zh) | 2005-08-31 |
CN100359752C (zh) | 2008-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4150314B2 (ja) | 90°ハイブリッド回路 | |
US10200008B2 (en) | High isolation power combiner/splitter and coupler | |
US7538635B2 (en) | Quadrature hybrid circuit having variable reactances at the four ports thereof | |
TW497291B (en) | RF power divider/combiner circuit | |
AU2016215236B2 (en) | Superconducting single-pole double-throw switch system | |
US7385450B2 (en) | Bias circuit | |
KR100975607B1 (ko) | 정합 회로 | |
US6005454A (en) | Radio frequency power divider/combiner circuit having conductive lines and lumped circuits | |
JP3464383B2 (ja) | 電力分配回路および電力増幅器 | |
JP2867987B2 (ja) | 高周波電力合成器 | |
CN104811150A (zh) | 电路 | |
JP5143523B2 (ja) | バイアス回路 | |
US20150070094A1 (en) | Doherty power amplifier with coupling mechanism independent of device ratios | |
JP6259453B2 (ja) | ドハティ方式による準広帯域増幅器 | |
US7667556B2 (en) | Integrated power combiner/splitter | |
US6121853A (en) | Broadband coupled-line power combiner/divider | |
JP2002299915A (ja) | 非可逆回路素子及び通信装置 | |
EP3624187B1 (en) | Impendance control unit | |
JP4213706B2 (ja) | 高周波スイッチ回路 | |
CN112953417B (zh) | 功率放大器 | |
JP2001203502A (ja) | 移相器 | |
TW201517379A (zh) | 天線調諧器 | |
WO2002023757A1 (en) | Switchable power divider | |
JP2023178263A (ja) | Rf電力結合器/分配器 | |
JP2021093715A (ja) | 電力増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060413 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080627 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |