CN102714499B - 相位检测器电路和方法 - Google Patents
相位检测器电路和方法 Download PDFInfo
- Publication number
- CN102714499B CN102714499B CN201080062075.2A CN201080062075A CN102714499B CN 102714499 B CN102714499 B CN 102714499B CN 201080062075 A CN201080062075 A CN 201080062075A CN 102714499 B CN102714499 B CN 102714499B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- period
- property
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000000737 periodic effect Effects 0.000 claims abstract description 17
- 230000010363 phase shift Effects 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 19
- 239000000411 inducer Substances 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000005259 measurement Methods 0.000 abstract 2
- 238000010606 normalization Methods 0.000 description 5
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
相位检测器电路比较第一周期性输入信号和第二周期性输入信号的相位以产生输出信号。相位检测器包括形成第一周期性输入信号和第二周期性输入信号的两个不同组合以产生第三周期性信号和 第四周期性信号的电路。该电路使得表达第一相对相移的第三周期性信号取决于第一周期性信号和第二周期性信号的第一组合。该电路使得第四周期性信号取决于第一周期性信号和第二周期性信号的第二种组合以提供不同的相对相移。相位检测器还包括比较电路，比较电路比较第三周期性信号功率的测量和第四周期性信号功率的测量以产生相位比较输出信号。
Description
相关申请的交叉引用
本专利申请要求于2010年1月21日提交的美国临时专利申请61/297,002的权益，该申请在此通过引用整体并入本文。
技术领域
本公开涉及电子电路，并且更具体而言，涉及相位检测器电路和方法。
背景技术
图1图示了现有技术的锁相环(PLL)100。PLL 100包括相位检测器电路101、环路滤波器电路102、振荡器电路103和分频器电路104。相位检测器电路101比较反馈时钟信号FBCLK的相位与参考时钟信号REFCLK的相位以产生控制信号VC。环路滤波器电路102过滤控制信号VC以产生经过滤的控制信号VCF。振荡器电路103产生周期性的输出时钟信号OUTCLK。振荡器电路103基于经过滤的控制信号VCF中的改变来变化OUTCLK的频率。
分频器电路104响应于OUTCLK产生FBCLK。分频器电路104对OUTCLK分频以产生FBCLK的频率。PLL 100驱动FBCLK与REFCLK之间的相位差和频率差至零。
分频器电路104为了响应于高频输出时钟信号OUTCLK产生反馈时钟信号FBCLK而典型地消耗大量功率。分频器电路104还在OUTCLK中产生抖动。因此，需要提供一种产生高频周期性输出信号的锁相环，其无需消耗大量功率并产生抖动的分频器电路。
附图说明
图1图示了现有技术的锁相环(PLL)。
图2A图示了相位检测器电路的示例。
图2B图示了当φ1和φ2分别为90度(+j)和270度(-j)时，图2A的组合电路的两个信号的、根据组合电路的输入信号之间的相位差的归一化平均功率的示例。
图2C通过比较来自组合电路两个信号的在φ1和φ2相位范围内的归一化功率差，显示了图2A的相位检测器针对组合电路的输入信号之间的90度相位差的灵敏度。
图2D图示了使用图2A相位检测器电路的实施例的、能够产生高频周期性输出信号的锁相环(PLL)电路的示例。
图3A图示了可以用于在图2D的PLL中实现无源混合耦合器的混合耦合器电路的示例。
图3B图示了可以用于在图2D的PLL中实现无源混合耦合器的LC电路的示例。
图4为图示了去往图2D的无源混合耦合器的周期性输入信号之间相位差比对在信号等于A+jB和A-jB的实施例中的来自无源混合耦合器的信号之间归一化幅度差值的曲线图的图表。
图5A图示了可以用于实现在图2D的PLL中的幅度/功率检测器电路的包络检测器电路的示例。
图5B图示了可以用于实现在图2D的PLL中的幅度/功率检测器电路的自混频器电路的示例。
图6图示了能够使用图2A相位检测器电路的实施例产生高频周期性输出信号的延迟锁定环路(DLL)电路的示例。
图7A图示了包含图2D的PLL的集成电路的部分的示例。
图7B图示了包含图6的DLL的集成电路的部分的示例。
具体实施方式
相位检测器电路将第一周期性输入信号和第二周期性输入信号组合以产生表示输入信号相移图像的不同组合的两个不同的中间信号。相位检测器比较这两个中间信号的功率以确定第一周期性输入信号和第二周期性输入信号之间的相位差。相位检测器可以使用无源电路(例如无源混合耦合器)以产生两个输出信号。通过在诸如PLL之类的锁定环路中使用此类型相位检测器电路，低功率电路可以用于产生具有特定相位的时序信号。此电路在数字电子器件中有广泛应用，这包括在低功率数字器件中使用，其中将芯片或电路与时序参考信号同步，或者关于时序参考信号控制该芯片或电路。
图2A图示了相位检测器电路200的示例。相位检测器电路200比较两个周期性输入信号A和B的相位以产生输出信号OUT。输出信号OUT直接依赖于输入信号A和B之间的相位差，因而可以被用于同步它们的相对相位或者将它们锁定至受控关系。相位检测器电路200包括将两个输入信号A和B组合以产生表示输入信号的相移图像的不同组合的两个中间信号的组合电路201。在图2A中，这两个中间信号分别被表示为A+exp(j×φ1)×B和A+exp(j×φ2)×B，但是存在这些信号可以被组合以表达相对相移的备选方式。两个中间信号输入至比较电路202，该比较电路202产生输出信号OUT。在一个实施例中，比较电路获取这两个中间信号之间的差值以产生差信号，接着差信号被处理以检测(至少针对频率范围的)峰值功率。在A和B同相时，差信号将具有最大峰值功率，而在A和B的相位差为180度时，差信号将具有最小峰值功率。另外，对于给定的信号A和B之间的任意相位关系而言，在φ1和φ2的相位差为180度时，峰值功率上的差值将被最大化。这些关系分别以图4和图2B/2C图示。
在图2A的实施例中，组合电路201相对彼此地修改输入信号A和B以产生两个周期性信号，这两个周期性信号等于A+exp(j×φ1)×B和A+exp(j×φ2)×B，其中
参数φ1指示组合电路201产生的在周期性信号B中的相对于周期性信号A的相位偏移，从而产生等于A+exp(j×φ1)×B的中间信号。参数φ2指示组合电路201产生的在周期性信号B中的相对于周期性信号A的相位偏移，从而产生等于A+exp(j×φ2)×B的中间信号。如上所述，可以存在组合这些信号的其他方法，其包括表达它们之间相对相位延迟的其他方法。
当φ1和φ2在特定的范围内时，信号A+exp(j×φ1)×B和A+exp(j×φ2)×B的功率差别与周期性信号A和B之间的相位差成比例。图2B图示了当φ1和φ2分别为90度(+j)和270度(-j)时，来自组合电路201的两个中间信号的、根据输入信号A和B之间相位差的归一化平均功率的示例。在图2B中分别以实线和虚线显示来自组合电路201的中间信号A+exp(j×φ1)×B和A+exp(j×φ2)×B。组合电路201使信号A+exp(j×φ1)×B和A+exp(j×φ2)×B具有响应于在相位上对准的信号A和B的相同的归一化平均功率。
若干实施例(包括下面结合图2D讨论的实施例)利用这些原理以便于PLL的构造。例如，相位检测器电路(图2A中的块200)可以接收PLL反馈以作为待被锁定至提供为信号“A”的参考输入的信号“B，”。在此情况下，如上所述，组合电路可以被用于引起信号B相对于信号A的两个不同的相移图像，以及产生两个不同的输出A+exp(j×φ1)×B和A+exp(j×φ2)×B。图2A中的组合电路可以实现为不需要额外电源驱动而产生该组合的无源电路，从而促成了低功率的PLL。在图2D的实施例中，该电路可进一步地实现为“混合耦合器”。
对于输入信号A和B之间90度的相位差而言，通过在φ1和φ2的相位范围内比较两个中间信号输出之间的归一化功率差，图2C显示了相位检测器200的灵敏度。在图2C中，信号间的功率差以0至1.0间的归一化数值来表示。图2C中的九条曲线针对φ1和φ2的相位范围图示了来自组合电路201的信号之间的、在0.1，0.2，0.3，0.4，0.5，0.6，0.7，0.8和0.9处的归一化功率差。如图2C所示，虽然φ1和φ2的理想值分别是90度和270度，但是相位检测器200在大范围的参数φ1和φ2的值的范围内工作。
比较电路202将周期性信号A+exp(j×φ1)×B的功率与周期性信号A+exp(j×φ2)×B的功率进行比较，以产生相位检测器电路200的相位比较输出信号OUT。相位检测器200的相位比较输出信号OUT基于周期性输入信号A和B之间的相位差的改变而变化。
图2D图示了使用图2A的相位检测器电路的实施例的锁相环(PLL)电路210的示例，该锁相环(PLL)电路210能够产生高频周期性信号B。PLL 210在环路通路中不需要使用通常消耗大量功率并在信号B中产生抖动的分频器电路。
PLL 210包括相位检测器、环路滤波器219和压控振荡器(VCO)电路220。相位检测器包括无源混合耦合器211、幅度/功率检测器电路212-213和比较器电路218。PLL 210中的相位检测器为图2A所示的相位检测器电路200的示例。
如图2D所示，两个周期性信号A和B被传输至无源混合耦合器211的输入。无源混合耦合器211包括无源电路部件，诸如例如传输线、电阻器、电容器、电感器或者二极管。
周期性信号A和B例如可以是时钟信号。无源混合耦合器211以两种不同方式组合这两个信号，以产生响应于周期性信号A和B的两个中间信号A+exp(j×φ1)×B和A+exp(j×φ2)×B。中间信号A+exp(j×φ1)×B和A+exp(j×φ2)×B等于信号A和信号B的两个不同相移的组合。
幅度/功率检测器电路212产生电压信号V1，该电压信号V1与周期性信号A+exp(j×φ1)×B的功率(例如，峰值幅度)成比例。电压信号V1被传输至比较器218的非反相(+)输入。幅度/功率检测器电路213产生电压信号V2，该电压信号V2与周期性信号A+exp(j×φ2)×B的功率(例如，峰值幅度)成比例。电压信号V2被传输至比较器218的反相(-)输入端。
比较器电路218将信号V1的电压与信号V2的电压进行比较，以产生相位比较信号VCP。比较器电路218为产生等于信号V1和V2之间线性差值的模拟输出电压信号VCP的差值电路。备选地，比较器电路218例如可以是数字二进制比较器，该数字二进制比较器在V1电压大于V2电压时在VCP中产生逻辑高状态，而在V2电压大于V1电压时在VCP中产生逻辑低状态。数字二进制比较器的输出信号VCP例如可以驱动电荷泵电路以产生模拟信号。
环路滤波器电路219产生基于比较器电路218的输出信号CVP的一个或多个经过滤的信号VF。如果比较器218产生模拟输出信号VCP，环路滤波器电路219可以包括对信号VCP低通过滤以产生经过滤的信号VF的电容器。备选地，如果比较器218产生数字输出信号VCP，则环路滤波器电路219例如可以是在多个周期中对数字信号CVP的数字数值进行积分以产生经过滤的信号VF的积分器电路。
压控振荡器(VCO)电路220产生振荡周期性输出电压信号B。VCO电路220基于环路滤波器电路219产生的经过滤的信号VF的值设置周期性信号B的频率。VCO电路220基于经过滤的信号VF的改变变化周期性信号B的频率。VCO电路220例如可以是环形振荡器、LC谐振腔振荡器、晶体振荡器等等。
周期性信号A和B之间的相位差使得通过无源混合耦合器211输出的中间信号A+exp(j×φ1)×B和A+exp(j×φ2)×B的相对功率(例如，峰值幅度)的差值。若信号A和B在相位上相等，则这两个中间信号预期具有相同的峰值功率。若输入信号A和B在相位上有差值，则这两个中间信号至少在特定频率范围内具有不同的峰值功率。信号A+exp(j×φ1)×B和A+exp(j×φ2)×B的功率差值与周期性信号A和B之间的相位差成比例。信号A+exp(j×φ1)×B和A+exp(j×φ2)×B的功率差值反映为幅度/功率检测器电路212-213产生的信号V1和V2之间的电压差值。
当周期性信号A领先于周期性信号B(∠A＞∠B)时，无源混合耦合器211和幅度/功率检测器电路212-213使信号V1的电压大于信号V2的电压，例如图2B所示。作为响应，比较器218增大信号VCP或使VCP成为逻辑高状态，环路滤波器219增大经过滤的信号VF的值，以及振荡器220增大周期性信号B的频率。
当周期性信号A滞后于周期性信号B(∠A＜∠B)时，无源混合耦合器211和幅度/功率检测器电路212-213使得信号V1的电压小于信号V2的电压。作为响应，比较器218减小信号VCP或使得VCP成为逻辑低状态，环路滤波器219减小经过滤的信号VF的值，以及振荡器220减小周期性信号B的频率。
PLL电路210如上面描述地连续调整周期性信号B的相位和频率，直至周期性信号A和B具有相同的频率和同相对准，从而使得PLL 210进入锁定状态。周期性信号A和B在它们具有0°的相位差或者360°任意倍数的相位差时同相对准。
在图2D的实施例中，无源混合耦合器211不包含例如晶体管之类的有源部件。因此，当PLL 210锁定时，PLL 210在信号A和B之间仅产生非常小的歪斜(skew)，并且PLL 210在周期性信号B中产生基本上较少的抖动。
如上所述，PLL 210不需要在环路通路中的、在VCO 220的输出和无源混合耦合器211的第二输入之间的分频器电路。因此，与PLL 100相比，PLL 210消耗明显更少的功率并在周期性信号B中产生基本上较少的抖动和相位噪声。
但是，根据备选的实施例，PLL电路210可以具有耦合在VCO220的输出和无源混合耦合器211的第二输入之间的分频器电路。在此实施例中，分频器电路响应于VCO 220的周期性输出信号产生周期性信号B。
根据另一个备选的实施例，PLL电路210可以具有耦合在PLL210的参考输入A和无源混合耦合器211的第一输入端之间的分频器电路。
图3A图示了可以用于实现在PLL 210中的无源混合耦合器211的混合耦合器电路300的示例。混合耦合器电路300包括以环状配置耦合的四条传输线301-304。
传输线301-302和303-304的特征阻抗分别为
和Z0，其中Z0代表任意的特征阻抗。传输线301-304的长度被选择为使得混合耦合器电路300响应于周期性信号A和B产生等于A+exp(j×φ1)×B和A+exp(j×φ2)×B的周期性中间信号。混合耦合器电路300具有对称结构。
图3B图示了可以实现在PLL 210中的无源混合耦合器211的LC电路350的示例。LC电路350包括以环状配置耦合的电感器311-314和电容器321-324。电容器321-324均耦合在两个电感和接地节点之间。
电感器311、312、313和314分别具有电感值L1，L1，L2和L2。电容器321-324均具有相同的电容值，在图3B中以C表示。电感器311-314的电感和电容器321-324的电容被选择成使得LC电路350响应于周期性信号A和B产生等于A+exp(j×φ1)×B和A+exp(j×φ2)×B的周期性中间信号。LC电路350具有对称结构。
可以通过四分之一波长传输线的集总元件等效电路来近似电感器311-314和电容器321-324的值。例如，L1＝Z0/W0，C＝1/(Z0×W0)，以及
其中，W0＝2πf0，f0为设计频率，而Z0为传输线的特征阻抗。
根据一个具体的示例，其中φ1＝90°并且φ2＝270°，电路300和350被设计成产生等于A+jB和A-jB的信号。图4图示了周期性信号A和B之间相位差比对在输出等于A+jB和A-jB的实施例中无源混合耦合器211输出之间归一化的幅度差值的曲线图的示例。同样在此实施例中，电压信号V1和V2表示信号A+jB和A-jB的幅度。如图4所示，在信号A和B之间相位差值约为零时，信号A+jB和A-jB之间的峰值幅度差值约为零。随着信号A和B之间相位差值增加，这些信号间的峰值幅度差值也在增加。
根据并不旨在限制的图2D和图4的具体实施例，PLL 210例如可以在约10％的准确度内测量信号A+jB和A-jB之间的差值。在此例中，PLL 210测量在10吉赫兹(GHz)频率下周期性信号A和B中低于1皮秒(ps)的相位误差。在10GHz时，信号A和B的周期为100ps，低于1ps的相位误差测量表示低于A和B的周期的1％。
图5A图示了可以用于分别实现图2D的PLL 210中的幅度/功率检测器电路212和213的包络检测器电路500和501的示例。包络检测器电路500包括二极管502、电容器504和电阻器506。包络检测器电路501包括二极管503、电容器505和电阻器507。
电容器504和电阻器506被平行耦合在二极管502的阴极和接地电压的节点之间。包络检测器电路500产生电压信号V1，该电压信号V1等于周期性信号A+exp(j×φ1)×B的峰值幅度的大小。周期性信号A+exp(j×φ1)×B的峰值幅度的大小表示了周期性信号A+exp(j×φ1)×B的功率。
电容器505和电阻器507被平行耦合在二极管503的阴极和接地节点之间。包络检测器电路501产生电压信号V2，该电压信号V2等于周期性信号A+exp(j×φ2)×B的峰值幅度的大小。周期性信号A+exp(j×φ2)×B的峰值幅度的大小表示了周期性信号A+exp(j×φ2)×B的功率。
根据备选的实施例，幅度/功率检测器电路212-213可以使用产生信号V1和V2的自混频器(self-mixer)电路来实现。图5B图示了可以用于分别实现图2D的PLL 210中的幅度/功率检测器电路212和213的自混频器电路511和512的示例。自混频器电路511包括混频器电路521和低通滤波器电路522。自混频器电路512包括混频器电路531和低通滤波器电路532。
混频器电路521将A+exp(j×φ1)×B与其自身相乘以产生信号M1。低通滤波器(LPF)522滤除信号M1中的高频分量以产生与周期性信号A+exp(j×φ1)×B的峰值幅度大小成比例的低频电压信号V1。电压信号V1被提供至比较器218的非反相输入。
混频器电路531将A+exp(j×φ2)×B与其自身相乘以产生信号M2。低通滤波器(LPF)532滤除信号M2中的高频分量以产生与周期性信号A+exp(j×φ2)×B的峰值幅度大小成比例的低频电压信号V2。电压信号V2被提供至比较器218的反相输入。
图6图示了能够使用图2A相位检测器电路的实施例产生高频周期性信号B的延迟锁定环路(DLL)电路600的示例。DLL电路600包括无源混合耦合器211、幅度/功率检测器电路212-213、比较器电路218、环路滤波器电路219以及可变延迟电路610。
无源混合耦合器211、幅度/功率检测器电路212-213、比较器电路218以及环路滤波器电路219如关于图2D所描述的那样工作。环路滤波器电路219的输出信号VF被传输至可变延迟电路610的一个或多个控制输入。可变延迟电路610延迟周期性信号A以产生周期性信号B。因此，在DLL 600中，信号B为信号A的延迟形式，并且信号A和信号B具有相同的频率。可变延迟电路610基于经过滤的信号VF的改变来变化提供至相对于信号A的信号B的延迟。周期性信号B被从可变延迟电路610的输出传输至无源混合耦合器211的输入。可变延迟电路610例如可以是压控延迟链、相位插值器(phase interpolator)电路或者任意其他合适的可调节延迟电路。
可以在任意合适的集成电路(IC)中制造本文描述的相位检测器、PLL以及DLL，该IC诸如例如存储器IC、控制器IC、存储器控制器IC、处理器IC、模拟IC、数字IC、可编程IC等等。图7A图示了包含图2D的PLL 210的集成电路700的部分的示例。图7B图示了包含图6的DLL 600的集成电路710的部分的示例。在这些实施例的每一个中，集成电路可以是具有PLL或DLL的存储器器件，该存储器器件出于均步通信的目的而酌情同步至外部时间参考。如果需要，该集成电路可以进一步地配置为在诸如移动设备(例如手机或多功能设备)之类的低功率应用中实例化的动态随机存取存储器(“DRAM”)。备选地，该集成电路还可以为存储器控制器，例如，用于与诸如DRAM集成电路之类的存储器器件对接。在其他又一些实施例中，集成电路可被用作无线设备中使用的无线通信收发器。该集成电路可被耦合至一个或多个天线，并且，如果需要，集成电路可以具有一个或者多个天线，该天线通过常用硅片或安装于常用封装内与该集成电路集成在一起。
为图示和描述的目的，提出了本发明的示例性实施方式的上述描述。上述描述并不是为了穷尽或限制于本文所讨论的示例。在一些情况下，实施例中的某些特征可以采用之前未规定的其他相应特征所替代。在本发明的教导下，可以做出多种改变，替换，以及变形而不脱离本发明的精神。
Claims (19)
1.一种控制环路电路，包括：
不包括有源电路组件的无源组合电路，其接收第一周期性信号和第二周期性信号并且响应于所述第一周期性信号和所述第二周期性信号产生第三周期性信号和第四周期性信号，
其中所述无源组合电路使得所述第三周期性信号取决于所述第一周期性信号和所述第二周期性信号的、表达第一相对相移的组合，其中所述无源组合电路使得所述第四周期性信号取决于所述第一周期性信号和所述第二周期性信号的、表达第二相对相移的组合；
整体由无源电路组件构成的功率检测器电路，其从所述第三和第四周期性信号分别生成第一和第二功率信号，其中所述第一和第二功率信号分别表示所述第三周期性信号的功率和所述第四周期性信号的功率，或者所述第三周期性信号的幅度和所述第四周期性信号的幅度；
比较电路，将所述第一功率信号与所述第二功率信号相比较，以产生输出信号；以及
环路电路，其产生所述第二周期性信号，并且其中所述环路电路基于所述比较电路的输出信号中的改变来变化所述第二周期性信号的相位。
2.根据权利要求1的控制环路电路，其中所述环路电路包括耦合至振荡器的环路滤波器，其中所述环路滤波器接收所述比较电路的输出信号，并且其中所述电路为锁相环。
3.根据权利要求1的控制环路电路，其中所述环路电路包括耦合至可变延迟电路的环路滤波器，其中所述环路滤波器接收所述比较电路的输出信号，并且其中所述电路为延迟锁定环路。
4.根据权利要求1的控制环路电路，其中所述无源组合电路包括响应于所述第一周期性信号和所述第二周期性信号产生所述第三周期性信号和所述第四周期性信号的无源混合耦合器。
5.根据权利要求4的控制环路电路，其中所述功率检测器电路进一步包括：
第一包络检测器电路，产生第一功率信号；
第二包络检测器电路，产生第二功率信号。
6.根据权利要求4的控制环路电路，其中所述无源混合耦合器包括以环形结构耦合的四条传输线。
7.根据权利要求4的控制环路电路，其中所述无源混合耦合器包括以环形结构耦合的第一电感器、第二电感器、第三电感器以及第四电感器，耦合至所述第一电感器和第二电感器的第一电容器，耦合至所述第二电感器和第三电感器的第二电容器，耦合至所述第三电感器和第四电感器的第三电容器，以及耦合至所述第四电感器和第一电感器的第四电容器。
8.根据权利要求1的控制环路电路，其中所述无源组合电路使所述第三周期性信号取决于所述第一周期性信号和所述第二周期性信号的、引入约90度的相对相移的组合，以及其中所述无源组合电路使所述第四周期性信号取决于所述第一周期性信号和所述第二周期性信号的、引入约270度的相对相移的组合。
9.根据权利要求5的控制环路电路，其中所述第一包络检测器电路包括第一二极管、第一电阻器和与所述第一电阻器并联耦合并且耦合至所述第一二极管的第一电容器，并且其中所述第二包络检测器电路包括第二二极管、第二电阻器和与所述第二电阻器并联耦合并且耦合至所述第二二极管的第二电容器。
10.根据权利要求1的控制环路电路，其中所述控制环路电路为集成电路。
11.根据权利要求1的控制环路电路，其中所述比较电路包括数字比较器。
12.根据权利要求1的控制环路电路，其中所述比较电路包括模拟比较器。
13.根据权利要求12的控制环路电路，其中所述模拟比较器产生与所述第一和第二功率信号之间的差大致成比例的输出。
14.一种用于基于第一周期性信号的相位生成第二周期性信号的方法，包括：
通过无源组合电路组合第一周期性信号和第二周期性信号，以产生基于所述第一周期性信号和所述第二周期性信号的第一函数的第三周期性信号和基于所述第一周期性信号和所述第二周期性信号的第二函数的第四周期性信号；
通过整体由无源电路组件构成的功率检测器电路从所述第三和第四周期性信号分别生成第一和第二功率信号，其中所述第一和第二功率信号分别表示所述第三周期性信号的功率和所述第四周期性信号的功率，或者所述第三周期性信号的幅度和所述第四周期性信号的幅度；
通过比较电路将第一功率信号与所述第二功率信号相比较，以产生基于所述第一周期性信号和所述第二周期性信号之间相位差中的改变而变化的相位比较信号；以及
使用产生所述第二周期性信号的环路电路基于所述相位比较信号中的变化改变所述第二周期性信号的相位。
15.根据权利要求14的方法，其中组合第一周期性信号和第二周期性信号以产生第三周期性信号和第四周期性信号包括使用无源混合耦合器。
16.根据权利要求15的方法，其中所述无源混合耦合器包括以环形结构耦合的四条传输线。
17.根据权利要求15的方法，其中所述无源混合耦合器包括以环形结构耦合的第一电感器、第二电感器、第三电感器以及第四电感器。
18.根据权利要求14的方法，其中所述第二周期性信号由锁相环电路中的振荡器电路所产生。
19.根据权利要求14的方法，其中所述第二周期性信号为延迟锁定环路电路中的反馈信号。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US29700210P | 2010-01-21 | 2010-01-21 | |
| US61/297,002 | 2010-01-21 | ||
| PCT/US2010/062615 WO2011090767A2 (en) | 2010-01-21 | 2010-12-30 | Phase detection circuits and methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102714499A CN102714499A (zh) | 2012-10-03 |
| CN102714499B true CN102714499B (zh) | 2016-10-19 |
Family
ID=44307500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080062075.2A Expired - Fee Related CN102714499B (zh) | 2010-01-21 | 2010-12-30 | 相位检测器电路和方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9148156B2 (zh) |
| EP (1) | EP2526623A2 (zh) |
| JP (1) | JP2013518462A (zh) |
| CN (1) | CN102714499B (zh) |
| WO (1) | WO2011090767A2 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011148467A1 (ja) * | 2010-05-25 | 2011-12-01 | 富士通株式会社 | 位相補間器、受信回路及び情報処理装置 |
| SG11201400861YA (en) * | 2011-09-22 | 2014-04-28 | Aviat Networks Inc | Systems and methods for synchronization of clock signals |
| CN104470983A (zh) * | 2011-12-29 | 2015-03-25 | 3M创新有限公司 | 可固化聚硅氧烷组合物 |
| US8797075B2 (en) * | 2012-06-25 | 2014-08-05 | Intel Corporation | Low power oversampling with reduced-architecture delay locked loop |
| US8749282B1 (en) * | 2013-01-02 | 2014-06-10 | Ganesh Ramaswamy Basawapatna | Translational phase lock loop and synthesizer that eliminates dividers |
| JP6703364B2 (ja) * | 2014-04-10 | 2020-06-03 | ザインエレクトロニクス株式会社 | 受信装置 |
| US20160050569A1 (en) * | 2014-08-18 | 2016-02-18 | Litepoint Corporation | Method for testing implicit beamforming performance of a multiple-input multiple-output radio frequency data packet signal transceiver |
| CN104360158A (zh) * | 2014-11-18 | 2015-02-18 | 国电南瑞科技股份有限公司 | 一种键相采集自适应电路 |
| TWI556584B (zh) | 2015-03-26 | 2016-11-01 | 威盛電子股份有限公司 | 相位偵測裝置以及相位調整方法 |
| CN109752705B (zh) * | 2017-11-03 | 2023-04-11 | 中电科海洋信息技术研究院有限公司 | 高频水声阵列性能参数测量方法及系统、设备及存储介质 |
| CN110082593B (zh) * | 2018-01-25 | 2024-10-15 | 深圳市英特瑞半导体科技有限公司 | 一种相位测量方法及相位测量装置 |
| US20220099718A1 (en) * | 2019-01-22 | 2022-03-31 | Centre National De La Recherche Scientifique (Cnrs) | Method and device for detecting the phase of a signal via a hybrid coupler, using a reference phase |
| WO2020152401A1 (fr) * | 2019-01-22 | 2020-07-30 | Stmicroelectronics Sa | Procédé et dispositif de détection de phase d'un signal via un coupleur hybride, utilisant un signal de test |
| US11146251B2 (en) | 2020-03-06 | 2021-10-12 | International Business Machines Corporation | Performance-screen ring oscillator with switchable features |
| CN114337861A (zh) * | 2020-10-09 | 2022-04-12 | 意法半导体有限公司 | 用于确定两个信号之间相移的方法和装置 |
| TWI809850B (zh) * | 2022-04-28 | 2023-07-21 | 大陸商北京集創北方科技股份有限公司 | 相位檢測器、頻率合成電路及資訊處理裝置 |
| CN116996026B (zh) * | 2023-09-26 | 2023-12-22 | 中国科学技术大学 | 滤波自混频器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703476A (en) * | 1983-09-16 | 1987-10-27 | Audicom Corporation | Encoding of transmitted program material |
| US7084717B2 (en) * | 2003-09-09 | 2006-08-01 | Ntt Docomo, Inc. | Quadrature hybrid circuit |
| US7276977B2 (en) * | 2005-08-09 | 2007-10-02 | Paul William Ronald Self | Circuits and methods for reducing static phase offset using commutating phase detectors |
| US7362818B1 (en) * | 2001-08-30 | 2008-04-22 | Nortel Networks Limited | Amplitude and phase comparator for microwave power amplifier |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7388441B2 (en) | 2006-05-23 | 2008-06-17 | Tektronix. Inc. | Robust phase-lock detector |
| US20080061838A1 (en) | 2006-09-11 | 2008-03-13 | Jinn-Shyan Wang | Differential-type high-speed phase detector |
| KR100902050B1 (ko) | 2007-06-26 | 2009-06-15 | 주식회사 하이닉스반도체 | 전원 제어 장치 및 이를 포함하는 ｄｌｌ 회로 |
| KR100873624B1 (ko) | 2007-11-09 | 2008-12-12 | 주식회사 하이닉스반도체 | 파워 다운 모드 제어 장치 및 이를 포함하는 ｄｌｌ 회로 |
| KR100902058B1 (ko) | 2008-01-07 | 2009-06-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그의 제어 방법 |
| US8243855B2 (en) | 2008-05-09 | 2012-08-14 | Freescale Semiconductor, Inc. | Calibrated quadrature generation for multi-GHz receiver |
| US20120218001A1 (en) | 2009-11-12 | 2012-08-30 | Rambus Inc. | Techniques for Phase Detection |
-
2010
- 2010-12-30 WO PCT/US2010/062615 patent/WO2011090767A2/en active Application Filing
- 2010-12-30 US US13/519,302 patent/US9148156B2/en not_active Expired - Fee Related
- 2010-12-30 JP JP2012550004A patent/JP2013518462A/ja active Pending
- 2010-12-30 EP EP10844298A patent/EP2526623A2/en not_active Withdrawn
- 2010-12-30 CN CN201080062075.2A patent/CN102714499B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703476A (en) * | 1983-09-16 | 1987-10-27 | Audicom Corporation | Encoding of transmitted program material |
| US7362818B1 (en) * | 2001-08-30 | 2008-04-22 | Nortel Networks Limited | Amplitude and phase comparator for microwave power amplifier |
| US7084717B2 (en) * | 2003-09-09 | 2006-08-01 | Ntt Docomo, Inc. | Quadrature hybrid circuit |
| US7276977B2 (en) * | 2005-08-09 | 2007-10-02 | Paul William Ronald Self | Circuits and methods for reducing static phase offset using commutating phase detectors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013518462A (ja) | 2013-05-20 |
| US20120306538A1 (en) | 2012-12-06 |
| US9148156B2 (en) | 2015-09-29 |
| WO2011090767A2 (en) | 2011-07-28 |
| CN102714499A (zh) | 2012-10-03 |
| EP2526623A2 (en) | 2012-11-28 |
| WO2011090767A3 (en) | 2011-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102714499B (zh) | 相位检测器电路和方法 | |
| US8461885B2 (en) | Hybrid digital-analog phase locked loops | |
| TW200908563A (en) | Phase lock loop, voltage controlled oscillator and phase-frequency detector | |
| US8384453B1 (en) | Frequency adjustment in a control system | |
| EP3255453B1 (en) | Subsampling motion detector for detecting motion of object under measurement | |
| TWI593236B (zh) | 頻率鎖定電壓調節迴路 | |
| CN102412832B (zh) | 注入锁定式除频器、相位锁定回路以及集成电路 | |
| Prasad et al. | A review of phase locked loop | |
| US20120092050A1 (en) | Oscillator circuit and method for gain and phase noise control | |
| Bhargav et al. | Design and analysis of phase locked loop in 90nm CMOS | |
| Hu et al. | General-purpose high-speed integrated lock-in amplifier with 30 dB dynamic reserve at 20 MHz | |
| US7436228B1 (en) | Variable-bandwidth loop filter methods and apparatus | |
| CN112653457B (zh) | 一种高频压控振荡器系统 | |
| US10187072B1 (en) | Signal processing system and method thereof | |
| US20120063520A1 (en) | Semiconductor integrated circuit, radio communication device and time to digital converter | |
| US8664991B1 (en) | Apparatus and methods for phase-locked loops | |
| US7224233B2 (en) | Smart lock-in circuit for phase-locked loops | |
| CN203504531U (zh) | 线性相位比较器数字锁相环电路 | |
| KR100970916B1 (ko) | 위상 동기 루프의 루프-필터의 튜닝 | |
| Wu et al. | Low-power CMOS PLL for clock generator | |
| Tanguay et al. | A fully-integrated 580 μW ISM-band frequency synthesizer for implantable medical devices | |
| Fu | Research Progress of Phase Locked Loop and Delay Locked Loop | |
| Lin et al. | A 126.9–132.4 GHz wide-locking low-power frequency-quadrupled phase-locked loop in 130nm SiGe BiCMOS | |
| Lee et al. | Design and analysis of a 20-GHz clock multiplication unit in 0.18-/spl mu/m CMOS technology | |
| Mano et al. | Design and implementation of modified charge pump for phase locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SILICON IMAGE, INC. Free format text: FORMER OWNER: RAMBUS INC. Effective date: 20150511 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20150511 Address after: American California Applicant after: American crystal like company Address before: American California Applicant before: Rambus Inc. |
|
| ASS | Succession or assignment of patent right |
Owner name: AMERICA LATTICE SEMICONDUCTOR CORPORATION Free format text: FORMER OWNER: SILICON IMAGE, INC. Effective date: 20150906 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20150906 Address after: oregon Applicant after: LATTICE SEMICONDUCTOR CORPORATION Address before: American California Applicant before: American crystal like company |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170524 Address after: American California Patentee after: Qualcomm Inc. Address before: oregon Patentee before: LATTICE SEMICONDUCTOR CORPORATION |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161019 Termination date: 20181230 |