TWI556584B - 相位偵測裝置以及相位調整方法 - Google Patents

相位偵測裝置以及相位調整方法 Download PDF

Info

Publication number
TWI556584B
TWI556584B TW104109723A TW104109723A TWI556584B TW I556584 B TWI556584 B TW I556584B TW 104109723 A TW104109723 A TW 104109723A TW 104109723 A TW104109723 A TW 104109723A TW I556584 B TWI556584 B TW I556584B
Authority
TW
Taiwan
Prior art keywords
data
sampling
value
values
signal
Prior art date
Application number
TW104109723A
Other languages
English (en)
Other versions
TW201635715A (zh
Inventor
王維宇
應振明
Original Assignee
威盛電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 威盛電子股份有限公司 filed Critical 威盛電子股份有限公司
Priority to TW104109723A priority Critical patent/TWI556584B/zh
Priority to CN201510245375.9A priority patent/CN104967445B/zh
Priority to US14/735,156 priority patent/US9419783B1/en
Publication of TW201635715A publication Critical patent/TW201635715A/zh
Application granted granted Critical
Publication of TWI556584B publication Critical patent/TWI556584B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0055—Synchronisation arrangements determining timing error of reception due to propagation delay
    • H04W56/0065—Synchronisation arrangements determining timing error of reception due to propagation delay using measurement of signal travel time

Description

相位偵測裝置以及相位調整方法
本發明是有關於一種電子裝置，且特別是有關於一種相位偵測裝置以及相位調整方法。
在高速串列資料的接收端，為了正確取得資料，必須有一個時脈信號做為取樣資料的依據，這個時脈信號的頻率與相位必須鎖定接收到的資料信號。傳統的接收端是利用時脈資料回復器以提供這樣的時脈信號。
傳統時脈資料回復器利用電壓控制振盪器(VCO：voltage control oscillator)提供時脈信號，藉由相位偵測器根據時脈信號取樣資料信號，並根據取樣值控制電荷幫浦(charge pump)的充放電，進而控制電壓控制振盪器調整時脈信號的頻率，而使時脈信號具有正確的相位。
習知的相位偵測器可根據相鄰兩個資料取樣值以及介於此相鄰兩個資料信號邊緣的取樣值來判斷時脈信號的相位為領先 或落後，並據以控制電荷幫浦的充放電，以適時地調整時脈信號的相位。然隨著通訊技術的普及和進步，資料的傳輸位元率(bit rate)越來越高，信號衰減的情形越趨明顯，此相位調整方式已漸漸地失去其調整的精確度，而需有更準確的相位調整方式，來避免相位差造成的電路不穩定以及電路效能下降。
本發明提供一種相位偵測裝置以及相位調整方法，可正確地調整取樣時脈信號的相位，避免相位差造成的電路不穩定以及電路效能下降。
本發明的相位偵測裝置，包括比較單元、儲存單元以及處理單元。其中比較單元接收取樣資料信號而產生的取樣信號，取樣信號包括交替產生的多個資料取樣值以及多個資料邊緣取樣值，比較單元比較相鄰的資料取樣值與資料邊緣取樣值，以產生多個比較值。儲存單元耦接比較單元，儲存資料取樣值、資料邊緣取樣值以及比較值。處理單元耦接儲存單元，依據接連產生的第一資料取樣值、第二資料取樣值以及第三資料取樣值判斷是否輸出相位調整控制信號，以調整取樣資料信號所依據的取樣時脈信號的相位。
本發明的相位調整方法包括下列步驟。接收取樣資料信號而產生的取樣信號，取樣信號包括交替產生的多個資料取樣值以及多個資料邊緣取樣值。比較相鄰的資料取樣值與資料邊緣取 樣值，以產生多個比較值。儲存資料取樣值、資料邊緣取樣值以及比較值。依據接連產生的第一資料取樣值、第二資料取樣值以及第三資料取樣值判斷是否輸出相位調整控制信號，以調整取樣資料信號所依據的取樣時脈信號的相位。
基於上述，本發明藉由依據接連產生的第一資料取樣值、第二資料取樣值以及第三資料取樣值判斷是否輸出相位調整控制信號，以調整取樣資料信號所依據的取樣時脈的相位，以在電路較穩定時進行取樣時脈信號的相位調整，而可更正確地調整取樣時脈信號的相位，避免相位差造成電路不穩定以及電路效能下降。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
102‧‧‧取樣單元
104‧‧‧比較單元
106‧‧‧儲存單元
108‧‧‧處理單元
302‧‧‧相位偵測裝置
304、306‧‧‧電荷幫浦
308‧‧‧迴路濾波器
310‧‧‧電壓控制振盪器
312‧‧‧除頻器
314‧‧‧相位頻率偵測器
316‧‧‧鎖定偵測器
318‧‧‧切換單元
SF‧‧‧參考頻率信號
SC‧‧‧時脈信號
SW‧‧‧切換控制信號
S1‧‧‧資料信號
S2‧‧‧取樣信號
S3‧‧‧相位調整控制信號
CLK1、CLK2、CLK3‧‧‧取樣時脈信號
D-1、D0、D1‧‧‧資料取樣值
S402~S416、S512‧‧‧相位調整方法的流程步驟
圖1繪示為本發明一實施例之相位偵測裝置的示意圖。
圖2繪示為對資料信號進行過取樣的示意圖。
圖3繪示本發明一實施例之應用相位偵測裝置的時脈資料回復裝置的示意圖。
圖4繪示本發明一實施例之相位調整方法的流程示意圖。
圖5繪示本發明另一實施例之相位調整方法的流程示意圖。
圖1繪示為本發明一實施例之相位偵測裝置的示意圖。請參照圖1，相位偵測裝置包括取樣單元102、比較單元104、儲存單元106以及處理單元108，其中比較單元104耦接取樣單元102與儲存單元106，儲存單元106更耦接處理單元108。取樣單元102可例如以過取樣的方式對資料信號S1進行取樣，亦即以一組相同頻率但不同相位的取樣時脈信號，分別對資料信號S1作取樣的動作。圖2繪示為對資料信號S1進行過取樣的示意圖，請參照圖2。圖2實施例利用三個取樣時脈信號CLK1、CLK2以及CLK3分別對資料信號進行取樣，以產生取樣信號S2給比較單元104。其中，取樣信號可包括交替產生的多個資料取樣值以及多個資料邊緣取樣值，如在圖2中，依據取樣時脈信號CLK1、CLK3的上升緣對資料信號S1進行取樣可得到資料取樣值(亦即D0、D1)，而依據取樣時脈信號CLK2的上升緣對資料信號S1進行取樣可得到介於上述兩個資料取樣值之間的資料邊緣取樣值。如此持續地依據取樣時脈信號CLK1、CLK2以及CLK3分別對資料信號S1進行取樣，可交替地產生的多個資料取樣值以及多個資料邊緣取樣值。值得注意的是，在部分實施例中，取樣單元102亦可依據單一取樣時脈信號對資料信號S1進行取樣，而不限於以過取樣的方式對資料信號S1進行取樣。
比較單元104可例如以比較器或邏輯電路(如及閘、互斥或閘…等)來實施，其依序地對來自取樣單元102的資料取樣值兩 兩進行比較，每一個取樣值皆會與其下一個取樣值進行比較，亦即將相鄰的資料取樣值與資料邊緣取樣值進行比較，以產生多個比較值。儲存單元106可儲存資料取樣值、資料邊緣取樣值以及比較值。此外，處理單元108則可依據接連產生的三個資料取樣值來判斷是否輸出相位調整控制信號S3，以調整取樣單元102取樣資料信號S1時所依據的取樣時脈信號的相位。
舉例來說，取樣單元102取樣資料信號S1所接連得到的三個資料取樣值D-1、D0、D1的取樣結果，且D0、D1資料取樣值不相同時，可如下表一所示：
表一所示之資料取樣值D-1、D0、D1的取樣結果為在資料取樣值D0與資料取樣值D1不相同的情形下所可能出現的取樣結果。在本實施例中，當資料取樣值D0與資料取樣值D1不相同時，處理單元108可判斷資料取樣值D0的前一個資料取樣值(亦即資料取樣值D-1)是否與資料取樣值D0相同。其中當資料取樣值D-1與資料取樣值D0相同時，處理單元108可依據比較單元104比較資料取樣值D0、資料取樣值D1以及介於資料取樣值D0與資料取 樣值D1間的資料邊緣取樣值所得到的比較值，來判斷取樣單元102取樣資料信號S1所依據的取樣時脈信號為領先或落後資料信號S1的相位。
以取樣結果A為例，若由介於資料取樣值D0與資料取樣值D1間的資料邊緣取樣值與資料取樣值D0的比較值得知介於資料取樣值D0與資料取樣值D1間的資料邊緣取樣值與資料取樣值D0不同(亦即資料邊緣取樣值為1)，代表取樣單元102取樣資料信號S1所依據的取樣時脈信號落後資料信號S1的相位。若由介於資料取樣值D0與資料取樣值D1間的資料邊緣取樣值與資料取樣值D1的比較值得知介於資料取樣值D0與資料取樣值D1間的資料邊緣取樣值與資料取樣值D1不同(亦即資料邊緣取樣值為0)，代表取樣單元102取樣資料信號S1所依據的取樣時脈信號領先資料信號S1的相位。而在處理單元108判斷出取樣時脈信號為領先或落後資料信號S1後，處理單元108便可依據取樣時脈信號的領先或落後調整取樣時脈信號的相位，以避免取樣單元102取樣錯誤，而造成的電路不穩定以及電路效能下降。
另外，當資料取樣值D0與資料取樣值D1不相同時，且處理單元108判斷出資料取樣值D0的前一個資料取樣值(亦即資料取樣值D-1)也與資料取樣值D0不同時，處理單元108不調整取樣時脈信號的相位。舉例來說，在表一的取樣結果B、C的情形下，處理單元108不調整取樣時脈信號的相位。
此外，上述之儲存單元可例如以暫存器來實施，其可例 如用以暫存資料取樣值D-1、D0、D1以及資料取樣值D-1、D0、D1與資料邊緣取樣值的比較值。
由於在高速的資料傳輸應用下(例如5GHz以上的傳輸速率)，如例如USB 3.0、USB 3.1、PCIE Gen2、PCIE Gen3等傳輸技術，信號衰減的效應將越明顯，如此將造成資料信號S1在轉換其狀態時(亦即切換其邏輯準位時)出現轉態點偏移的情形，且當資料信號S1切換其狀態的頻率越高時，此偏移效應越嚴重，如此將大大地影響取樣時脈信號的相位調整的準確度。為避免此情形上述實施例的處理單元108依據接連產生的三個資料取樣值D-1、D0、D1來判斷是否輸出相位調整控制信號，以調整取樣時脈信號的相位，在資料取樣值D-1與資料取樣值D0相同的情形下才依據資料取樣值D0、D1調整取樣時脈信號的相位，以避免資料信號S1的狀態的頻繁切換降低處理單元108調整取樣時脈信號的相位的穩定度。
在另一實施例中，當資料取樣值D0與資料取樣值D1不相同時，且處理單元108判斷出資料取樣值D0的前一個資料取樣值(亦即資料取樣值D-1)也與資料取樣值D0不同時，處理單元108係依照一固定計數間隔來調整時脈信號的相位。舉例來說，處理單元108中建置一計數器(未顯示)，此計數器亦可獨立在處理單元108外部，此計數器用以計數目前取樣資料的數量。處理單元108依照一特定計數值以及其倍數來調整時脈信號的相位。也就是說，在表一的取樣結果B、C的情形下，處理單元108會同時參考 上述目前計數值，當目前的計數值為特定計數值或是其倍數時，處理單元108便會調整時脈信號的相位，否則不調整取樣時脈信號的相位。
圖3繪示本發明一實施例之應用相位偵測裝置的時脈資料回復裝置的示意圖，請參照圖3。上述圖1中的相位偵測裝置可例如應用於時脈資料回復裝置，在本實施例中，時脈資料回復裝置包括相位偵測裝置302、電荷幫浦304、電荷幫浦306、迴路濾波器308、電壓控制振盪器310、除頻器312、相位頻率偵測器314、鎖定偵測器316以及切換單元318，其中相位偵測裝置302耦接電荷幫浦304以及電壓控制振盪器310，切換單元318耦接電荷幫浦304、電荷幫浦306以及迴路濾波器308，迴路濾波器308耦接電壓控制振盪器310，除頻器312耦接相位頻率偵測器314、鎖定偵測器316以及電壓控制振盪器310，相位頻率偵測器314更耦接電荷幫浦306。電荷幫浦306、迴路濾波器308、電壓控制振盪器310、除頻器312、相位頻率偵測器314可構成一鎖相迴路，其可依據參考頻率信號SF來鎖定電壓控制振盪器310所輸出的時脈信號SC。當鎖定偵測器316偵測到時脈信號SC被除頻後的結果其相位與頻率與參考頻率信號SF的相位與頻率皆落在一容忍範圍內而達到穩定的狀態時(即，鎖定)，其可輸出切換控制信號SW給切換單元318，以將迴路濾波器308切換為與電荷幫浦304連接，而使得相位偵測裝置302、電荷幫浦304、迴路濾波器308以及電壓控制振盪器310所構成的迴路開始運作。
類似上述實施例的相位偵測裝置，本實施例的相位偵測裝置302中的處理單元(未繪示)可依據連續產生的三個資料取樣值D-1、D0、D1來判斷是否輸出相位調整控制信號S3，以調整電壓控制振盪器310所輸出的時脈信號SC的相位，在本實施例中時脈信號SC為相位偵測裝置302中的取樣單元取樣資料信號S1的依據，相位調整控制信號S3可為上拉控制信號或下拉控制信號。其中在資料取樣值D0與資料取樣值D1不相同的情形並且資料取樣值D-1與資料取樣值D0相同的情形下，相位偵測裝置302中的處理單元才依據資料取樣值D0、D1與資料邊緣取樣值來判斷時脈信號SC的相位為領先或落後，並輸出相位調整控制信號S3，據以控制電荷幫浦304進行充放電，以調整時脈信號SC的相位。如此便可避免資料信號S1的狀態被頻繁切換而降低處理單元調整時脈信號SC的相位的穩定度，並可正確地取樣出資料的取樣信號S2。在資料取樣值D0與資料取樣值D1不相同的情形並且資料取樣值D-1與資料取樣值D0不相同的情形下，相位偵測裝置302中的處理單元不輸出相位調整控制信號S3。在另一實施例中，在資料取樣值D0與資料取樣值D1不相同的情形並且資料取樣值D-1與資料取樣值D0不相同的情形下，相位偵測裝置302中的處理單元係依照一固定計數間隔來調整時脈信號的相位。處理單元108參考一計數器之目前計數值，並依照一特定計數值以及其倍數來調整時脈信號的相位，否則不調整取樣時脈信號的相位。
值得注意的是，上述實施例的相位偵測裝置並不限定僅 應用於時脈資料回復裝置中，其亦可應用於任何需要進行相位偵測裝置的電路中，例如鎖相迴路電路中。
圖4繪示本發明一實施例之相位調整方法的流程示意圖，請參照圖4。由上述相位偵測裝置的實施例可知，相位偵測裝置的相位調整方法可包括下列步驟。首先，接收取樣資料信號而產生的取樣信號(步驟S402)，其中取樣信號包括交替產生的多個資料取樣值以及多個資料邊緣取樣值。接著，比較相鄰的資料取樣值與資料邊緣取樣值，以產生多個比較值(步驟S404)。然後，儲存資料取樣值、資料邊緣取樣值以及比較值(步驟S406)。之後，依據接連產生的第一資料取樣值、第二資料取樣值以及第三資料取樣值判斷是否輸出相位調整控制信號，以調整取樣資料信號所依據的取樣時脈信號的相位(步驟S408)。詳細來說，步驟S408可包括，先判斷第二資料取樣值是否不同於第三資料取樣值(步驟S410)，若第二資料取樣值與第三資料取樣值相同，則不調整取樣時脈信號的相位(步驟S412)。而若第二資料取樣值不同於第三資料取樣值，則接著判斷第一資料取樣值與第二資料取樣值是否相同(步驟S414)，若第一資料取樣值與第二資料取樣值不同，則進入步驟S412，不調整取樣時脈信號的相位。相反地若第一資料取樣值與第二資料取樣值相同，則依據比較第二資料取樣值、第三資料取樣值以及介於第二資料取樣值與第三資料取樣值間的資料邊緣取樣值所得到的比較值判斷取樣時脈信號的相位領先或落後資料信號的相位，並據以調整取樣時脈信號的相位(步驟S416)。
圖5繪示本發明另一實施例之相位調整方法的流程示意圖，請參照圖5。圖5跟圖4是類似的，差異僅在於圖5新增步驟S512。亦即在本實施例中，當判斷出第二資料取樣值與第三資料取樣值不同且第一資料取樣值與第二資料取樣值不同時，便進入步驟S512，依照一特定計數值以及其倍數來調整時脈信號的相位，例如，可參考計數器之目前計數值，當目前計數值為特定計數值或是其倍數時，調整時脈信號的相位。
綜上所述，本發明藉由依據接連產生的第一資料取樣值、第二資料取樣值以及第三資料取樣值判斷是否輸出相位調整控制信號，以調整取樣資料信號所依據的取樣時脈信號的相位，以在電路較穩定時進行取樣時脈信號的相位調整，而可更正確地調整取樣時脈信號的相位，避免相位差造成電路不穩定以及電路效能下降。
S402~S416‧‧‧相位調整方法的流程步驟

Claims (9)

  1. 一種相位偵測裝置，包括：一比較單元，接收取樣一資料信號而產生的一取樣信號，該取樣信號包括交替產生的多個資料取樣值以及多個資料邊緣取樣值，比較相鄰的資料取樣值與資料邊緣取樣值，以產生多個比較值；一儲存單元，耦接該比較單元，儲存該些資料取樣值、該些資料邊緣取樣值以及該些比較值；以及一處理單元，耦接該儲存單元，依據接連產生的一第一資料取樣值、一第二資料取樣值以及一第三資料取樣值判斷是否輸出一相位調整控制信號，以調整取樣該資料信號所依據的取樣時脈信號的相位，其中當該第二資料取樣值不同於該第三資料取樣值且該第一資料取樣值與該第二資料取樣值相同時，該處理單元調整該取樣時脈信號的相位。
  2. 一種相位偵測裝置，包括：一比較單元，接收取樣一資料信號而產生的一取樣信號，該取樣信號包括交替產生的多個資料取樣值以及多個資料邊緣取樣值，比較相鄰的資料取樣值與資料邊緣取樣值，以產生多個比較值；一儲存單元，耦接該比較單元，儲存該些資料取樣值、該些資料邊緣取樣值以及該些比較值；以及一處理單元，耦接該儲存單元，依據接連產生的一第一資料 取樣值、一第二資料取樣值以及一第三資料取樣值判斷是否輸出一相位調整控制信號，以調整取樣該資料信號所依據的取樣時脈信號的相位，其中當該第二資料取樣值不同於該第三資料取樣值且該第一資料取樣值不同於該第二資料取樣值時，該處理單元不調整該取樣時脈信號的相位。
  3. 一種相位偵測裝置，包括：一比較單元，接收取樣一資料信號而產生的一取樣信號，該取樣信號包括交替產生的多個資料取樣值以及多個資料邊緣取樣值，比較相鄰的資料取樣值與資料邊緣取樣值，以產生多個比較值；一儲存單元，耦接該比較單元，儲存該些資料取樣值、該些資料邊緣取樣值以及該些比較值；以及一處理單元，耦接該儲存單元，依據接連產生的一第一資料取樣值、一第二資料取樣值以及一第三資料取樣值判斷是否輸出一相位調整控制信號，以調整取樣該資料信號所依據的取樣時脈信號的相位，其中當該第二資料取樣值不同於該第三資料取樣值且該第一資料取樣值不同於該第二資料取樣值時，該處理單元依照一固定計數間隔來調整時脈信號的相位。
  4. 如申請專利範圍第3項所述的相位偵測裝置，其中該處理單元參考一計數器之一目前計數值，當該目前計數值為一特定計數值或是其倍數時，該處理單元調整時脈信號的相位。
  5. 如申請專利範圍第1項至第4項中任一項所述的相位偵測 裝置，更包括：一取樣單元，耦接該比較單元，取樣該資料信號而產生該取樣信號。
  6. 一種相位調整方法，包括：接收取樣一資料信號而產生的一取樣信號，該取樣信號包括交替產生的多個資料取樣值以及多個資料邊緣取樣值；比較相鄰的資料取樣值與資料邊緣取樣值，以產生多個比較值；儲存該些資料取樣值、該些資料邊緣取樣值以及該些比較值；以及依據接連產生的一第一資料取樣值、一第二資料取樣值以及一第三資料取樣值判斷是否輸出一相位調整控制信號，以調整取樣該資料信號所依據的取樣時脈信號的相位，其中當該第二資料取樣值不同於該第三資料取樣值且該第一資料取樣值與該第二資料取樣值相同時，調整該取樣時脈信號的相位。
  7. 一種相位調整方法，包括：接收取樣一資料信號而產生的一取樣信號，該取樣信號包括交替產生的多個資料取樣值以及多個資料邊緣取樣值；比較相鄰的資料取樣值與資料邊緣取樣值，以產生多個比較值儲存該些資料取樣值、該些資料邊緣取樣值以及該些比較值；以及 依據接連產生的一第一資料取樣值、一第二資料取樣值以及一第三資料取樣值判斷是否輸出一相位調整控制信號，以調整取樣該資料信號所依據的取樣時脈信號的相位，其中當該第二資料取樣值不同於該第三資料取樣值且該第一資料取樣值不同於該第二資料取樣值時，不調整該取樣時脈信號的相位。
  8. 一種相位調整方法，包括：接收取樣一資料信號而產生的一取樣信號，該取樣信號包括交替產生的多個資料取樣值以及多個資料邊緣取樣值；比較相鄰的資料取樣值與資料邊緣取樣值，以產生多個比較值；儲存該些資料取樣值、該些資料邊緣取樣值以及該些比較值；以及依據接連產生的一第一資料取樣值、一第二資料取樣值以及一第三資料取樣值判斷是否輸出一相位調整控制信號，以調整取樣該資料信號所依據的取樣時脈信號的相位，其中當該第二資料取樣值不同於該第三資料取樣值且該第一資料取樣值不同於該第二資料取樣值時，依照一固定計數間隔來調整時脈信號的相位。
  9. 如申請專利範圍第8項所述的相位調整方法，更包括：當該第二資料取樣值不同於該第三資料取樣值且該第一資料取樣值不同於該第二資料取樣值時，參考一計數器之一目前計數值，當該目前計數值為一特定計數值或是其倍數時，調整時脈信號的相位。
TW104109723A 2015-03-26 2015-03-26 相位偵測裝置以及相位調整方法 TWI556584B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104109723A TWI556584B (zh) 2015-03-26 2015-03-26 相位偵測裝置以及相位調整方法
CN201510245375.9A CN104967445B (zh) 2015-03-26 2015-05-14 相位检测装置以及相位调整方法
US14/735,156 US9419783B1 (en) 2015-03-26 2015-06-10 Phase detecting apparatus and phase adjusting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104109723A TWI556584B (zh) 2015-03-26 2015-03-26 相位偵測裝置以及相位調整方法

Publications (2)

Publication Number Publication Date
TW201635715A TW201635715A (zh) 2016-10-01
TWI556584B true TWI556584B (zh) 2016-11-01

Family

ID=54221406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109723A TWI556584B (zh) 2015-03-26 2015-03-26 相位偵測裝置以及相位調整方法

Country Status (3)

Country Link
US (1) US9419783B1 (zh)
CN (1) CN104967445B (zh)
TW (1) TWI556584B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6476659B2 (ja) * 2014-08-28 2019-03-06 富士通株式会社 信号再生回路および信号再生方法
CN108345554B (zh) * 2017-01-22 2020-08-21 联发科技股份有限公司 决定出取样时脉信号的取样相位的方法及相关的电子装置
CN107168220B (zh) * 2017-04-05 2019-09-06 深圳市恒扬数据股份有限公司 一种可编程逻辑控制器件及其高速信号接收方法
US10256968B1 (en) * 2017-07-26 2019-04-09 Xilinx, Inc. Systems and methods for clock and data recovery
EP3783803B1 (en) * 2018-05-03 2024-04-24 Huawei Technologies Co., Ltd. Clock data recovery apparatus, optical module and optical line terminal
KR20210034136A (ko) * 2019-09-19 2021-03-30 삼성디스플레이 주식회사 클록 데이터 복원기 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US20120063556A1 (en) * 2010-09-13 2012-03-15 Altera Corporation Techniques for Varying a Periodic Signal Based on Changes in a Data Rate
US20120306538A1 (en) * 2010-01-21 2012-12-06 Rambus Inc. Phase Detection Circuits and Methods
US20150078427A1 (en) * 2013-09-16 2015-03-19 Himax Technologies Limited Clock data recovery circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2358056A1 (fr) * 1976-07-09 1978-02-03 Ibm France Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk
US4475220A (en) * 1982-01-19 1984-10-02 Rca Corporation Symbol synchronizer for MPSK signals
US6150855A (en) * 1990-02-06 2000-11-21 Bull, S.A. Phase-locked loop and resulting frequency multiplier
AU677399B2 (en) * 1993-06-07 1997-04-24 Kabushiki Kaisha Toshiba Phase detector
JP3597433B2 (ja) * 1999-12-20 2004-12-08 富士通株式会社 データ再生システムにおけるクロック調整装置及び光ディスク装置
US6636092B1 (en) * 2000-09-14 2003-10-21 3Com Corporation Digital receive phase lock loop with cumulative phase error correction
US20030165208A1 (en) * 2002-03-04 2003-09-04 Andrew Carter Non-linear decision feedback phase locked loop filter
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
KR100641328B1 (ko) * 2004-12-24 2006-11-01 삼성전자주식회사 타이밍 복원 방법 및 타이밍 복원 장치
US20070283297A1 (en) * 2006-05-30 2007-12-06 Thomas Hein Signal processing circuit
US7383160B1 (en) * 2006-06-30 2008-06-03 International Business Machines Corporation Method and apparatus for constructing a synchronous signal diagram from asynchronously sampled data
JPWO2009069246A1 (ja) * 2007-11-26 2011-04-07 パナソニック株式会社 位相比較器、ｐｌｌ回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置
WO2009116296A1 (ja) * 2008-03-21 2009-09-24 パナソニック株式会社 同期制御回路、及び映像表示装置
US8798217B2 (en) * 2010-11-03 2014-08-05 Qualcomm Incorporated Method and digital circuit for recovering a clock and data from an input signal using a digital frequency detection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US20120306538A1 (en) * 2010-01-21 2012-12-06 Rambus Inc. Phase Detection Circuits and Methods
US20120063556A1 (en) * 2010-09-13 2012-03-15 Altera Corporation Techniques for Varying a Periodic Signal Based on Changes in a Data Rate
US20150078427A1 (en) * 2013-09-16 2015-03-19 Himax Technologies Limited Clock data recovery circuit

Also Published As

Publication number Publication date
CN104967445B (zh) 2018-02-27
US9419783B1 (en) 2016-08-16
TW201635715A (zh) 2016-10-01
CN104967445A (zh) 2015-10-07

Similar Documents

Publication Publication Date Title
TWI556584B (zh) 相位偵測裝置以及相位調整方法
US9437278B2 (en) Low latency synchronization scheme for mesochronous DDR system
US8457269B2 (en) Clock and data recovery (CDR) architecture and phase detector thereof
US10256801B2 (en) Integrated circuit with clock detection and selection function and related method and storage device
TWI535213B (zh) 時脈資料回復電路與方法
US8040156B2 (en) Lock detection circuit and lock detecting method
US20110025392A1 (en) Duty cycle correction method and its implementing circuit
KR20070093322A (ko) 지연동기회로 및 반도체 집적회로장치
US8831151B2 (en) Method and associated apparatus of data extraction
US9455725B2 (en) Phase detector and associated phase detecting method
US7015727B2 (en) Generating a lock signal indicating whether an output clock signal generated by a PLL is in lock with an input reference signal
WO2006044123A1 (en) Reducing metastable-induced errors from a frequency detector that is used in a phase-locked loop
JP5815999B2 (ja) 位相固定ループ
EP2466755A1 (en) Frequency acquisition utilizing a training pattern with fixed edge density
US7859313B2 (en) Edge-missing detector structure
JP2012049660A (ja) 位相同期ループ回路
JPS62145924A (ja) デイジタル・フエ−ズロツクル−プ回路
TWI601404B (zh) 時脈資料回復裝置與方法
US6960960B2 (en) Frequency detector detecting variation in frequency difference between data signal and clock signal
US20120110365A1 (en) Method for locking frequency of usb device and usb frequency locking device
CN110971238B (zh) 一种σ-δ型ad的连续等间隙采样的外同步装置
JP2008541685A (ja) 到達時間同期ループ
JP6863373B2 (ja) 検出装置および検出方法
US11239849B2 (en) Locked loop circuit and method with multi-phase synchronization
US9548748B1 (en) Digital phase locked loop (PLL) system and method with phase tracing