TWI601404B - 時脈資料回復裝置與方法 - Google Patents
時脈資料回復裝置與方法 Download PDFInfo
- Publication number
- TWI601404B TWI601404B TW105112841A TW105112841A TWI601404B TW I601404 B TWI601404 B TW I601404B TW 105112841 A TW105112841 A TW 105112841A TW 105112841 A TW105112841 A TW 105112841A TW I601404 B TWI601404 B TW I601404B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- data
- clock
- phase
- generate
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本案是有關於一種積體電路,且特別是有關於時脈資料回復裝置與方法。
由於製程技術快速發展,而使積體電路之操作速度有了大幅的提昇。在高速傳輸的通訊系統中,時脈資料回復(Clock and Data Recovery,CDR)裝置常被用來確保可以正確地讀取所接收的輸入資料。
在現有技術中,採用相位選取(phase-picking)架構的時脈資料回復裝置多以前饋(feed forward)式電路實現。若當傳輸與接收端的時脈信號有頻率誤差時,採用前饋式操作的時脈資料回復裝置無法即時地消除頻率誤差,進而導致所讀取的資料出現錯誤。
為了解決上述問題,本揭示內容之一態樣係於提供一種時脈資料回復裝置。時脈資料回復裝置包含資料取樣模組、相位偵測電路、頻率估計器、時脈產生模組以及資
料回復模組。資料取樣模組用以根據多個第一時脈信號對輸入資料取樣,以產生多個資料值,其中多個第一時脈信號之相位彼此不同。相位偵測電路用以根據至少一第二時脈信號偵測輸入資料中之相位誤差,以產生誤差信號。頻率估計器用以根據誤差信號、相位臨界值以及頻率臨界值產生調整信號。時脈產生模組用以根據調整信號與參考時脈信號產生多個第一時脈信號與至少一第二時脈信號。資料回復模組用以根據多個資料值產生相應於輸入資料之回復資料。
於一些實施例中,頻率估計器包含第一三角積分調變器、第二三角積分調變器、積分器、計數器以及加法器。第一三角積分調變器用以累計誤差信號產生相位累計值,並在相位累計值高於相位臨界值時輸出第一控制信號。第二三角積分調變器用以累計誤差信號產生頻率累計值,並在頻率累計值高於頻率臨界值時輸出第二控制信號。積分器用以對第二控制信號進行累加,以產生積分信號。計數器用以根據積分信號進行計數,以產生第三控制信號。加法器用以相加第一控制信號與第三控制信號,以產生調整信號。
於一些實施例中,資料回復模組包含資料儲存電路、邊緣偵測電路以及資料選擇電路。資料儲存電路用以儲存前述多個資料值。邊緣偵測電路用以根據多個資料值判斷輸入資料之至少一轉態點,以產生選擇信號。資料選擇電路用以根據選擇信號自資料儲存電路選擇多個資料值中之至少一對應者,以產生回復資料。
於一些實施例中,資料儲存電路更根據本地時
脈信號同步化多個資料值。
於一些實施例中,時脈產生模組包含多相位時脈產生器以及相位內插器。多相位時脈產生器用以根據本地時脈信號產生多個第一時脈信號以及至少一第二時脈信號。相位內插器用以根據調整信號以及參考時脈信號產生本地時脈信號。
本揭示內容之另一態樣係於提供一種時脈資料回復方法,其包含下列多個操作:根據多個第一時脈信號對輸入資料取樣,以產生多個資料值,其中多個第一時脈信號之相位彼此不同;根據至少一第二時脈信號偵測輸入資料中之相位誤差,以產生誤差信號;根據誤差信號、相位臨界值以及頻率臨界值產生調整信號;根據調整信號與參考時脈信號產生多個第一時脈信號與至少一第二時脈信號;以及根據多個資料值產生相應於輸入資料之回復資料。
於一些實施例中,產生調整信號的操作包含:經由第一三角積分調變器累計誤差信號以產生相位累計值,並在相位累計值高於相位臨界值時輸出第一控制信號;經由第二三角積分調變器累計誤差信號產生頻率累計值,並在頻率累計值高於頻率臨界值時輸出第二控制信號;經由積分器對第二控制信號進行累加,以產生積分信號;經由計數器根據積分信號進行計數,以產生第三控制信號;以及經由加法器相加第一控制信號與第三控制信號,以產生調整信號。
於一些實施例中,產生回復資料的操作包含:
儲存多個資料值;根據多個資料值判斷輸入資料之至少一轉態點,以產生選擇信號;以及根據選擇信號選擇多個資料值中之至少一對應者,以產生回復資料。
於一些實施例中,時脈資料回復方法更包含:根據本地時脈信號同步化多個資料值。
於一些實施例中,產生多個第一時脈信號與至少一第二時脈信號的操作包含:根據本地時脈信號產生多個第一時脈信號以及至少一第二時脈信號;以及經由相位內插器根據調整信號以及參考時脈信號產生本地時脈信號。
100‧‧‧時脈資料回復裝置
110‧‧‧資料取樣模組
120‧‧‧相位偵測電路
130‧‧‧頻率估計器
140‧‧‧時脈產生模組
150‧‧‧資料回復模組
Din‧‧‧輸入資料
D1‧‧‧資料值
112‧‧‧資料取樣器
CLK1、CLK2‧‧‧時脈信號
VE‧‧‧誤差信號
UP/DOWN‧‧‧調整信號
CLKREF‧‧‧參考時脈信號
142‧‧‧相位內插器
CLKL‧‧‧本地時脈信號
144‧‧‧多相位時脈產生器
152‧‧‧資料儲存電路
Dout‧‧‧回復資料
156‧‧‧資料選擇電路
154‧‧‧邊緣偵測電路
TS1、TS2‧‧‧取樣時間點
SE‧‧‧選擇信號
232‧‧‧三角積分調變器
231‧‧‧三角積分調變器
234‧‧‧計數器
233‧‧‧積分器
AP‧‧‧相位累計值
235‧‧‧加法器
VCP、VCF、VCT‧‧‧控制信號
MP‧‧‧相位臨界值
MF‧‧‧頻率臨界值
AF‧‧‧頻率累計值
400‧‧‧時脈資料方法
VI‧‧‧積分信號
S410~S450‧‧‧步驟
P1、P2、P3‧‧‧相位
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1A圖為根據本揭示內容中的一些實施例所繪示的一種時脈資料回復裝置的示意圖;第1B為根據本揭示內容中的一些實施例所繪示的第1A圖中的時脈資料回復裝置的取樣操作與相關技術的取樣操作之示意圖;第2圖為根據本揭示內容中的一些實施例所繪示如第1A圖中的頻率估計器的電路示意圖;第3圖為根據本揭示內容中的一些實施例所繪示如第1A圖中的邊緣偵測電路的操作示意圖;以及第4圖為根據本揭示內容之一些實施例所繪示的一種時脈資料回復方法的流程圖。
下文係舉實施例配合所附圖式作詳細說明,但所提供之實施例並非用以限制本發明所涵蓋的範圍,而結構操作之描述非用以限制其執行之順序,任何由元件重新組合之結構,所產生具有均等功效的裝置,皆為本發明所涵蓋的範圍。此外,圖式僅以說明為目的,並未依照原尺寸作圖。為使便於理解,下述說明中相同元件將以相同之符號標示來說明。
關於本文中所使用之『第一』、『第二』、…等,並非特別指稱次序或順位的意思,亦非用以限定本發明,其僅僅是為了區別以相同技術用語描述的元件或操作而已。
另外,關於本文中所使用之『耦接』或『連接』,均可指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,亦可指二或多個元件相互操作或動作。
請參照第1A圖,第1A圖為根據本揭示內容中的一些實施例所繪示的一種時脈資料回復裝置100的示意圖。示例而言,時脈資料回復裝置100包含資料取樣模組110、相位偵測電路120、頻率估計器130、時脈產生模組140以及資料回復模組150。
資料取樣模組110用以接收輸入資料Din,並根據多個時脈信號CLK1對輸入資料Din取樣,以產生多個資料值D1。於一些實施例中,資料取樣模組110包含多個資料
取樣器112。多個資料取樣器112用以接收輸入資料Din,並耦接至時脈產生模組140以接收多個時脈信號CLK1,其中多個時脈信號CLK1之相位彼此不同。藉由此設置方式,多個資料取樣器112可根據不同的時脈信號CLK1而於不同時間點對輸入資料Din進行取樣,以產生前述的多個資料值D1。於一些實施例中,資料取樣器112可由放大器與切換式電容電路實現,但本揭示內容並不以此為限。
相位偵測電路120用以接收輸入資料Din,並根據至少一時脈信號CLK2偵測輸入資料Din的相位誤差,以產生誤差信號VE。於一些實施例中,相位偵測電路120可包含兩個資料取樣器(未繪示)以及相位偵測器(未繪示)。上述兩個資料取樣器可根據兩個時脈信號CLK2對輸入資料Din進行取樣,並將取樣到的兩個資料值(未繪示)輸出至相位偵測器。據此,相位偵測器可比較上述兩個資料值,以產生誤差信號VE。於一些實施例中,前述的兩個時脈信號CLK2之間具有90度的相位差,且上述所取樣到的兩個資料值為同相(in-phase)資料值與正交(quadrature)資料值。於一些實施例中,前述的相位偵測器為二位元(bang-bang)相位偵測器。
上述相位偵測電路120的設置方式僅為示例,本揭示內容並不以此為限。各種類型的相位偵測電路120亦為本揭示內容所涵蓋的範圍。例如,於另一些實施例中,相位偵測電路120包含Hogge相位偵測器。於又一些實施例中,相位偵測電路120包含Muller-Muller相位偵測器。
頻率估計器130耦接至相位偵測電路120,以接收誤差信號VE。頻率估計器130用以根據誤差信號VE、相位臨界值(如後第2圖中的MP)以及頻率臨界值(如後第2圖中的MF)產生調整信號UP/DOWN至時脈產生模組140。
時脈產生模組140耦接至頻率估計器130,以接收調整信號UP/DOWN。時脈產生模組140用以根據調整信號UP/DOWN與參考時脈信號CLKREF產生前述多個時脈信號CLK1與至少一時脈信號CLK2。
示例而言,於一些實施例中,時脈產生模組140包含相位內插器142與多相位時脈產生器144。相位內插器142耦接至頻率估計器130以接收調整信號UP/DOWN,並根據調整信號UP/DOWN以及參考時脈信號CLKREF產生相應的本地時脈信號CLKL。例如,假設當前本地時脈信號CLKL具有第一相位。當調整信號UP/DOWN之狀態為UP時,相位內插器142可產生具有第二相位的本地時脈信號CLKL,其中第二相位領先於第一相位。或者,當調整信號UP/DOWN之狀態為DOWN時,相位內插器142可產生具有第三相位的本地時脈信號CLKL,其中第三相位落後於第一相位。
多相位時脈產生器144耦接至相位內插器142,以接收本地時脈信號CLKL。多相位時脈產生器144耦接至資料取樣模組110以傳送多個時脈信號CLK1。多相位時脈產生器144耦接至相位偵測電路120以傳送至少一時脈信號CLK2。多相位時脈產生器144設置以根據本地時脈
信號CLKL產生前述的多個時脈信號CLK1與至少一時脈信號CLK2。
上述時脈產生模組140的設置方式僅為示例,本揭示內容並不以此為限。各種類型的時脈產生模組140亦為本揭示內容所涵蓋的範圍。
資料回復模組150耦接至資料取樣模組110,以接收多個資料值D1。資料回復模組150用以根據多個資料值D1選擇相應的資料值,以產生相應於輸入資料Din的回復資料Dout。
示例而言,於一些實施例中,資料回復模組150包含資料儲存電路152、邊緣偵測電路154以及資料選擇電路156。資料儲存電路152耦接至多個資料取樣器112,以接收並儲存多個資料值D1。於一些實施例中,資料儲存電路152為暫存器。於另一些實施例中,由於前述的多個資料值D1為根據多個具有不同相位的時脈信號CLK1取得,資料儲存電路152可進一步根據本地時脈信號CLKL而對多個資料值D1進行同步,並儲存同步化後的多個資料值D1。上述資料儲存電路152的設置方式僅為示例,本揭示內容並不以此為限。各種類型的資料儲存電路152亦為本揭示內容所涵蓋的範圍。
於各個實施例中,邊緣偵測電路154可由執行各種決策演算法的數位電路實現。邊緣偵測電路154耦接至資料儲存電路152,以自資料儲存電路152讀取多個資料值D1。邊緣偵測電路154根據多個資料值D1的狀態而決定輸
入資料Din的至少一轉態點(例如為由邏輯1切換至邏輯0的下降邊緣,或是由邏輯0切換至邏輯1的上升邊緣),以產生選擇信號SE。如此,資料回復模組150可決定多個資料值D1與輸入資料Din的多個位元區間內的中央資料值與邊界資料值的關係。為易於理解,詳細說明將於後述第3圖一併說明。
資料選擇電路156耦接至邊緣偵測電路154以接收選擇信號SE,並耦接至資料儲存電路152以讀取多個資料值D1。資料選擇電路156用以根據選擇信號SE而選擇多個資料值D1中至少一對應者。例如,資料選擇電路156包含計數(Tally)電路(未繪示)、位址產生電路(未繪示)以及多工器(未繪示)。於此例中,選擇信號SE為可反映轉態點位置的多個位元資料。計數電路可根據選擇信號SE的多個位元資料產生一控制信號,且位址產生電路根據此控制信號輸出相應的位址信號。如此一來,多個多工器可根據位址信號自資料儲存電路152選擇多個資料值D1中至少一對應者,並輸出為回復資料Dout。
上述資料選擇電路156的設置方式僅為示例,本揭示內容並不以此為限。各種類型的資料選擇電路156亦為本揭示內容所涵蓋的範圍。
請參照第1B圖,第1B為根據本揭示內容中的一些實施例所繪示的第1A圖中的時脈資料回復裝置100的取樣操作與相關技術的取樣操作之示意圖。
於一些相關技術中,採用相位選取
(phase-picking)架構的時脈資料回復裝置以前饋(feed forward)式電路實現。若當傳輸端與接收端之間的時脈信號有頻率誤差時,上述相關技術的時脈資料回復裝置所產生的回復資料可能會出現資料錯誤。例如,如第1B圖所示,當出現頻率誤差時,由於相關技術僅採用前饋式電路結構,其取樣時間點TS1會逐漸偏移,而使得所取樣到的資料值出現錯誤。
相較於上述相關技術,於時脈資料回復裝置100中,相位偵測電路120、頻率估計器130以及時脈產生模組140配置為回授控制機制。藉由此回授控制機制,當偵測到輸入資料Din出現頻率誤差時,時脈產生模組140會相應調整本地時脈信號CLKL,以降低頻率誤差的影響。如此一來,相較於上述相關技術,回復資料Dout的精準度得以改善。例如,如第1B圖所示,當出現頻率誤差時,藉由前述的回授控制機制的操作,資料取樣模組110的取樣時間點TS2能夠穩定在固定時間,而使得所取樣到的資料值可以維持正確。
以下段落將提出各個實施例,來說明時脈資料回復裝置100的功能與應用,但本揭示內容並不僅以下所列的實施例為限。
請參照第2圖,第2圖為根據本揭示內容中的一些實施例所繪示如第1A圖中的頻率估計器130的電路示意圖。為易於理解,於第2圖中的類似元件將與第1A圖指定相同標號。
於一些實施例中,頻率估計器130包含三角積分調變器231、三角積分調變器232、積分器233、計數器234以及加法器235。
三角積分調變器231耦接至第1A圖中的相位偵測電路120,以接收誤差信號VE。三角積分調變器231用以累加誤差信號VE以產生相位累計值AP,並比較相位累計值AP與相位臨界值MP。當相位累計值AP高於相位臨界值MP時,三角積分調變器231輸出控制信號VCP。
三角積分調變器232耦接至第1A圖中的相位偵測電路120,以接收誤差信號VE。三角積分調變器232用以累加誤差信號VE以產生頻率累計值AF,並比較頻率累計值AF與頻率臨界值MF。當頻率累計值AF高於頻率臨界值MF時,三角積分調變器232輸出控制信號VCF。
於一些實施例中,相位臨界值MP與頻率臨界值MF可為預定數值。於另一些實施例中,相位臨界值MP與頻率臨界值MF可預先儲存於頻率估計器130,並可經由外部程式或電路動態地進行調整相位臨界值MP與頻率臨界值MF之值。
積分器233耦接至三角積分調變器232,以接收控制信號VCF。積分器233用以累加控制信號VCF,以產生積分信號VI。計數器234耦接至積分器233,以接收積分信號VI。計數器234根據積分信號VI產生控制信號VCT。加法器235耦接三角積分調變器231與計數器234,以接收控制信號VCP與控制信號VCT,並將控制信號VCP與控制信
號VCT進行加總後產生調整信號UP/DOWN。
於一些實施例中,控制信號VCP、控制信號VCF、積分信號VI與控制信號VCT可為具有多位元的數位信號。當頻率累計值AF高於頻率臨界值MF時,三角積分調變器232切換控制信號VCF之位元值,以使計數器234開始計數。據此,計數器234產生不同的控制信號VCT至加法器235。或者,當相位累計值AP高於相位臨界值MP時,三角積分調變器231可切換控制信號VCP之位元值,以使加法器235產生不同的調整信號UP/DOWN。藉由上述設置方式,當輸入資料Din出現頻率誤差時,時脈產生模組140可根據調整信號UP/DOWN調整本地時脈信號CLKL,以改善回復資料Dout的準確度。
上述頻率估計器130的設置方式僅為示例,本揭示內容並不以此為限。各種類型的頻率估計器130亦為本揭示內容所涵蓋的範圍。
請參照第3圖,第3圖為根據本揭示內容中的一些實施例所繪示如第1A圖中的邊緣偵測電路154的操作示意圖。為易於理解,於第3圖中的類似元件將與第1A圖指定相同標號。為便於說明,於此例中,資料取樣模組110利用三個時脈信號CLK1對輸入資料Din的位元區間進行取樣,其中三個時脈信號CLK1的相位分別為P1、P2與P3。
示例而言,如第3圖所示,多個資料取樣器112根據上述三個時脈信號CLK1依序取樣到的前6個資料值D1為”0”、”1”、”1”、”1”、”0”、以及”0”。於此例中,
邊緣偵測電路154可對每兩個鄰近的資料值D1執行互斥或操作,偵測輸入資料Din的至少一轉態點。例如,邊緣偵測電路154包含多個互斥或閘。第一個互斥或閘根據第一個資料值D1(”0”)以及第二個資料值D1(”1”)輸出具有邏輯1的信號。第二個互斥或閘根據第二個資料值D1(”1”)以及第三個資料值D1(”1”)輸出具有邏輯0的信號。根據第一個互斥或閘輸出的具有邏輯1的信號,可確定輸入資料Din於對應的兩個取樣時間(亦即具有相位P1的時脈信號CLK1與具有相位P2的時脈信號CLK1)之間存在轉態點。根據第二個互斥或閘輸出的具有邏輯0的信號,可確定輸入資料Din於對應的兩個取樣時間(亦即具有相位P2的時脈信號CLK1與具有相位P3的時脈信號CLK1)之間不存在轉態點。依此類推,可根據多個互斥或閘所輸出的多個信號分析輸入資料Din的轉態點。
例如,如第3圖所示,發生於對應的取樣時間(亦即相位P1與相位P2之間)上的轉態點數量為6,而發生於其他取樣時間(亦即相位P2與相位P3之間)的上轉態點數量皆為0。據此,邊緣偵測電路154可分析出根據具有相位P1或P2的時脈信號CLK1所取樣到的資料值D1為輸入資料Din的上升或下降邊緣,而根據具有P3的時脈信號CLK1所取樣到的資料值D1為輸入資料Din的中央資料值。如此一來,邊緣偵測電路154輸出相應的選擇信號SE,以使資料選擇電路156選取出多個資料值D1中對應於輸入資料Din的中央資料值中至少一者。於一些實施例中,上述根據轉態點數量來
判斷輸入資料Din的轉態點的操作為中央選取(center-picking)演算法。於一些實施例中,上述判斷輸入資料Din的轉態點數量的操作可由前述的計數(Tally)電路執行。
於另一些實施例中,邊緣偵測電路154亦可執行多數決(majority-voting)演算法的數位電路實現。例如,如第3圖所示,多個資料取樣器112根據上述三個時脈信號CLK1依序取樣到的前3個資料值D1為”0”、”1”、”1”。由於具有邏輯1的資料值D1的數量較多,邊緣偵測電路154可判定邏輯1為輸入資料Din的中央資料值,並據此判定根據具有相位P1的時脈信號CLK1所取樣到的資料值D1為輸入資料Din的上升或下降邊緣。
上述邊緣偵測電路154的設置方式僅為示例,本揭示內容並不以此為限。各種採用不同的決策演算法的邊緣偵測電路154亦為本揭示內容所涵蓋的範圍。
第4圖為根據本揭示內容之一些實施例所繪示的一種時脈資料回復方法400的流程圖。為了易於理解,請一併參照第1A圖與第4圖,時脈資料回復裝置100之操作將與時脈資料回復方法400一併說明。
於步驟S410中,資料取樣模組110根據多個時脈信號CLK1對輸入資料Din取樣,以產生多個資料值D1。示例而言,如第1A圖所示,多個資料取樣器112根據多個不同相位的時脈信號CLK1對輸入資料Din取樣,以連續地產生多個資料值D1。
於步驟S420中,相位偵測電路120根據至少一第二時脈信號CLK2偵測輸入資料Din中之相位誤差,以產生誤差信號VE。如先前所述,相位偵測電路120可採用各種類型的相位偵測器分析輸入資料Din,以根據輸入資料Din中之相位誤差產生誤差信號VE。
於步驟S430中,頻率估計器130根據誤差信號VE、相位臨界值MP以及頻率臨界值MF產生調整信號UP/DOWN。示例而言,如先前第2圖所示,頻率估計器130可比較誤差信號VE與相位臨界值MP,並比較誤差信號VE與頻率臨界值MF,以產生相應的調整信號UP/DOWN。
於步驟S440中,時脈產生模組140根據調整信號UP/DOWN與參考時脈信號CLKREF產生多個時脈信號CLK1與至少一時脈信號CLK2。如先前所述,相位偵測電路120、頻率估計器130以及時脈產生模組140配置為回授機制。等效而言,經由此回授機制,時脈產生模組140可根據調整信號UP/DOWN動態地調整多個時脈信號CLK1與至少一時脈信號CLK2。
於步驟S450中,資料回復模組150根據多個資料值D1產生相應於輸入資料Din之回復資料Dout。示例而言,如先前所述,邊緣偵測電路154可藉由執行各種決策演算法來判定輸入資料Din的轉態點,以決定多個資料值D1中何者為輸入資料Din的中央資料值。資料選擇電路156可據此選取出多個資料值D1中對應於輸入資料Din的中央資料值中至少一者,以產生回復資料Dout。
上述時脈資料回復方法400的多個步驟僅為示例,並非限於上述示例的順序執行。在不違背本揭示內容的各實施例的操作方式與範圍下,在時脈資料回復方法400下的各種操作當可適當地增加、替換、省略或以不同順序執行。
綜上所述,本案所提供的時脈資料回復裝置100與其時脈資料回復方法400可透過回授機制來消除輸入資料上的頻率誤差,以改善回復資料的準確度。
雖然本案已以實施方式揭露如上,然其並非用以限定本案,任何熟習此技藝者,在不脫離本案之精神和範圍內,當可作各種之更動與潤飾,因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧時脈資料回復裝置
110‧‧‧資料取樣模組
120‧‧‧相位偵測電路
130‧‧‧頻率估計器
140‧‧‧時脈產生模組
150‧‧‧資料回復模組
Din‧‧‧輸入資料
D1‧‧‧資料值
112‧‧‧資料取樣器
CLK1、CLK2‧‧‧時脈信號
VE‧‧‧誤差信號
UP/DOWN‧‧‧調整信號
CLKREF‧‧‧參考時脈信號
142‧‧‧相位內插器
144‧‧‧多相位時脈產生器
CLKL‧‧‧本地時脈信號
Dout‧‧‧回復資料
152‧‧‧資料儲存電路
154‧‧‧邊緣偵測電路
156‧‧‧資料選擇電路
SE‧‧‧選擇信號
Claims (8)
- 一種時脈資料回復裝置,包含:一資料取樣模組,用以根據複數個第一時脈信號對一輸入資料取樣,以產生複數個資料值,其中該些第一時脈信號之相位彼此不同;一相位偵測電路,用以根據至少一第二時脈信號偵測該輸入資料中之一相位誤差,以產生一誤差信號;一頻率估計器,用以根據該誤差信號、一相位臨界值以及一頻率臨界值產生一調整信號;一時脈產生模組,用以根據該調整信號與一參考時脈信號產生該些第一時脈信號與該至少一第二時脈信號;以及一資料回復模組,用以根據該些資料值產生相應於該輸入資料之一回復資料;其中該頻率估計器包含:一第一三角積分調變器,用以累計該誤差信號產生一相位累計值,並在該相位累計值高於該相位臨界值時輸出一第一控制信號;一第二三角積分調變器,用以累計該誤差信號產生一頻率累計值,並在該頻率累計值高於該頻率臨界值時輸出一第二控制信號;一積分器,用以對該第二控制信號進行累加,以產生一積分信號;一計數器,用以根據該積分信號進行計數,以產 生一第三控制信號;以及一加法器,用以相加該第一控制信號與該第三控制信號,以產生該調整信號。
- 如請求項1所述的時脈資料回復裝置,其中該資料回復模組包含:一資料儲存電路,用以儲存該些資料值;一邊緣偵測電路,用以根據該些資料值判斷該輸入資料之至少一轉態點,以產生一選擇信號;以及一資料選擇電路,用以根據該選擇信號自該資料儲存電路選擇該些資料值中之至少一對應者,以產生該回復資料。
- 如請求項2所述的時脈資料回復裝置,其中該資料儲存電路更根據一本地時脈信號同步化該些資料值。
- 如請求項1所述的時脈資料回復裝置,其中該時脈產生模組包含:一多相位時脈產生器,用以根據一本地時脈信號產生該些第一時脈信號以及該至少一第二時脈信號;以及一相位內插器,用以根據該調整信號以及該參考時脈信號產生該本地時脈信號。
- 一種時脈資料回復方法,包含: 根據複數個第一時脈信號對一輸入資料取樣,以產生複數個資料值,其中該些第一時脈信號之相位彼此不同;根據至少一第二時脈信號偵測該輸入資料中之一相位誤差,以產生一誤差信號;根據該誤差信號、一相位臨界值以及一頻率臨界值產生一調整信號;根據該調整信號與一參考時脈信號產生該些第一時脈信號與該至少一第二時脈信號;以及根據該些資料值產生相應於該輸入資料之一回復資料;其中產生該調整信號的操作包含:經由一第一三角積分調變器累計該誤差信號以產生一相位累計值,並在該相位累計值高於該相位臨界值時輸出一第一控制信號;經由一第二三角積分調變器累計該誤差信號產生一頻率累計值,並在該頻率累計值高於該頻率臨界值時輸出一第二控制信號;經由一積分器對該第二控制信號進行累加,以產生一積分信號;經由一計數器根據該積分信號進行計數,以產生一第三控制信號;以及經由一加法器相加該第一控制信號與該第三控制信號,以產生該調整信號。
- 如請求項5所述的時脈資料回復方法,其 中產生該回復資料的操作包含:儲存該些資料值;根據該些資料值判斷該輸入資料之至少一轉態點,以產生一選擇信號;以及根據該選擇信號選擇該些資料值中之至少一對應者,以產生該回復資料。
- 如請求項6所述的時脈資料回復方法,更包含:根據一本地時脈信號同步化該些資料值。
- 如請求項5所述的時脈資料回復方法,其中產生該些第一時脈信號與該至少一第二時脈信號的操作包含:根據一本地時脈信號產生該些第一時脈信號以及該至少一第二時脈信號;以及經由一相位內插器根據該調整信號以及該參考時脈信號產生該本地時脈信號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105112841A TWI601404B (zh) | 2016-04-25 | 2016-04-25 | 時脈資料回復裝置與方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105112841A TWI601404B (zh) | 2016-04-25 | 2016-04-25 | 時脈資料回復裝置與方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI601404B true TWI601404B (zh) | 2017-10-01 |
TW201739207A TW201739207A (zh) | 2017-11-01 |
Family
ID=61011361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105112841A TWI601404B (zh) | 2016-04-25 | 2016-04-25 | 時脈資料回復裝置與方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI601404B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110611496A (zh) * | 2018-06-14 | 2019-12-24 | 创意电子股份有限公司 | 时脉数据回复装置与相位控制方法 |
TWI700914B (zh) * | 2018-04-27 | 2020-08-01 | 瑞昱半導體股份有限公司 | 時脈資料回復裝置 |
CN112260685A (zh) * | 2019-07-22 | 2021-01-22 | 创意电子股份有限公司 | 时脉数据回复装置与方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI775389B (zh) * | 2021-04-15 | 2022-08-21 | 智原科技股份有限公司 | 時脈資料校正電路 |
-
2016
- 2016-04-25 TW TW105112841A patent/TWI601404B/zh active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI700914B (zh) * | 2018-04-27 | 2020-08-01 | 瑞昱半導體股份有限公司 | 時脈資料回復裝置 |
CN110611496A (zh) * | 2018-06-14 | 2019-12-24 | 创意电子股份有限公司 | 时脉数据回复装置与相位控制方法 |
CN110611496B (zh) * | 2018-06-14 | 2023-04-07 | 创意电子股份有限公司 | 时脉数据回复装置与相位控制方法 |
CN112260685A (zh) * | 2019-07-22 | 2021-01-22 | 创意电子股份有限公司 | 时脉数据回复装置与方法 |
CN112260685B (zh) * | 2019-07-22 | 2023-08-11 | 创意电子股份有限公司 | 时脉数据回复装置与方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201739207A (zh) | 2017-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107306178B (zh) | 时脉数据回复装置与方法 | |
US11290115B2 (en) | Low latency combined clock data recovery logic network and charge pump circuit | |
TWI474701B (zh) | 時脈回復電路及並列輸出電路 | |
JP4754578B2 (ja) | 位相比較器及び位相調整回路 | |
US7974375B2 (en) | Linear phase detector and clock/data recovery circuit thereof | |
TWI601404B (zh) | 時脈資料回復裝置與方法 | |
US8698527B2 (en) | Circuit and method for preventing false lock and delay locked loop using the same | |
TWI535213B (zh) | 時脈資料回復電路與方法 | |
JP2008066879A (ja) | オーバーサンプリング回路及びオーバーサンプリング方法 | |
TW202002561A (zh) | 時脈資料回復裝置與相位控制方法 | |
US7936855B2 (en) | Oversampling data recovery circuit and method for a receiver | |
KR20180004283A (ko) | 클록 및 데이터 복원을 위한 다중-모드 위상-주파수 검출기 | |
US11012077B2 (en) | Integrated circuit detecting frequency and phase of clock signal and clock and data recovery circuit including the integrated circuit | |
US8513994B2 (en) | State machine for deskew delay locked loop | |
JP2013070323A (ja) | Cdr回路及びcdr方法 | |
US6960960B2 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
KR20150069493A (ko) | 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로 | |
CN111262562B (zh) | 亚稳态检测电路 | |
US7321647B2 (en) | Clock extracting circuit and clock extracting method | |
US8917129B1 (en) | Generating signals with accurate quarter-cycle intervals using digital delay locked loop | |
KR101722437B1 (ko) | 주파수 검출 장치 및 그 방법과, 이를 이용한 클럭 및 데이터 복원 회로 | |
CN110611496B (zh) | 时脉数据回复装置与相位控制方法 | |
US11711200B2 (en) | Multiphase clock generators with digital calibration | |
KR101488597B1 (ko) | 멀티채널 인터페이스 장치 | |
US11444746B1 (en) | Phasing detection of asynchronous dividers |