JP2013070323A - Ｃｄｒ回路及びｃｄｒ方法 - Google Patents

Ｃｄｒ回路及びｃｄｒ方法 Download PDF

Info

Publication number
JP2013070323A
JP2013070323A JP2011208873A JP2011208873A JP2013070323A JP 2013070323 A JP2013070323 A JP 2013070323A JP 2011208873 A JP2011208873 A JP 2011208873A JP 2011208873 A JP2011208873 A JP 2011208873A JP 2013070323 A JP2013070323 A JP 2013070323A
Authority
JP
Japan
Prior art keywords
signal
data
sampling clock
circuit
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011208873A
Other languages
English (en)
Inventor
Junichiro Shirai
井 惇一郎 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011208873A priority Critical patent/JP2013070323A/ja
Priority to US13/425,265 priority patent/US20130076412A1/en
Publication of JP2013070323A publication Critical patent/JP2013070323A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】ロック状態であるか否かを検出し、その検出結果を出力するＣＤＲ回路及びＣＤＲ方法を提供する。
【解決手段】受信データ信号をサンプリングするデータサンプリングクロック信号に同期して、受信データ信号をサンプリングしてサンプルドデータ信号を生成するデータサンプリング回路、データサンプリングクロック信号に対して位相がずれたエッジサンプリングクロック信号に同期して、受信データ信号をサンプリングしてサンプルドエッジ信号を生成するエッジサンプリング回路、データサンプリングクロック信号に同期して、受信データ信号の振幅と基準電圧との比較結果信号を出力する振幅比較回路を備え、比較結果信号、サンプルドデータ信号およびサンプルドエッジ信号に基づいて、データサンプリングクロック信号の位相を調整する位相シフタ回路、及び受信データ信号とデータサンプリングクロック信号との位相関係を検出するロック検出回路を備える。
【選択図】図３

Description

本発明の実施形態は、ＣＤＲ（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）回路及びＣＤＲ方法に関する。
従来、高速シリアルデータ伝送で用いられるＣＤＲ回路がある。
特開１１−３１７７２９
ロック状態であるか否かをより適切に検出し、その検出結果を出力することが可能なＣＤＲ回路及びＣＤＲ方法を提供する。
実施例に従ったＣＤＲ回路は、基準電圧を生成する基準電圧生成回路を備える。ＣＤＲ回路は、前記受信データ信号のデータをサンプリングするためのデータサンプリングクロック信号に同期して、前記受信データ信号をサンプリングしてサンプルドデータ信号を生成するデータサンプリング回路を備える。ＣＤＲ回路は、前記データサンプリングクロック信号に対して位相がずれたエッジサンプリングクロック信号に同期して、前記受信データ信号をサンプリングしてサンプルドエッジ信号を生成するエッジサンプリング回路を備える。ＣＤＲ回路は、前記データサンプリングクロック信号に同期して、前記受信データ信号の振幅と前記基準電圧とを比較し、この比較により得られた比較結果信号を出力する振幅比較回路を備える。ＣＤＲ回路は、前記比較結果信号、前記サンプルドデータ信号および前記サンプルドエッジ信号に基づいて、前記データサンプリングクロック信号の位相を調整する位相シフタ回路を備える。ＣＤＲ回路は、前記比較結果信号および前記サンプルドデータ信号に基づいて、前記受信データ信号とデータサンプリングクロック信号との位相関係を検出するロック検出回路を備える。
前記ロック検出回路は、前記比較結果信号が、前記基準電圧よりも前記受信データ信号の振幅の方が大きいことを示す場合には、前記データサンプリングクロック信号が前記受信データ信号のデータの位相をロックしているロック状態であると判断し、ロックフラグ信号を出力する。
実施例に従ったＣＤＲ方法は、受信データ信号の振幅の最大値よりも小さい値に基準電圧を設定する。ＣＤＲ方法は、データサンプリングクロック信号に同期した前記受信データ信号の振幅と前記基準電圧とを比較した比較結果を出力する。ＣＤＲ方法は、前記比較結果が前記基準電圧よりも前記データサンプリングクロック信号に同期した前記データ信号の振幅が大きい状態を示す場合、前記データサンプリングクロック信号が前記受信データの位相をロックしているロック状態と判断し、前記比較結果が前記基準電圧よりも前記データサンプリングクロック信号に同期した前記データ信号の振幅が小さい状態を示す場合、前記データサンプリングクロック信号が前記受信データ信号の位相をロックしていない未ロック状態であると判断する。
図１は、デタミニスティックなジッタを含む受信データ信号、データサンプリングクロック信号、およびサンプリングするためのエッジサンプリングクロック信号の関係が理想的な位相の状態である場合を示す図である。 図２は、デタミニスティックなジッタを含む受信データ信号、データサンプリングクロック信号、およびサンプリングするためのエッジサンプリングクロック信号の関係が誤ロック状態である場合を示す図である。 図３は、実施例１に係るＣＤＲ回路１００の構成の一例を示す図である。 図４は、理想的な位相の状態における、デタミニスティックなジッタを含む受信データ信号と基準電圧との関係を示す図である。 図５は、誤ロック状態における、デタミニスティックなジッタを含む受信データ信号と基準電圧との関係を示す図である。 図６は、実施例２に係るＣＤＲ回路２００の構成の一例を示す図である。 図７は、イコライザの出力信号（受信データ信号）の振幅の目標値と基準電圧との関係を示す図である。 図８は、実施例３に係るＣＤＲ回路３００の構成の一例を示す図である。 図９は、イコライザＥＱの出力信号（受信データ信号）の振幅の最大値と基準電圧との関係を示す図である。
ＣＤＲ回路は、受信データ信号のデータに対して、受信データ信号ＲＸ＿Ｐ／Ｎのデータをサンプリングするためのデータサンプリングクロック信号ＣＬＫの位相を調整する。
ここで、図１は、デタミニスティックなジッタを含む受信データ信号、データサンプリングクロック信号、およびサンプリングするためのエッジサンプリングクロック信号の関係が理想的な位相の状態である場合を示す図である。
図１に示すように、データサンプリングクロック信号ＣＬＫが、受信データ信号ＲＸ＿Ｐ／Ｎのデータの位相をロックしている。また、エッジサンプリングクロック信号ＣＬＫＢが、受信データ信号のエッジの位相をロックしている。
このように、理想的な位相関係では、受信データ信号ＲＸ＿Ｐ／Ｎのパターンの中心付近を、データサンプリングクロック信号ＣＬＫが叩いている（図１の矢印Ａ）。
また、図２は、デタミニスティックなジッタを含む受信データ信号、データサンプリングクロック信号、およびサンプリングするためのエッジサンプリングクロック信号の関係が誤ロック状態である場合を示す図である。
図２に示すように、データサンプリングクロック信号ＣＬＫが、受信データ信号ＲＸ＿Ｐ／Ｎのエッジの位相をロックしている（図２の矢印Ｂ）。また、エッジサンプリングクロック信号ＣＬＫＢが、受信データ信号のデータの位相をロックしている。
すなわち、図２に示す状態では、データサンプリングクロック信号ＣＬＫが、受信データ信号ＲＸ＿Ｐ／Ｎのデータの位相をロックしていない（未ロック状態）。
ここで、バイナリフェーズディテクタ等を使用したＣＤＲ回路は、回路構成が簡単になるというメリットがある。しかし、このようなＣＤＲ回路は、検出できる位相情報には位相差の量が含まれず、位相が遅れているか否かの情報しか得られない。
このため、受信データ信号にＩＳＩ（Ｉｎｔｅｒ Ｓｙｍｂｏｌ Ｉｎｔｅｒｆｅｒｅｎｃｅ）等のデタミニスティックなジッタ（Ｄｊ）が多く含まれる場合に、本来ロックすべき位相ではなく、誤った位相でロックしてしまう状態（受信データ信号の遷移の間に、データサンプリングクロックによりサンプリングするタイミングが位置する状態）になり得る。以下では、この状態を誤ロック状態と呼ぶ。この誤ロック状態では、エッジをサンプリングするはずのエッジサンプルクロックでデータを読み出せる状態になっている。
上記ＣＤＲ回路では、データサンプリングクロック信号ＣＬＫが受信データ信号ＲＸ＿Ｐ／Ｎのエッジをサンプリングしていても、正常なロック状態であると判断してしまう問題がある。
そこで、以下の実施例では、ロック状態であるか否かをより適切に検出し、その検出結果を出力することが可能なＣＤＲ回路について提案する。
以下、実施例について、図面に基づいて説明する。
図３は、実施例１に係るＣＤＲ回路１００の構成の一例を示す図である。また、図４は、理想的な位相の状態における、デタミニスティックなジッタを含む受信データ信号と基準電圧との関係を示す図である。また、図５は、誤ロック状態における、デタミニスティックなジッタを含む受信データ信号と基準電圧との関係を示す図である。
図３に示すように、ＣＤＲ回路１００は、受信データ信号（高速シリアルデータ）ＲＸ＿Ｐ／Ｎをクロック信号でサンプリングした結果を出力するようになっている。このＣＤＲ回路１００は、例えば、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ） Ｅｘｐｒｅｓｓ、または、ＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）、またはＵＳＢ３．０（ＳｕｐｅｒＳｐｅｅｄ ＵＳＢ）に適応される。
このＣＤＲ回路１００は、基準電圧生成回路１と、振幅比較回路２と、データサンプリング回路３と、エッジサンプリング回路４と、ロック検出回路５と、位相シフタ回路６と、を備える。
基準電圧生成回路１は、基準電圧ＲＥＦを生成し出力するようになっている。この基準電圧生成回路１は、例えば、受信データ信号ＲＸ＿Ｐ／Ｎの振幅の最大値（ＲＸ＿Ｐ／Ｎ ＶｍａｘＰ、ＲＸ＿Ｐ／Ｎ ＶｍａｘＮ）よりも小さい値に基準電圧ＲＥＦ（ＲＥＦ＿Ｐ、ＲＥＦ＿Ｎ）を設定する（図４、図５）。また、基準電圧生成回路１は、例えば、受信データ信号ＲＸ＿Ｐ／Ｎのエッジの振幅の値よりも大きい値に基準電圧ＲＥＦ（ＲＥＦ＿Ｐ、ＲＥＦ＿Ｎ）を設定する（図４、図５）。
なお、ここでは、受信データ信号ＲＸ＿Ｐ／Ｎの振幅の値、および基準電圧ＲＥＦの値は、受信データ信号ＲＸ＿Ｐ／Ｎの振幅がゼロの点を基準として、極性が負の場合は絶対値で表現されるものとする（以下、同様）。
データサンプリング回路３は、データサンプリングクロック信号ＣＬＫに同期して、受信データ信号ＲＸ＿Ｐ／Ｎをサンプリングしてサンプルドデータ信号ＤＡＴＡを生成するようになっている。既述のように、データサンプリングクロック信号ＣＬＫは、受信データ信号ＲＸ＿Ｐ／Ｎのデータをサンプリングするための信号である。
このデータサンプリング回路３は、例えば、図３に示すように、センスアンプ３ａと、２つのフリップフロップ３ｂ、３ｃと、を有する。
センスアンプ３ａは、データサンプリングクロック信号ＣＬＫに同期して、受信データ信号ＲＸ＿Ｐ／Ｎの電圧差を増幅した信号を出力する。
フリップフロップ３ｂは、センスアンプ３ａが出力した信号が入力される。このフリップフロップ３ｂは、データサンプリングクロック信号ＣＬＫに同期して、入力された信号を保持し出力する。
フリップフロップ３ｃは、フリップフロップ３ｂが出力した信号が入力される。このフリップフロップ３ｃは、データサンプリングクロック信号ＣＬＫに同期して、入力された信号を保持し、既述のサンプルドデータ信号ＤＡＴＡを出力する。
また、振幅比較回路２は、データサンプリングクロック信号ＣＬＫに同期して、受信データ信号ＲＸ＿Ｐ／Ｎの振幅と基準電圧ＲＥＦとを比較し、この比較により得られた比較結果信号ＪＵＤＧＥを出力するようになっている。
この振幅比較回路２は、例えば、図３に示すように、センスアンプ２ａと、２つのフリップフロップ２ｂ、２ｃと、を有する。
センスアンプ２ａは、データサンプリングクロック信号ＣＬＫに同期して、受信データ信号ＲＸ＿Ｐ／Ｎの振幅と基準電圧ＲＥＦとを比較し、この比較結果に応じた信号を出力する。
フリップフロップ２ｂは、センスアンプ２ａが出力した信号が入力される。このフリップフロップ２ｂは、データサンプリングクロック信号ＣＬＫに同期して、入力された信号を保持し出力する。
フリップフロップ２ｃは、フリップフロップ２ｂが出力した信号が入力される。このフリップフロップ２ｃは、データサンプリングクロック信号ＣＬＫに同期して、入力された信号を保持し、既述の比較結果信号ＪＵＤＧＥを出力する。
したがって、この比較結果信号ＪＵＤＧＥとサンプルドデータ信号ＤＡＴＡとは、位相が揃っている。
また、エッジサンプリング回路４は、エッジサンプリングクロック信号ＣＬＫＢに同期して、受信データ信号ＲＸ＿Ｐ／Ｎをサンプリングしてサンプルドエッジ信号ＥＤＧＥを生成するようになっている。エッジサンプリングクロック信号ＣＬＫＢは、データサンプリングクロック信号ＣＬＫに対して（例えば、半周期だけ）位相がずれ且つ受信データ信号ＲＸ＿Ｐ／Ｎのエッジをサンプリングするための信号である。
このエッジサンプリング回路４は、例えば、図３に示すように、センスアンプ４ａと、ラッチ回路４ｂと、フリップフロップ４ｃと、を有する。
センスアンプ４ａは、エッジサンプリングクロック信号ＣＬＫＢに同期して、受信データ信号ＲＸ＿Ｐ／Ｎの電圧差を増幅した信号を出力する。
ラッチ回路４ｂは、センスアンプ４ａが出力した信号が入力される。このラッチ回路４ｂは、データサンプリングクロック信号ＣＬＫに同期して、入力された信号を保持し出力する。
フリップフロップ４ｃは、ラッチ回路４ｂが出力した信号が入力される。このフリップフロップ４ｃは、データサンプリングクロック信号ＣＬＫに同期して、入力された信号を保持し、既述のサンプルドエッジ信号ＥＤＧＥを出力する。
したがって、このサンプルドエッジ信号ＥＤＧＥは、比較結果信号ＪＵＤＧＥおよびサンプルドデータ信号ＤＡＴＡと位相が半周期ずれている。
また、位相シフタ回路６は、受信データ信号ＲＸ＿Ｐ／Ｎのデータをサンプルすべきデータサンプリングクロック信号ＣＬＫと、受信データ信号ＲＸ＿Ｐ／Ｎのエッジをサンプルすべきエッジサンプリングクロック信号ＣＬＫＢと、を外部クロックＣＬＫｉｎから生成するようになっている。
位相シフタ回路６は、サンプルドデータ信号ＤＡＴＡ、サンプルドエッジ信号ＥＤＧＥ、および比較結果信号ＪＵＤＧＥに基づいて、データサンプリングクロック信号ＣＬＫの位相が受信データ信号ＲＸ＿Ｐ／Ｎのデータの位相から遅れているか進んでいるかを判断する。なお、位相シフタ回路６は、比較結果信号ＪＵＤＧＥが入力されていなくても、受信データ信号ＲＸ＿Ｐ／Ｎのデータの位相を判断可能である。
そして、位相シフタ回路６は、この判断した結果に基づいて、データサンプリングクロック信号ＣＬＫで受信データ信号ＲＸ＿Ｐ／Ｎのデータの位相をロック（エッジサンプリングクロック信号ＣＬＫＢで受信データ信号ＲＸ＿Ｐ／Ｎのエッジをロック）するように、データサンプリングクロック信号ＣＬＫおよびエッジサンプリングクロック信号ＣＬＫＢの位相を調整する。
また、ロック検出回路５は、比較結果信号ＪＵＤＧＥとサンプルドデータ信号ＤＡＴＡとに基づいて、受信データ信号ＲＸ＿Ｐ／Ｎとデータサンプリングクロック信号ＣＬＫとの位相関係（ロック状態であるか否か）を検出し、この検出結果に応じた信号を出力するようになっている。
例えば、このロック検出回路５は、比較結果信号ＪＵＤＧＥが、基準電圧ＲＥＦよりも受信データ信号ＲＸ＿Ｐ／Ｎの振幅の方が大きいことを示す場合（図４の矢印Ｄ）には、データサンプリングクロック信号ＣＬＫが受信データ信号ＲＸ＿Ｐ／Ｎのデータの位相をロックしているロック状態であると判断し、ロックフラグ信号Ｆを出力する。
一方、ロック検出回路５は、比較結果信号ＪＵＤＧＥが、基準電圧ＲＥＦよりも受信データ信号ＲＸ＿Ｐ／Ｎの振幅の方が小さいことを示す場合（図５の矢印Ｅ）には、データサンプリングクロック信号ＣＬＫが受信データ信号ＲＸ＿Ｐ／Ｎのデータの位相をロックしていない未ロック状態であると判断し、ロックフラグ信号Ｆを出力しない。言い換えれば、この場合、ロック検出回路５は、未ロック状態を示す未ロックフラグ信号（図示せず）を出力する。
ここで、より好ましくは、ロック検出回路５は、比較結果信号ＪＵＤＧＥとサンプルドデータ信号ＤＡＴＡとに基づいて、ロックフラグ信号Ｆを出力する。すなわち、例えば、ロック検出回路５は、比較結果信号ＪＵＤＧＥが、基準電圧ＲＥＦよりも受信データ信号ＲＸ＿Ｐ／Ｎの振幅の方が大きいことを示し、且つ、サンプルドデータ信号ＤＡＴＡが、予め設定されたデータパターンに一致する場合には、ロックフラグ信号Ｆを出力する。
これにより、ロックフラグ信号Ｆの信頼性を向上することができる。
なお、該データパターンは、受信データ信号ＲＸ＿Ｐ／Ｎのデータを正常なロック状態でサンプルしたデータパターンに対応する。特に、該データパターンは、例えば、ＣＯＭＭＡ、または、Ｋ２８．５と呼ばれるデータパターンである。該データパターンは、ロック検出回路５に予め記憶されている。
また、既述のように、未ロック状態では、受信データ信号ＲＸ＿Ｐ／Ｎの遷移の間に、データサンプリングクロック信号ＣＬＫによりサンプリングするタイミングが位置する。
なお、例えば、図示しない信号処理システムが、このロックフラグ信号Ｆに基づいて、サンプルドデータ信号ＤＡＴＡがロック状態でサンプリングされたことを示すことを認識することができる。
一方、ロックフラグ信号Ｆが出力されていない場合は、該信号処理システムは、サンプルドデータ信号ＤＡＴＡが未ロック状態でサンプリングされたことを認識することができる。
このように、該信号処理システムは、ロックフラグ信号Ｆに基づいて、サンプルドデータ信号ＤＡＴＡの有効性を判断することができる。
特に、既述のように、より好ましくは、ロック検出回路５は、比較結果信号ＪＵＤＧＥとサンプルドデータ信号ＤＡＴＡとに基づいて、ロックフラグ信号Ｆを出力する。
これにより、ロックフラグ信号Ｆの信頼性がより向上するため、該信号処理システムは、ロックフラグ信号Ｆに基づいて、サンプルドデータ信号ＤＡＴＡの有効性をより的確に判断することができる。
以上のように、本実施例１に係るＣＤＲ回路によれば、ロック状態であるか否かをより適切に検出し、その検出結果を出力することができる。
既述の実施例１では、基準電圧生成回路が予め設定された値の基準電圧を生成する場合について説明した。
本実施例２では、基準電圧生成回路がイコライザに設定された出力信号（受信データ信号）の振幅の目標値よりも小さい値に基準電圧を設定する場合について説明する。
図６は、実施例２に係るＣＤＲ回路２００の構成の一例を示す図である。また、図７は、イコライザの出力信号（受信データ信号）の振幅の目標値と基準電圧との関係を示す図である。なお、図６において、図３の符号と同じ符号は、実施例１と同様の構成を示す。
図６に示すように、ＣＤＲ回路２００は、実施例１と同様に、基準電圧生成回路１と、振幅比較回路２と、データサンプリング回路３と、エッジサンプリング回路４と、ロック検出回路５と、位相シフタ回路６と、を備える。
ここで、実施例１と異なる点は、イコライザＥＱがシリアルデータ信号を増幅して受信データ信号ＲＸ＿Ｐ／Ｎを出力する点である。
したがって、受信データ信号ＲＸ＿Ｐ／Ｎの振幅は、イコライザＥＱに設定された受信データ信号ＲＸ＿Ｐ／Ｎの振幅の目標値Ｔ＿Ｐ／Ｎに応じて変化することになる。
そこで、基準電圧生成回路１は、イコライザＥＱに設定された受信データ信号ＲＸ＿Ｐ／Ｎの振幅の目標値Ｔ＿Ｐ／Ｎよりも小さい値に基準電圧ＲＥＦを設定するようになっている（図７）。
そして、振幅比較回路２は、実施例１と同様に、データサンプリングクロック信号ＣＬＫに同期して、受信データ信号ＲＸ＿Ｐ／Ｎの振幅と基準電圧ＲＥＦとを比較し、この比較により得られた比較結果信号ＪＵＤＧＥを出力する。
そして、ロック検出回路５は、比較結果信号ＪＵＤＧＥとサンプルドデータ信号ＤＡＴＡとに基づいて、受信データ信号ＲＸ＿Ｐ／Ｎとデータサンプリングクロック信号ＣＬＫとの位相関係（ロック状態であるか否か）を検出し、この検出結果に応じてロックフラグ信号Ｆを出力する。
このように、ＣＤＲ回路２００は、イコライザＥＱに設定された振幅の目標値に拘わらず、適切に比較結果信号ＪＵＤＧＥを生成し、この比較結果信号ＪＵＤＧＥに基づいて、ロックフラグ信号Ｆを出力することができる。
なお、この実施例２に係るＣＤＲ回路２００のその他の構成および機能は、実施例１と同様である。
すなわち、本実施例２に係るＣＤＲ回路によれば、実施例１と同様に、ロック状態であるか否かをより適切に検出し、その検出結果を出力することができる。
本実施例３では、基準電圧生成回路がイコライザの出力信号（受信データ信号）の振幅の最大値よりも小さい値に基準電圧を設定する場合について説明する。
図８は、実施例３に係るＣＤＲ回路３００の構成の一例を示す図である。また、図９は、イコライザＥＱの出力信号（受信データ信号）の振幅の最大値と基準電圧との関係を示す図である。なお、図８において、図６の符号と同じ符号は、実施例２と同様の構成を示す。
図８に示すように、ＣＤＲ回路３００は、実施例２と同様に、基準電圧生成回路１と、振幅比較回路２と、データサンプリング回路３と、エッジサンプリング回路４と、ロック検出回路５と、位相シフタ回路６とを備え、更に振幅検出回路７を備える。
ここで、実施例２と同様に、イコライザＥＱがシリアルデータ信号を増幅して受信データ信号ＲＸ＿Ｐ／Ｎを出力する。
したがって、実施例２と同様に、受信データ信号ＲＸ＿Ｐ／Ｎの振幅は、イコライザＥＱに設定された受信データ信号ＲＸ＿Ｐ／Ｎの振幅の目標値Ｔ＿Ｐ／Ｎに応じて変化することになる。
そこで、振幅検出回路７は、イコライザＥＱが出力した受信データ信号ＲＸ＿Ｐ／Ｎの振幅の最大値を検出するようになっている。
そして、基準電圧生成回路１は、振幅検出回路７が検出した受信データ信号ＲＸ＿Ｐ／Ｎの振幅の最大値よりも小さい値に基準電圧ＲＥＦを設定するようになっている（図９）。
そして、振幅比較回路２は、実施例１と同様に、データサンプリングクロック信号ＣＬＫに同期して、受信データ信号ＲＸ＿Ｐ／Ｎの振幅と基準電圧ＲＥＦとを比較し、この比較により得られた比較結果信号ＪＵＤＧＥを出力する。
そして、ロック検出回路５は、比較結果信号ＪＵＤＧＥとサンプルドデータ信号ＤＡＴＡとに基づいて、受信データ信号ＲＸ＿Ｐ／Ｎとデータサンプリングクロック信号ＣＬＫとの位相関係（ロック状態であるか否か）を検出し、この検出結果に応じてロックフラグ信号Ｆを出力する。
このように、ＣＤＲ回路３００は、イコライザＥＱに設定された振幅の目標値に拘わらず、適切に比較結果信号ＪＵＤＧＥを生成し、この比較結果信号ＪＵＤＧＥに基づいて、ロックフラグ信号Ｆを出力することができる。
なお、この実施例３に係るＣＤＲ回路３００のその他の構成および機能は、実施例１と同様である。
すなわち、本実施例３に係るＣＤＲ回路によれば、実施例１と同様に、ロック状態であるか否かをより適切に検出し、その検出結果を出力することができる。
なお、以上の各実施例においては、受信データ信号が差動信号である場合を例に説明したが、受信データ信号が単相信号である場合も、同様に説明される。
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
１ 基準電圧生成回路
２ 振幅比較回路
３ データサンプリング回路
４ エッジサンプリング回路
５ ロック検出回路
６ 位相シフタ回路
７ 振幅検出回路
１００、２００、３００ ＣＤＲ回路
ＥＱ イコライザ

Claims (6)

  1. シリアルデータ信号を増幅して受信データ信号を出力するイコライザと、
    前記受信データ信号の振幅の最大値を検出する振幅検出回路と
    前記振幅検出回路が検出した前記受信データ信号の振幅の最大値よりも小さい値に設定した基準電圧を生成する基準電圧生成回路と、
    前記受信データ信号のデータをサンプリングするためのデータサンプリングクロック信号に同期して、前記受信データ信号をサンプリングしてサンプルドデータ信号を生成するデータサンプリング回路と、
    前記データサンプリングクロック信号に対して位相がずれたエッジサンプリングクロック信号に同期して、前記受信データ信号をサンプリングしてサンプルドエッジ信号を生成するエッジサンプリング回路と、
    前記データサンプリングクロック信号に同期して、前記受信データ信号の振幅と前記基準電圧とを比較し、この比較により得られた比較結果信号を出力する振幅比較回路と、
    前記比較結果信号、前記サンプルドデータ信号および前記サンプルドエッジ信号に基づいて、前記データサンプリングクロック信号の位相を調整する位相シフタ回路と、
    前記比較結果信号および前記サンプルドデータ信号に基づいて、前記受信データ信号とデータサンプリングクロック信号との位相関係を検出するロック検出回路と、を備え、
    前記ロック検出回路は、
    前記比較結果信号が、前記基準電圧よりも前記データサンプリングクロック信号に同期した前記受信データ信号の振幅の方が大きいことを示す場合には、前記データサンプリングクロック信号が前記受信データ信号のデータの位相をロックしているロック状態であると判断し、ロックフラグ信号を出力する
    ことを特徴とするＣＤＲ回路。
  2. 基準電圧を生成する基準電圧生成回路と、
    受信データ信号のデータをサンプリングするためのデータサンプリングクロック信号に同期して、前記受信データ信号をサンプリングしてサンプルドデータ信号を生成するデータサンプリング回路と、
    前記データサンプリングクロック信号に対して位相がずれたエッジサンプリングクロック信号に同期して、前記受信データ信号をサンプリングしてサンプルドエッジ信号を生成するエッジサンプリング回路と、
    前記データサンプリングクロック信号に同期して、前記受信データ信号の振幅と前記基準電圧とを比較し、この比較により得られた比較結果信号を出力する振幅比較回路と、
    前記サンプルドデータ信号および前記サンプルドエッジ信号に基づいて、前記データサンプリングクロック信号の位相を調整する位相シフタ回路と、
    前記比較結果信号および前記サンプルドデータ信号に基づいて、前記受信データ信号とデータサンプリングクロック信号との位相関係を検出するロック検出回路と、を備え、
    前記ロック検出回路は、
    前記比較結果信号が、前記基準電圧よりも前記データサンプリングクロック信号に同期した前記受信データ信号の振幅の方が大きいことを示す場合には、前記データサンプリングクロック信号が前記受信データ信号のデータの位相をロックしているロック状態であると判断し、ロックフラグ信号を出力する
    ことを特徴とするＣＤＲ回路。
  3. 前記基準電圧生成回路は、前記受信データ信号の振幅の最大値よりも小さい値に前記基準電圧を設定する
    ことを特徴とする請求項２に記載のＣＤＲ回路。
  4. 前記位相シフタ回路は、
    前記サンプルドデータ信号および前記比較結果信号に基づいて、前記データサンプリングクロック信号の位相を調整する
    ことを特徴とする請求項２または３に記載のＣＤＲ回路。
  5. シリアルデータ信号を増幅して受信データ信号を出力するイコライザと、
    前記イコライザに設定された前記受信データ信号の振幅の目標値よりも小さい値に設定した基準電圧を生成する基準電圧生成回路と、
    前記受信データ信号のデータをサンプリングするためのデータサンプリングクロック信号に同期して、前記受信データ信号をサンプリングしてサンプルドデータ信号を生成するデータサンプリング回路と、
    前記データサンプリングクロック信号に対して位相がずれたエッジサンプリングクロック信号に同期して、前記受信データ信号をサンプリングしてサンプルドエッジ信号を生成するエッジサンプリング回路と、
    前記データサンプリングクロック信号に同期して、前記受信データ信号の振幅と前記基準電圧とを比較し、この比較により得られた比較結果信号を出力する振幅比較回路と、
    前記サンプルドデータ信号および前記サンプルドエッジ信号に基づいて、前記データサンプリングクロック信号の位相を調整する位相シフタ回路と、
    前記比較結果信号および前記サンプルドデータ信号に基づいて、前記受信データ信号とデータサンプリングクロック信号との位相関係を検出するロック検出回路と、を備え、
    前記ロック検出回路は、
    前記比較結果信号が、前記基準電圧よりも前記データサンプリングクロック信号に同期した前記受信データ信号の振幅の方が大きいことを示す場合には、前記データサンプリングクロック信号が前記受信データ信号のデータの位相をロックしているロック状態であると判断し、ロックフラグ信号を出力する
    ことを特徴とするＣＤＲ回路。
  6. 受信データ信号の振幅の最大値よりも小さい値に基準電圧を設定し、
    データサンプリングクロック信号に同期した前記受信データ信号の振幅と前記基準電圧とを比較した比較結果を出力し、
    前記比較結果が前記基準電圧よりも前記データサンプリングクロック信号に同期した前記データ信号の振幅が大きい状態を示す場合、前記データサンプリングクロック信号が前記受信データの位相をロックしているロック状態と判断し、前記比較結果が前記基準電圧よりも前記データサンプリングクロック信号に同期した前記データ信号の振幅が小さい状態を示す場合、前記データサンプリングクロック信号が前記受信データ信号の位相をロックしていない未ロック状態であると判断するＣＤＲ方法。
JP2011208873A 2011-09-26 2011-09-26 Ｃｄｒ回路及びｃｄｒ方法 Withdrawn JP2013070323A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011208873A JP2013070323A (ja) 2011-09-26 2011-09-26 Ｃｄｒ回路及びｃｄｒ方法
US13/425,265 US20130076412A1 (en) 2011-09-26 2012-03-20 Cdr circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011208873A JP2013070323A (ja) 2011-09-26 2011-09-26 Ｃｄｒ回路及びｃｄｒ方法

Publications (1)

Publication Number Publication Date
JP2013070323A true JP2013070323A (ja) 2013-04-18

Family

ID=47910627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011208873A Withdrawn JP2013070323A (ja) 2011-09-26 2011-09-26 Ｃｄｒ回路及びｃｄｒ方法

Country Status (2)

Country Link
US (1) US20130076412A1 (ja)
JP (1) JP2013070323A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756742B1 (en) 2019-02-27 2020-08-25 Toshiba Memory Corporation Clock recovery circuit and receiving device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379921B2 (en) 2014-08-25 2016-06-28 Mediatek Inc. Method for performing data sampling control in an electronic device, and associated apparatus
KR102368864B1 (ko) 2015-10-22 2022-03-03 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로
CN111010169B (zh) * 2018-10-08 2024-01-19 中兴通讯股份有限公司 相位检测方法、装置、存储介质及电子装置
CN115996111B (zh) * 2023-03-24 2023-06-27 湖南迈克森伟电子科技有限公司 采样时钟信号的生成方法、符号同步方法以及相关装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739321A (en) * 1983-02-28 1988-04-19 Computer Automation, Inc. Decentralized line reservation interface within a local data network
US5864585A (en) * 1996-10-07 1999-01-26 Erisman; David Cosine segment communications system
US7423983B1 (en) * 1999-09-20 2008-09-09 Broadcom Corporation Voice and data exchange over a packet based network
CN101641901B (zh) * 2007-03-20 2014-05-07 Nxp股份有限公司 数据通信系统的快速加电
JP2009188489A (ja) * 2008-02-04 2009-08-20 Nec Electronics Corp 複数チャンネルの信号を送受信する送信回路及び受信回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756742B1 (en) 2019-02-27 2020-08-25 Toshiba Memory Corporation Clock recovery circuit and receiving device

Also Published As

Publication number Publication date
US20130076412A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
US10615956B2 (en) Clock and data recovery device and phase detection method
US9793903B1 (en) Device and method for recovering clock and data
JP2013070323A (ja) Ｃｄｒ回路及びｃｄｒ方法
US20130009679A1 (en) Bang-bang phase detector with hysteresis
US7936855B2 (en) Oversampling data recovery circuit and method for a receiver
EP1841059B1 (en) Phase comparator
TWI601404B (zh) 時脈資料回復裝置與方法
US20130321047A1 (en) Distortion tolerant clock and data recovery
JP2017079405A (ja) 周波数検出方法
US9698808B1 (en) Phase measurement and correction circuitry
US8570078B2 (en) CDR circuit
US9793914B2 (en) Analog-to-digital converter, electronic device, and method of controlling analog-to-digital converter
JP6413585B2 (ja) 送信回路、集積回路及びパラレルシリアル変換方法
US20100177790A1 (en) Timing recovery circuit, communication node, network system, and electronic device
JP6631117B2 (ja) 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法
JP5369524B2 (ja) クロック・データ・リカバリ回路
US9225371B2 (en) Offset compensation for serial links
US9136850B2 (en) Phase aligner with short lock time
CN111262562A (zh) 亚稳态检测电路
US11444746B1 (en) Phasing detection of asynchronous dividers
JP4849470B2 (ja) 周波数／位相比較器
JP6695200B2 (ja) シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法
US9209813B2 (en) Coarse data aligner
JP6492467B2 (ja) 受信回路及び半導体集積回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202