CN111262562A - 亚稳态检测电路 - Google Patents

亚稳态检测电路 Download PDF

Info

Publication number
CN111262562A
CN111262562A CN202010136969.7A CN202010136969A CN111262562A CN 111262562 A CN111262562 A CN 111262562A CN 202010136969 A CN202010136969 A CN 202010136969A CN 111262562 A CN111262562 A CN 111262562A
Authority
CN
China
Prior art keywords
signal
synchronizer
clock
flip
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010136969.7A
Other languages
English (en)
Other versions
CN111262562B (zh
Inventor
何卫锋
林初雄
孙亚男
裴秉玺
毛志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202010136969.7A priority Critical patent/CN111262562B/zh
Publication of CN111262562A publication Critical patent/CN111262562A/zh
Application granted granted Critical
Publication of CN111262562B publication Critical patent/CN111262562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种亚稳态检测电路，包括：时钟振荡器产生第一时钟信号；窗口产生电路延迟第一时钟信号，以及产生第二时钟信号；第一同步器接收输入信号并对输入信号进行同步，以及检测输入信号是否在第二时钟信号的检测窗口内翻转并输出第一输出信号；第二同步器接收输入信号并对输入信号进行同步，以及检测输入信号是否在第一时钟信号的检测窗口内翻转，并输出第二输出信号；异或门装置的输入端接收第一输出信号和第二输出信号并输出第三输出信号，通过第三输出信号判断输入信号是否将导致所述第一同步器或者所述第二同步器发生亚稳态。该方法能够在亚稳态发生前检测出输入信号可能导致同步器发生亚稳态的情形。

Description

亚稳态检测电路
技术领域
本发明涉及信号传输技术领域，尤其是涉及亚稳态检测电路。
背景技术
系统级芯片通常集成了多种不同的部件，例如微处理器、存储器以及多种数字或者模拟IP核。这些不同的部件通常具有不同的供电电压和时钟频率。同时，为了实现更高的能效，一些部件可能采用动态调频调压的技术，在运行过程中动态地调节电压和时钟频率。在不同部件之间进行跨时钟域的信号传输时，由于时钟信号频率不同，两个时钟可能周期性地靠近，从而导致亚稳态问题。由于亚稳态问题随着电压降低将变得更加严重，在跨电压域信号同步，特别是向低电压域进行信号传输时，亚稳态问题不可忽视。
传统的亚稳态检测电路通常将可能发生亚稳态的信号经过两个不同偏斜的反相器，之后再比较两个反相器的输出信号是否一致来判断信号是否为亚稳态。如果是非亚稳态信号，即一个“0”信号或者“1”信号，两个不同偏斜的反相器能够保持一致；如果是亚稳态信号，即信号处于一个中间电平，由于两个反相器的偏斜不一致，翻转电压有差异，该亚稳态信号经过不同偏斜的反相器后，能够产生两个不同的输出。因此，通过将可能发生亚稳态的信号接到不同偏斜的反相器上并将反相器的输出结果进行比较可以用于检测是否发生了亚稳态。然而，为了满足在不同工艺、电压和温度下，均能够对亚稳态信号进行检测，该亚稳态电路设计复杂，需要通过增加晶体管的尺寸来实现更好的鲁棒性。特别是在低电压下，由于工艺、电压和温度的偏差更大，同时供电电压已经接近阈值电压，很难设计出具有明显翻转电压差异的偏斜反相器。此外，该亚稳态电路检测已经发生的亚稳态问题。已经发生的亚稳态问题有可能导致后续电路出错。
还有的方法是通过对输出信号进行二次采样，两次采样之间的窗口通常是半个时钟周期。但是，如果输入信号在这个窗口之内到来，则说明输入信号有可能导致亚稳态。然而，这种方法只适用于发送端和接收端具有相近的时钟频率。当两个时钟频率差别很大时，发送端时钟和接收端时钟之间的相位差不断发生变化，采用半个时钟周期作为检测窗口将导致“误检”。
发明内容
本发明的目的在于提供一种亚稳态检测电路，能够在亚稳态发生前检测出输入信号可能导致所述第一同步器或者所述第二同步器发生亚稳态的情形。
为了达到上述目的，本发明提供了一种亚稳态检测电路，包括：第一同步器、第二同步器、窗口产生电路、时钟振荡器和异或门装置；
所述时钟振荡器产生第一时钟信号；
所述窗口产生电路用于延迟所述第一时钟信号，以及用于产生第二时钟信号；
所述第一同步器用于接收输入信号并对输入信号进行同步，以及用于检测所述输入信号是否在所述第二时钟信号的检测窗口内翻转并向后级输出第一输出信号；
所述第二同步器用于接收输入信号并对输入信号进行同步，以及用于检测所述输入信号是否在所述第一时钟信号的检测窗口内翻转，并向后级输出第二输出信号；
所述异或门装置的输入端接收所述第一输出信号和所述第二输出信号并输出第三输出信号，通过所述第三输出信号判断所述输入信号是否导致所述第一同步器或者所述第二同步器发生亚稳态。
可选的，在所述的亚稳态检测电路中，所述第一同步器由两个或多个触发器串联形成，首触发器的输入端连接输入信号，末触发器的输出端输出第一输出信号，并且所述第一输出信号连接异或门装置的第一输入端。
可选的，在所述的亚稳态检测电路中，所述第二同步器由两个或多个触发器串联形成，首触发器的输入端连接输入信号，末触发器的输出端输出第二输出信号，并且所述第二输出信号连接异或门装置的第二输入端。
可选的，在所述的亚稳态检测电路中，所述第二时钟信号连接所述第一同步器的首触发器的时钟端，所述第一时钟信号还连接第二同步器的所有触发器的时钟端以及所述第一同步器的剩余的触发器的时钟端。
可选的，在所述的亚稳态检测电路中，所述第一同步器的触发器的数量和所述第二同步器的触发器的数量相同。
可选的，在所述的亚稳态检测电路中，所述第一同步器包括：第一触发器和第二触发器，所述第一触发器的输入端连接输入信号，所述第一触发器的时钟端连接第二时钟信号，所述第二触发器连接的输入端连接所述第一触发器的输出端，所述第二触发器的时钟端连接所述第一时钟信号。
可选的，在所述的亚稳态检测电路中，所述第二同步器包括：第三触发器和第四触发器，所述第三触发器的输入端连接输入信号，所述第三触发器的时钟端连接第一时钟信号，所述第四触发器的输入端连接所述第三触发器的输出端，所述第四触发器的时钟端连接所述第一时钟信号，所述第四触发器的输出端输出输出信号。
可选的，在所述的亚稳态检测电路中，所述窗口产生电路包括多个延迟装置和一个选择装置，多个所述延迟装置连接所述第一时钟信号并对所述第一时钟信号进行不同时间段的延迟，所述选择装置选择一个延迟后的时钟信号作为第二时钟信号。
可选的，在所述的亚稳态检测电路中，所述异或门装置的第三输出信号为1时，表示所述输入信号将导致第一同步器或者第二同步器发生亚稳态，第一输出信号或者第二输出信号可能为亚稳态或者亚稳态导致的错误值，所述异或门装置的第三输出信号为0，表示所述输入信号不会导致第一输出信号或者第二输出信号为亚稳态。
可选的，在所述的亚稳态检测电路中，所述检测窗口通过所述第一时钟信号或所述第二时钟信号的工作电压和工作频率进行计算。
在本发明提供的亚稳态检测电路中，能够检测出输入信号所有可能导致同步器发生亚稳态的情形；该检测方法可以检测输入信号的数据变化和时钟信号之间的间隔来判断亚稳态是否发生，而不需要等待亚稳态发生后才能检测；该检测方法可以通过调节检测窗口对不同电压，不同频率下的亚稳态情形进行检测；该检测方法相比于通过偏斜反相器的亚稳态检测方法，对于电路中的晶体管尺寸具有更低的要求，具有更强的鲁棒性。
附图说明
图1-图2是本发明实施例的亚稳态检测电路的结构图；
图3是本发明实施例的亚稳态检测电路的时序图；
图4是本发明实施例的窗口产生电路的结构图；
图中：110-第一同步器、111-第一触发器、112-第二触发器、113-第n触发器、120-第二同步器、121-第三触发器、122-第四触发器、123-第m触发器、130-窗口产生电路、131-延迟装置、132-选择装置、140-异或门装置、210-第一时钟信号、220-第二时钟信号、230-输入信号、240-输出信号、250-第二输出信号、260-第三输出信号。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
发明人发现当数据在跨时钟域传输时，由于两个时钟可能具有未知的相位和频率关系，时钟可能周期性的靠近。当输入信号的时钟和接收端时钟过近时，有可能发生亚稳态问题。亚稳态问题使得信号的恢复时间变长，减少了电路的时序裕量甚至可能导致时序错误。因此，参照图1，本发明提供了一种亚稳态检测电路，包括：第一同步器110、第二同步器120、窗口产生电路130、时钟振荡器(图中未示出)和异或门装置140；
所述时钟振荡器产生第一时钟信号210；
所述窗口产生电路130用于延迟所述第一时钟信号210，以及用于产生第二时钟信号220；
所述第一同步器110用于接收输入信号230并对输入信号230进行同步，以及用于检测所述输入信号230是否在所述第二时钟信号220的检测窗口内翻转，并向后级输出第一输出信号240；
所述第二同步器120用于接收输入信号230并对输入信号230进行同步并检测输入信号230是否在所述第一时钟信号210的检测窗口内翻转，并向后级输出第二输出信号250；
所述异或门装置140的输入端接收所述第一输出信号240和所述第二输出信号250，并输出第三输出信号260，通过所述第三输出信号260判断输入信号230是否导致第一同步器110或者第二同步器120发生亚稳态的情形。
进一步的，所述第一同步器110由两个或多个触发器串联形成，首触发器的输入端连接输入信号230，末触发器的输出端为输出信号，并且所述第一输出信号240连接异或门装置140的一个输入端。所述第二同步器120由两个或多个触发器串联形成，首触发器的输入端连接输入信号230，末触发器的输出端为第一输出信号240，并且第一输出信号240连接异或门装置140的一个输入端。具体的，第一同步器110中，包含n个级联的触发器，n不小于2，第二同步器120中，包含n个级联的触发器，n不小于2，如图1，第一同步器110包含第一触发器111、第二触发器112至第n触发器113，第二同步器120包含第三触发器121、第四触发器122至第m触发器123。每个触发器通常具有至少三个端口，分别为接收时钟信号的Clk端口，接收数据的D端口，以及输出端口Q。同步器中，每个触发器的D端口与前一级触发器的Q端口或者与信号输入230相连。
进一步的，所述第二时钟信号220连接所述第一同步器110的首触发器111的时钟端，所述第一时钟信号210还连接第二同步器120的所有触发器的时钟端以及所述第一同步器110的剩余的触发器的时钟端。
进一步的，所述第一同步器110的触发器的数量和所述第二同步器120的触发器的数量相同。
进一步的，参照图4，所述窗口产生电路130包括多个延迟装置131和选择装置132，多个所述延迟装置131连接所述第一时钟信号210并对所述第一时钟信号210进行不同时间段的延迟，所述选择装置132选择一个延迟后的时钟信号作为第二时钟信号220。
本实施例中，所述第一同步器110包括两个触发器，分别为第一触发器111和第二触发器112，所述第一触发器111的输入端连接输入信号230，所述第一触发器111的时钟端连接第二时钟信号，所述第二触发器112连接的输入端连接所述第一触发器111的输出端，所述第二触发器112的时钟端连接所述第一时钟信号。
进一步的，所述第二同步器120包括第三触发器121和第四触发器122，所述第三触发器121的输入端连接输入信号230，所述第三触发器121的时钟端连接第一时钟信号210，所述第四触发器122的输入端连接所述第三触发器121的输出端，所述第四触发器122的时钟端连接所述第一时钟信号210，所述第四触发器122的输出端输出第二输出信号260。
进一步的，所述异或门装置140的输出信号为1时，表示输入信号230导致第一同步器110或者第二同步器120发生亚稳态，所述异或门装置130输出信号为0，表示输入信号230不会使得第一同步器110或者第二同步器120发生亚稳态。
进一步的，所述检测窗口130通过所述第一时钟信号210或所述第二时钟信号220的工作电压和工作频率进行计算。计算方法为现有技术，在此不做陈述。
参照图1至图3，是第一同步器110和第二同步器120的触发器都为两个的情况，假如图3是输入信号230、第一时钟信号210和第二时钟信号220的时序分析，首先，如图中所示，第一时钟信号210和第二时钟信号220分别为第二同步器120和第一同步器110的第一个触发器的时钟信号，即，第一时钟信号210是第三触发器121的时钟信号，第二时钟信号220是第一触发器111的时钟信号，第一时钟信号210和第二时钟信号220之间的时间间隔记作WI。对于第一时钟信号210或者第二时钟信号220，当数据在时钟信号上升沿附近到来时，可能导致亚稳态问题的发生。亚稳态发生的区间为时钟信号上升沿附近，大小为WM的窗口。因此，亚稳态窗口WM以及两个时钟信号之间的间隔WI将输入信号230可能到达的时间分成了图3中所示1～5区域。
首先，当输入信号230在区域1变化时，例如从0变为1，对于第一同步器来110说，由于其首先采用第二时钟信号220进行数据采样，区域1到来的数据落在第一同步器110的亚稳态窗口(区域4，亚稳态窗口根据时钟信号产生信号的规律直接获得)之外，因此第一同步器110能够采样到稳定的值，而且由于输入信号230已经变化成1，第一同步器110最终同步到的值也是1。类似地，对于第二同步器120，输入信号230在区域1内由0变成1，同样落在第二同步器120的亚稳态窗口(区域2)之外，第二同步器120能够采样到稳定的值，且该值也为1。此时，比较第一同步器110和第二同步器120的值，由于同步到的值均为1，因此亚稳态预警信号为0。
其次，当输入信号230在区域2变化时，例如从0变为1，对于第一同步器110来说，该数据变化仍在其亚稳态窗口(区域4)之外，所以第一同步器110采样的值仍然为稳定的值，且该值为1。此时，对于第二同步器120来说，数据在区域2内翻转，这导致第二同步器120中的第一个触发器即第三触发器的输出上将出现亚稳态。如果第三触发器121的亚稳态被第四触发器122恢复成0，则由于第一同步器110和第二同步器120的同步值不一致，此时亚稳态预警信号为1。
接着，当输入信号230在区域3变化时，例如从0变为1，对于第一同步器110来说，该数据变化仍在其亚稳态窗口(区域4)之外，所以第一同步器110同步到的值仍为1。此时，对于第二同步器120来说，区域3已经在第二同步器120的第一时钟信号的上升沿之后，因此第二同步器120只能同步到输入信号变化之前的值，即0。此时亚稳态预警信号为1。
然后，当输入信号230在区域4变化时，例如从0变为1，对于第一同步器110来说，该数据变化在其亚稳态窗口之内，因此第一同步器110中的第一触发器111的输出上将出现亚稳态。第一触发器111的输出的亚稳态将有可能会被第一触发器111恢复成1。此时，第二同步器120同步到数据变化之前的值，即0。此时，亚稳态预警信号为1。
最后，当输入信号230在区域5变化时，例如从0变为1，对于第一同步器110来说，在数据变化在其亚稳态窗口之外，且由于数据在第二时钟信号220的上升沿之后才变化，第一同步器110同步到数据变化之前的数据，即为0。类似地，第二同步器120同步到的值也为0。因此亚稳态预警信号为0。亚稳态预警信号为1时，表示输入信号230导致第一同步器110或者第二同步器120发生亚稳态，亚稳态预警信号为0时，表示输入信号230不会使得第一同步器110或者第二同步器120发生亚稳态。
通过上述分析，区域2～4将拉高亚稳态预警信号。因此，区域2～4被称作为亚稳态检测窗口，记作WD。WD的大小为亚稳态窗口WM与时钟间隔WI之和。注意到区域3实际实际上没有亚稳态发生，因此区域3产生的亚稳态预警信号是“误报”。通过调节WI至接近WM的大小，可以避免区域3的产生，从而减少“误报”。同时，不同的工作电压下，WM也在发生变化，因此也需要根据电压对WI进行调节，避免区域2和区域4重合，同时减少区域3的大小，调节方法可以根据工作电压和工作频率进行计算。计算方法为现有技术，在此不做陈述。
综上，在本发明实施例提供的亚稳态检测电路中，能够检测出输入信号所有可能导致第一同步器或者第二同步器发生亚稳态的情形；该检测方法可以检测输入信号的数据变化和时钟信号之间的间隔来判断亚稳态是否将会发生，而不需要等待亚稳态发生后才能检测；该检测方法可以通过调节检测窗口对不同电压，不同频率下的亚稳态情形进行检测；该检测方法相比于通过偏斜反相器的亚稳态检测方法，对于电路中的晶体管尺寸具有更低的要求，具有更强的鲁棒性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种亚稳态检测电路，其特征在于，包括：第一同步器、第二同步器、窗口产生电路、时钟振荡器和异或门装置；
所述时钟振荡器产生第一时钟信号；
所述窗口产生电路用于延迟所述第一时钟信号，以及用于产生第二时钟信号；
所述第一同步器用于接收输入信号并对输入信号进行同步，以及用于检测所述输入信号是否在所述第二时钟信号的检测窗口内翻转并向后级输出第一输出信号；
所述第二同步器用于接收输入信号并对输入信号进行同步，以及用于检测所述输入信号是否在所述第一时钟信号的检测窗口内翻转，并向后级输出第二输出信号；
所述异或门装置的输入端接收所述第一输出信号和所述第二输出信号并输出第三输出信号，通过所述第三输出信号判断所述输入信号是否导致所述第一同步器或者所述第二同步器发生亚稳态。
2.如权利要求1所述的亚稳态检测电路，其特征在于，所述第一同步器由两个或多个触发器串联形成，首触发器的输入端连接输入信号，末触发器的输出端输出第一输出信号，并且所述第一输出信号连接异或门装置的第一输入端。
3.如权利要求2所述的亚稳态检测电路，其特征在于，所述第二同步器由两个或多个触发器串联形成，首触发器的输入端连接输入信号，末触发器的输出端输出第二输出信号，并且所述第二输出信号连接异或门装置的第二输入端。
4.如权利要求3所述的亚稳态检测电路，其特征在于，所述第二时钟信号连接所述第一同步器的首触发器的时钟端，所述第一时钟信号还连接第二同步器的所有触发器的时钟端以及所述第一同步器的剩余的触发器的时钟端。
5.如权利要求4所述的亚稳态检测电路，其特征在于，所述第一同步器的触发器的数量和所述第二同步器的触发器的数量相同。
6.如权利要求5所述的亚稳态检测电路，其特征在于，所述第一同步器包括：第一触发器和第二触发器，所述第一触发器的输入端连接输入信号，所述第一触发器的时钟端连接第二时钟信号，所述第二触发器连接的输入端连接所述第一触发器的输出端，所述第二触发器的时钟端连接所述第一时钟信号。
7.如权利要求6所述的亚稳态检测电路，其特征在于，所述第二同步器包括：第三触发器和第四触发器，所述第三触发器的输入端连接输入信号，所述第三触发器的时钟端连接第一时钟信号，所述第四触发器的输入端连接所述第三触发器的输出端，所述第四触发器的时钟端连接所述第一时钟信号，所述第四触发器的输出端输出输出信号。
8.如权利要求1所述的亚稳态检测电路，其特征在于，所述窗口产生电路包括多个延迟装置和一个选择装置，多个所述延迟装置连接所述第一时钟信号并对所述第一时钟信号进行不同时间段的延迟，所述选择装置选择一个延迟后的时钟信号作为第二时钟信号。
9.如权利要求1所述的亚稳态检测电路，其特征在于，所述异或门装置的第三输出信号为1时，表示所述输入信号将导致第一同步器或者第二同步器发生亚稳态，第一输出信号或者第二输出信号可能为亚稳态或者亚稳态导致的错误值，所述异或门装置的第三输出信号为0，表示所述输入信号不会导致第一输出信号或者第二输出信号为亚稳态。
10.如权利要求1所述的亚稳态检测电路，其特征在于，所述检测窗口通过所述第一时钟信号或所述第二时钟信号的工作电压和工作频率进行计算。
CN202010136969.7A 2020-03-02 2020-03-02 亚稳态检测电路 Active CN111262562B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010136969.7A CN111262562B (zh) 2020-03-02 2020-03-02 亚稳态检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010136969.7A CN111262562B (zh) 2020-03-02 2020-03-02 亚稳态检测电路

Publications (2)

Publication Number Publication Date
CN111262562A true CN111262562A (zh) 2020-06-09
CN111262562B CN111262562B (zh) 2021-08-27

Family

ID=70952901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010136969.7A Active CN111262562B (zh) 2020-03-02 2020-03-02 亚稳态检测电路

Country Status (1)

Country Link
CN (1) CN111262562B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116054798A (zh) * 2023-01-09 2023-05-02 成都电科星拓科技有限公司 一种多电压域上下电复位中时序亚稳态消除方法及装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05264602A (ja) * 1990-12-26 1993-10-12 Sony Tektronix Corp メタステーブル状態検出装置
JP2001144592A (ja) * 1999-11-15 2001-05-25 Fujitsu Ltd ロック検出機能付き位相比較回路
WO2001095551A2 (en) * 2000-06-08 2001-12-13 Sun Microsystems, Inc. Method and device for synchronization of phase mismatch in communication systems employing a common clock period
US7356552B2 (en) * 2003-03-14 2008-04-08 Nxp B.V. VLSI implementation of a random number generator using a plurality of simple flip-flops
CN101299159A (zh) * 2008-07-01 2008-11-05 深圳市远望谷信息技术股份有限公司 时钟切换电路
CN102007696A (zh) * 2008-04-14 2011-04-06 高通股份有限公司 全数字锁相回路中的相位-数字转换器
CN102112931A (zh) * 2008-08-01 2011-06-29 株式会社爱德万测试 时间测量电路、时间测量方法、以及使用其的时间数字转换器和测试装置
CN102545837A (zh) * 2012-02-03 2012-07-04 上海交通大学 用于亚阈值电路的d触发器电路结构
CN104535918A (zh) * 2014-12-22 2015-04-22 中国民航大学 一种跨时钟域同步器内部常数测试电路和方法
CN104617926A (zh) * 2015-02-02 2015-05-13 苏州迅芯微电子有限公司 一种吞脉冲式时钟同步电路
CN105187053A (zh) * 2015-09-07 2015-12-23 电子科技大学 一种用于tdc的亚稳态消除电路
CN105897268A (zh) * 2016-05-12 2016-08-24 英特格灵芯片(天津)有限公司 亚稳态消除电路及其设备
CN109150182A (zh) * 2018-08-28 2019-01-04 电子科技大学 一种适用于比较器的亚稳态检测电路
CN110266293A (zh) * 2019-06-13 2019-09-20 中国科学技术大学 一种低延时同步装置及方法
CN110311659A (zh) * 2018-03-27 2019-10-08 华为技术有限公司 一种触发器及集成电路
CN110401443A (zh) * 2019-06-25 2019-11-01 中国科学院上海微系统与信息技术研究所 同步时钟adc电路的亚稳态的检测消除电路

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05264602A (ja) * 1990-12-26 1993-10-12 Sony Tektronix Corp メタステーブル状態検出装置
JP2001144592A (ja) * 1999-11-15 2001-05-25 Fujitsu Ltd ロック検出機能付き位相比較回路
WO2001095551A2 (en) * 2000-06-08 2001-12-13 Sun Microsystems, Inc. Method and device for synchronization of phase mismatch in communication systems employing a common clock period
US7356552B2 (en) * 2003-03-14 2008-04-08 Nxp B.V. VLSI implementation of a random number generator using a plurality of simple flip-flops
CN102007696A (zh) * 2008-04-14 2011-04-06 高通股份有限公司 全数字锁相回路中的相位-数字转换器
CN101299159A (zh) * 2008-07-01 2008-11-05 深圳市远望谷信息技术股份有限公司 时钟切换电路
CN102112931A (zh) * 2008-08-01 2011-06-29 株式会社爱德万测试 时间测量电路、时间测量方法、以及使用其的时间数字转换器和测试装置
CN102545837A (zh) * 2012-02-03 2012-07-04 上海交通大学 用于亚阈值电路的d触发器电路结构
CN104535918A (zh) * 2014-12-22 2015-04-22 中国民航大学 一种跨时钟域同步器内部常数测试电路和方法
CN104617926A (zh) * 2015-02-02 2015-05-13 苏州迅芯微电子有限公司 一种吞脉冲式时钟同步电路
CN105187053A (zh) * 2015-09-07 2015-12-23 电子科技大学 一种用于tdc的亚稳态消除电路
CN105897268A (zh) * 2016-05-12 2016-08-24 英特格灵芯片(天津)有限公司 亚稳态消除电路及其设备
CN110311659A (zh) * 2018-03-27 2019-10-08 华为技术有限公司 一种触发器及集成电路
CN109150182A (zh) * 2018-08-28 2019-01-04 电子科技大学 一种适用于比较器的亚稳态检测电路
CN110266293A (zh) * 2019-06-13 2019-09-20 中国科学技术大学 一种低延时同步装置及方法
CN110401443A (zh) * 2019-06-25 2019-11-01 中国科学院上海微系统与信息技术研究所 同步时钟adc电路的亚稳态的检测消除电路

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
CARLOS SÁNCHEZ-AZQUETA等: ""New Multilevel Bang-Bang Phase Detector"", 《IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT》 *
CHUXIONG LIN等: ""A Near-Threshold-Voltage Network-on-Chip with a Metastability Error Detection and Correction Technique for Supporting a Quad-Voltage/Frequency-Domain Ultra-Low-Power System-on-a-Chip"", 《2020 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE》 *
THOMAS POLZER等: ""Measuring the Distribution of Metastable Upsets over Time"", 《2015 EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN》 *
彭传伟等: ""基于亚稳态检测的SAR ADC电容失配校准算法"", 《电子与封装》 *
金威等: ""亚阈值超低功耗数字电路研究进展"", 《微电子学》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116054798A (zh) * 2023-01-09 2023-05-02 成都电科星拓科技有限公司 一种多电压域上下电复位中时序亚稳态消除方法及装置
CN116054798B (zh) * 2023-01-09 2024-04-30 成都电科星拓科技有限公司 一种多电压域上下电复位中时序亚稳态消除方法及装置

Also Published As

Publication number Publication date
CN111262562B (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
US11061432B2 (en) Data handoff between two clock domains sharing a fundamental beat
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
US4949361A (en) Digital data transfer synchronization circuit and method
US7555089B2 (en) Data edge-to-clock edge phase detector for high speed circuits
US6795514B2 (en) Integrated data clock extractor
US7242737B2 (en) System and method for data phase realignment
US7936855B2 (en) Oversampling data recovery circuit and method for a receiver
US20060091912A1 (en) Synchronization of clock signals in a multi-clock domain
US6756808B2 (en) Clock edge detection circuit
CN111262562B (zh) 亚稳态检测电路
JP2805604B2 (ja) マンチェスターコードのディコーディング装置
US6636080B2 (en) Apparatus for detecting edges of input signal to execute signal processing on the basis of edge timings
US8300755B2 (en) Timing recovery circuit, communication node, network system, and electronic device
US6604203B1 (en) Arrangement and method for self-synchronization data to a local clock
US10014849B2 (en) Clock detectors and methods of detecting clocks
US9136850B2 (en) Phase aligner with short lock time
KR960009131B1 (ko) 샘플링신호 발생신호
US10505550B1 (en) Method and apparatus of operating synchronizing high-speed clock dividers to correct clock skew
US7091764B2 (en) Duty distortion detector
US6859912B2 (en) Method and circuit arrangement for clock recovery
US7006585B2 (en) Recovering data encoded in serial communication channels
US9209813B2 (en) Coarse data aligner
CN116684021A (zh) 通信设备、通信系统和数据传输方法
WO2024133334A1 (en) Phase lock detector
JP3538163B2 (ja) 非同期パルス信号取り込み回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant